Started on	Friday, 19 February 2021, 8:19 AM
State	Finished
Completed on	Friday, 19 February 2021, 8:52 AM
Time taken	33 mins 4 secs
Grade	**10.00** out of 10.00 (**100**%)

Question **1**

Correct

Mark 1.00 out of 1.00

Bill dorește să construiască un cip de memorie de 256K x 64, dar are doar cipuri de 16K x 8. De câte cipuri are nevoie Bill?

a. 16
b. 128 ✔
c. 8
d. 32
e. 64

(256K / 16K) * (64 / 8) = 128

The correct answer is: 128

Question **2**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 3ns iar rata de hit locală este 95%
- Latența de acces din L1 în L2 este de 9ns iar rata de hit locală este de 98%
- Latența de acces din L2 în memoria RAM este de 600ns

Care este timpul mediu de acces la memorie?

a. 405ns
b. 4050ns
c. 4.05ns ✔
d. 40.5ns
e. 0.405ns

0.95 * 3ns + 0.05 * (0.98 * 12ns + 0.02 * 612ns) = 4.05ns

The correct answer is: 4.05ns

Question **3**

Correct

Mark 1.00 out of 1.00

Un sistem cu cache L1 si L2 are un hit rate de 98% din L1 și de 99% din L2. Care este miss rate-ul global?

a. 98%
b. 0.02% ✔
c. 9.8%
d. 20%
e. 2%

1 - 0.98 - 0.02 * 0.99 = 0.0002

The correct answer is: 0.02%

Question **4**

Correct

Mark 1.00 out of 1.00

Parcurgerea unei liste înlănțuite alocate contiguu în memorie exploatează:

a. Niciuna
b. Localitatea spațială ✔
c. Ambele localități
d. Nu se poate determina
e. Localitatea temporală

Lista este alocată contiguu în memorie, iar parcurgere rezultă în acces secvențial. Asta înseamnă că, dacă am accesat o adresă din listă, este probabil să vrem să accesăm și adresele următoare sau precedente.

The correct answer is: Localitatea spațială

Question **5**

Correct

Mark 1.00 out of 1.00

O memorie cache cu linii de 8 octeți lungime este organizată în 128 de seturi a câte 4 linii. Dacă adresarea se face la nivel de octet, cu adrese pe 32 de biți, care este dimensiunea în biți a tag-ului pentru fiecare linie de cache?

- a. 20
- b. 22 ✔
- c. 23
- d. 21
- e. 19

~~32 - log2(128 * 4 * 8) = 20~~
32 - log2(128 * 8) = 22. Cum facusem o greseala initial, orice raspuns va fi punctat!

The correct answers are: 21, 20, 19, 22, 23

Question **6**

Correct

Mark 1.00 out of 1.00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before

```
for (i = 0; i < N; i++)
  a[i] = b[i] + 100;
for (i = 0; i < N; i++)
  b[i] = c[i] * 3.14;
for (i = 0; i < N; i++)
  c[i] = d[i] + e[i];
```

After

```
for (i = 0; i < N; i++){
  a[i] = b[i] + 100;
  b[i] = c[i] * 3.14;
  c[i] = d[i] + e[i];
}
```

- a. Da ✔
- b. Nu

Your answer is correct.

A doua variantă este mai rapidă fiindcă are mai puține bucle.

The correct answer is:
Da

Question **7**

Correct

Mark 1.00 out of 1.00

Presupuneți că acum 20 de ani ați scris un cod pentru o arhitectura x86 care petrecea jumătate din timp cu accese la memorie și cealaltă jumătate făcând calcule. Dacă am rula același cod astăzi pe o arhitectură x86-compatible, cel mai probabil el ar:

a. Petrece mai mult timp făcând calcule
b. Menține aceeași proporție 50-50% a timpilor de rulare
c. Petrece mai mult timp cu accesul memoriei ✔
d. Nu se poate determina
e. Exporta calculele in Cloud

Viteza procesoarelor a crescut mai mult decât viteza memoriilor.

The correct answer is: Petrece mai mult timp cu accesul memoriei

Question **8**

Correct

Mark 1.00 out of 1.00

Avem un sistem de calcul cu un singur nivel de cache (L1). Dacă adăugam un al doilea nivel de cache (L2), cum se vor modifica următorii parametri de funcționare: L1 hit time, L1 miss rate, L1 miss penalty?

a. L1 hit time neschimbat, L1 miss rate neschimbat, L1 miss penalty crește
b. L1 hit time scade, L1 miss rate neschimbat, L1 miss penalty scade
c. L1 hit time scade, L1 miss rate crește, L1 miss penalty scade
d. L1 hit time crește, L1 miss rate scade, L1 miss penalty scade
e. L1 hit time neschimbat, L1 miss rate neschimbat, L1 miss penalty scade ✔

Viteza de acces în primul nivel de cache rămâne neschimbată, deci L1 hit time rămâne neschimbat. Dimensiunea și funcționarea primului nivel de cache rămân neschimbate, deci miss rate rămâne neschimbat. Cum accesul la al doilea nivel de cache este mai rapid decât accesul la RAM, miss penalty scade.

The correct answer is: L1 hit time neschimbat, L1 miss rate neschimbat, L1 miss penalty scade

Question **9**

Correct

Mark 1.00 out of 1.00

O magistrala de comunicație serială:

- a. Necesita un control mai complex decât o magistrală paralelă ✔
- b. Poate transfera date doar asincron
- c. Are limitări puternice de lățime de bandă
- d. Necesită în general un număr mare de linii de comunicație
- e. Permite doar comunicarea punct la punct

Un protocol de comunicare serial necesită un control mai complex pentru, spre exemplu, determinarea biților transmiși și a numărului acestora.

The correct answer is: Necesita un control mai complex decât o magistrală paralelă

Question **10**

Correct

Mark 1.00 out of 1.00

Procesorul poate să citească din RAM în timp ce RAM-ul este reîmprospătat.

- a. Adevărat
- b. Fals ✔

RAM-ul este inaccesibil în timpul unui refresh.

The correct answer is: Fals

◄ Colocviu

Jump to...

Examen - Partea II ►

Started on	Friday, 19 February 2021, 8:02 AM
State	Finished
Completed on	Friday, 19 February 2021, 8:41 AM
Time taken	38 mins 58 secs
Grade	**5.00** out of 10.00 (**50**%)

Question **1**

Incorrect

Mark 0.00 out of 1.00

Bill dorește să construiască un cip de memorie de 256K x 32, dar are doar cipuri de 32K x 8. De câte cipuri are nevoie Bill?

- a. 32
- b. 8
- c. 64
- d. 16 ✖
- e. 128

(256K / 32K) * (32 / 8) = 32

The correct answer is: 32

Question **2**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 5ns iar rata de hit locală este 80%
- Latența de acces din L1 în L2 este de 12ns iar rata de hit locală este de 90%
- Latența de acces din L2 în memoria RAM este de 400ns

Care este timpul mediu de acces la memorie?

- a. 0.154ns
- b. 15.4ns ✔
- c. 1540ns
- d. 154ns
- e. 1.54ns

0.8 * 5ns + 0.2 * (0.9 * 17ns + 0.1 * 417ns) = 15.4ns

The correct answer is: 15.4ns

Question **3**

Correct

Mark 1.00 out of 1.00

Un sistem cu cache L1 si L2 are un hit rate de 95% din L1 și de 98% din L2. Care este miss rate-ul global?

- a. 99%
- b. 0.1% ✔
- c. 1%
- d. 0.01%
- e. 0.99%

1 - 0.95 - 0.05 * 0.98 = 0.001

The correct answer is: 0.1%

Question **4**

Incorrect

Mark 0.00 out of 1.00

Decrementarea unui pointer și accesarea memoriei către care acesta pointează exploatează:

- a. Ambele localități
- b. Nu se poate determina
- c. Niciuna
- d. Localitatea temporală
- e. Localitatea spațială ✖

Your answer is incorrect.

Decrementarea presupune scrieri succesive la aceeași adresă. Asta înseamnă că, dacă am accesat o adresă, este probabil că vom dori să o accesăm din nou în curând. De aici localizarea temporală.

Accesarea memorie printr-un pointer pe care îl decrementăm rezultă într-un acces secvențial. Asta înseamnă că, dacă am accesat o adresă, este probabil că vom dori să accesăm și adresele precedente. De aici localizarea spațială.

Deci sunt ambele tipuri de localizare!

The correct answer is:
Ambele localități

Question **5**

Incorrect

Mark 0.00 out of 1.00

Un cache mapat direct este organizat intern pe 4096 linii cu lățime de 32 octeți. Adresele cu care lucrează memoria cache sunt pe 32 de biți. Care este lungimea în biți a tag-ului?

- a. 18
- b. 15
- c. 14
- d. 17 ✖
- e. 16

32 - log2(4096 * 32) = 15

The correct answer is: 15

Question **6**

Incorrect

Mark 0.00 out of 1.00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before:

```
for (i = 0; i < N; i++)
 for (j = 0; j < N; j++)
  B[j*N+i] = A[i*N+j];
```

After:

```
int BS = 8;
for (i = 0; i < N; i+=BS)
 for (j = 0; j < N; j++)
  for (k = 0; k < BS; k++)
    B[j*N+(i+k)] = A[(i+k)*N+j];
```

- a. Da ✖
- b. Nu

Your answer is incorrect.

Prima variantă este mai rapidă fiindcă matricea A este accesată complet în ordinea în care este stocată în memorie. În a doua variantă niciuna dintre matrici nu este accesată în aceasta ordine.

The correct answer is:
Nu

Question **7**

Correct

Mark 1.00 out of 1.00

Problema cu un cache ce folosește o politică Write-Through este:

- a. Nu poate fi folosită în sisteme multi-procesor, chiar dacă CPU-urile fac snooping pentru un update
- b. Scade performanța cache-ului ✔
- c. Nici o variantă
- d. Necesită un overhead suplimentar în cache pentru a contabiliza blocurile care au fost modificate
- e. Riscă să lase memoria principală invalidă pentru o perioada lungă de timp

Faptul că la fiecare scriere cache-ul trebuie să facă o scriere și în RAM înseamnă că nu poate fi la fel de rapid ca un cache care nu trebuie să facă asta.

The correct answer is: Scade performanța cache-ului

Question **8**

Incorrect

Mark 0.00 out of 1.00

Avem un sistem de calcul cu un singur nivel de cache (L1). Dacă adăugam un al doilea nivel de cache (L2), cum se vor modifica următorii parametri de funcționare: L1 hit time, L1 miss rate, L1 miss penalty?

- a. L1 hit time scade, L1 miss rate crește, L1 miss penalty scade
- b. L1 hit time scade, L1 miss rate neschimbat, L1 miss penalty scade
- c. L1 hit time neschimbat, L1 miss rate neschimbat, L1 miss penalty crește ✖
- d. L1 hit time neschimbat, L1 miss rate neschimbat, L1 miss penalty scade
- e. L1 hit time crește, L1 miss rate scade, L1 miss penalty scade

Viteza de acces în primul nivel de cache rămâne neschimbată, deci L1 hit time rămâne neschimbat. Dimensiunea și funcționarea primului nivel de cache rămân neschimbate, deci miss rate rămâne neschimbat. Cum accesul la al doilea nivel de cache este mai rapid decât accesul la RAM, miss penalty scade.

The correct answer is: L1 hit time neschimbat, L1 miss rate neschimbat, L1 miss penalty scade

Question **9**

Correct

Mark 1.00 out of 1.00

Magistrala de comunicație SPI:

- a. Are o schemă de adresare pe 8 biți
- b. Permite comunicația la distanțe mari
- c. Este o magistrală sincronă de transfer a datelor ✔
- d. Are o topologie multi-master, multi-slave
- e. Are o viteză de transmisie de maxim 9600 biți pe secundă

SPI este un protocol de comunicare sincron (i.e. folosește un semnal de ceas).

The correct answer is: Este o magistrală sincronă de transfer a datelor

Question **10**

Correct

Mark 1.00 out of 1.00

În toate sistemele multiprocesor, timpul de acces la memorie este identic pentru fiecare procesor.

- a. Fals ✔
- b. Adevărat

În cazul sistemelor NUMA (Non-Uniform Memory Access) timpul de acces la memorie diferă de la un procesor la altul.

The correct answer is: Fals

◄ Colocviu

Jump to...

Examen - Partea II ►

Început pe	vineri, 19 februarie 2021, 08:19
Status	Finalizat
Completat pe	vineri, 19 februarie 2021, 08:48
Timp de parcurgere test	28 min 53 secunde
Notă obținută	**10,00** din 10,00 (**100**%)

1 întrebare

Corect

Marcat 1,00 din 1,00

Bill dorește să construiască un cip de memorie de 128K x 32, dar are doar cipuri de 8K x 16. De câte cipuri are nevoie Bill?

- a. 32 ✔
- b. 64
- c. 128
- d. 256
- e. 16

(128K / 8K) * (32 / 16) = 32

Răspunsul corect este: 32

2 întrebare

Corect

Marcat 1,00 din 1,00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 5ns iar rata de hit locală este 80%
- Latența de acces din L1 în L2 este de 12ns iar rata de hit locală este de 90%
- Latența de acces din L2 în memoria RAM este de 400ns

Care este timpul mediu de acces la memorie?

- a. 0.154ns
- b. 154ns
- c. 1540ns
- d. 15.4ns ✔
- e. 1.54ns

0.8 * 5ns + 0.2 * (0.9 * 17ns + 0.1 * 417ns) = 15.4ns

Răspunsul corect este: 15.4ns

3 întrebare

Corect

Marcat 1,00 din 1,00

Un sistem cu cache L1 si L2 are un hit rate de 90% din L1 și de 95% din L2. Care este miss rate-ul global?

- a. 0.5% ✔
- b. 95%
- c. 9.5%
- d. 5%
- e. 0.05%

1 - 0.9 - 0.1 * 0.95 = 0.005

Răspunsul corect este: 0.5%

4 întrebare

Corect

Marcat 1,00 din 1,00

Parcurgerea unei liste înlănțuite alocate contiguu în memorie exploatează:

- a. Niciuna
- b. Localitatea temporală
- c. Localitatea spațială ✔
- d. Ambele localități
- e. Nu se poate determina

Lista este alocată contiguu în memorie, iar parcurgere rezultă în acces secvențial. Asta înseamnă că, dacă am accesat o adresă din listă, este probabil să vrem să accesăm și adresele următoare sau precedente.

Răspunsul corect este: Localitatea spațială

5 întrebare

Corect

Marcat 1,00 din 1,00

O memorie cache cu linii de 32 octeți lungime este organizată în 32 de seturi a câte 32 linii. Dacă adresarea se face la nivel de octet, cu adrese pe 32 de biți, care este dimensiunea în biți a tag-ului pentru fiecare linie de cache?

- a. 17
- b. 19
- c. 18 ✔
- d. 20
- e. 21

~~32 - log2(32 * 32 * 32) = 17~~

32 - log2(32 * 32) = 22. Cum nu ati primit aceasta varianta, orice raspuns e corect!

Răspunsurile corecte sunt: 20, 21, 19, 18, 17

6 întrebare

Corect

Marcat 1,00 din 1,00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before:

```
static long factorial_table[] = {1, 1, 2, 6, 24, 120, 720, 5040, 40320, 362880};
```

```
long long factorial(int i) {
    if(i < 10) return factorial_table[i];
    else return i * factorial(i - 1);
}
```

After:

```
long long factorial(int i){
    if (i == 0)
        return 1;
    else
        return i * factorial(i - 1);
}
```

- a. Da
- b. Nu ✔

Your answer is correct.

Prima variantă este mai rapidă fiindcă are primii 10 termeni ai șirului factorial pre-calculați.

Răspunsul corect este:
Nu

7 întrebare

Corect

Marcat 1,00 din 1,00

Presupuneți că acum 20 de ani ați scris un cod pentru o arhitectura x86 care petrecea jumătate din timp cu accese la memorie și cealaltă jumătate făcând calcule. Dacă am rula același cod astăzi pe o arhitectură x86-compatible, cel mai probabil el ar:

- a. Petrece mai mult timp cu accesul memoriei ✔
- b. Nu se poate determina
- c. Exporta calculele in Cloud
- d. Petrece mai mult timp făcând calcule
- e. Menține aceeași proporție 50-50% a timpilor de rulare

Viteza procesoarelor a crescut mai mult decât viteza memoriilor.

Răspunsul corect este: Petrece mai mult timp cu accesul memoriei

8 întrebare

Corect

Marcat 1,00 din 1,00

Un TLB:

- a. Are un număr limitat de acționări pe ciclu de memorie
- b. Nicio opțiune
- c. Ajută la reducerea timpului de acces la o locație din memoria principală ✔
- d. Nu poate fi folosit în sisteme multi-procesor, pentru că produce inconsistențe la accesul memoriei partajate
- e. Poate fi folosit fără probleme și pentru accesul la locații de I/O

TLB-ul ne ajută să facem mai repede translatarea dintr-o adresă virtuală într-o adresă fizică, deci face accesul la memoria principală mai rapid.

Răspunsul corect este: Ajută la reducerea timpului de acces la o locație din memoria principală

9 întrebare

Corect

Marcat 1,00 din 1,00

O magistrala de comunicație serială:

- a. Poate transfera date doar asincron
- b. Permite doar comunicarea punct la punct
- c. Necesita un control mai complex decât o magistrală paralelă ✔
- d. Are limitări puternice de lățime de bandă
- e. Necesită în general un număr mare de linii de comunicație

Un protocol de comunicare serial necesită un control mai complex pentru, spre exemplu, determinarea biților transmiși și a numărului acestora.

Răspunsul corect este: Necesita un control mai complex decât o magistrală paralelă

10 întrebare

Corect

Marcat 1,00 din 1,00

În toate sistemele multiprocesor, timpul de acces la memorie este identic pentru fiecare procesor.

- a. Fals ✔
- b. Adevărat

În cazul sistemelor NUMA (Non-Uniform Memory Access) timpul de acces la memorie diferă de la un procesor la altul.

Răspunsul corect este: Fals

◄ Colocviu

Sari la...

Examen - Partea II ►

Started on	Friday, 19 February 2021, 8:20 AM
State	Finished
Completed on	Friday, 19 February 2021, 8:57 AM
Time taken	37 mins 25 secs
Grade	**10.00** out of 10.00 (**100**%)

Question **1**

Correct

Mark 1.00 out of 1.00

Bill dorește să construiască un cip de memorie de 128K x 32, dar are doar cipuri de 8K x 16. De câte cipuri are nevoie Bill?

a. 256
b. 16
c. 64
d. 128
e. 32 ✔

(128K / 8K) * (32 / 16) = 32

The correct answer is: 32

Question **2**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 4ns iar rata de hit locală este 90%
- Latența de acces din L1 în L2 este de 10ns iar rata de hit locală este de 95%
- Latența de acces din L2 în memoria RAM este de 500ns

Care este timpul mediu de acces la memorie?

a. 75ns
b. 750ns
c. 0.75ns
d. 0.075ns
e. 7.5ns ✔

0.9 * 4ns + 0.1 * (0.95 * 14ns + 0.05 * 514ns) = 7.5ns

The correct answer is: 7.5ns

Question **3**

Correct

Mark 1.00 out of 1.00

Un sistem cu cache L1 si L2 are un hit rate de 90% din L1 și de 95% din L2. Care este miss rate-ul global?

a. 9.5%
b. 0.05%
c. 5%
d. 0.5% ✔
e. 95%

1 - 0.9 - 0.1 * 0.95 = 0.005

The correct answer is: 0.5%

Question **4**

Correct

Mark 1.00 out of 1.00

Citirea secvențială dintr-un fișier exploatează:

a. Nu se poate determina
b. Localitatea temporală
c. Localitatea spațială ✔
d. Niciuna
e. Ambele localități

Citire secvențială înseamnă că, dacă am accesat o adresă, este probabil că vom dori să accesăm și adresele următoare.

The correct answer is: Localitatea spațială

Question **5**

Correct

Mark 1.00 out of 1.00

Un cache mapat direct este organizat intern pe 4096 linii cu lățime de 32 octeți. Adresele cu care lucrează memoria cache sunt pe 32 de biți. Care este lungimea în biți a tag-ului?

- a. 15 ✔
- b. 18
- c. 17
- d. 16
- e. 14

32 - log2(4096 * 32) = 15

The correct answer is: 15

Question **6**

Correct

Mark 1.00 out of 1.00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before

```
for (i = 0; i < N; i++)
 a[i] = b[i] * c[i];
for (i = 0; i < N; i++)
 d[i] = a[i] * c[i];
```

After

```
for (i = 0; i < N; i++) {
 a[i] = b[i] * c[i];
 d[i] = a[i] * c[i];
}
```

- a. Da ✔
- b. Nu

Your answer is correct.

A doua variantă este mai rapidă fiindcă are mai puține bucle.

The correct answer is:
Da

Question **7**

Correct

Mark 1.00 out of 1.00

Problema cu un cache ce folosește o politică Write-Through este:

a. Nici o variantă
b. Nu poate fi folosită în sisteme multi-procesor, chiar dacă CPU-urile fac snooping pentru un update
c. Riscă să lase memoria principală invalidă pentru o perioada lungă de timp
d. Scade performanța cache-ului ✔
e. Necesită un overhead suplimentar în cache pentru a contabiliza blocurile care au fost modificate

Faptul că la fiecare scriere cache-ul trebuie să facă o scriere și în RAM înseamnă că nu poate fi la fel de rapid ca un cache care nu trebuie să facă asta.

The correct answer is: Scade performanța cache-ului

Question **8**

Correct

Mark 1.00 out of 1.00

Dacă înjumătățim dimensiunea liniilor unui cache dar păstrăm numărul de seturi și asociativitatea neschimbate, cum se modifică miss penalty?

a. Se înjumătățește
b. Imposibil de determinat
c. Rămâne neschimbată ✔
d. Se triplează
e. Se dublează

Dimensiunea liniilor, numărul de seturi și asociativitatea nu influențează miss penalty. Ele vor influența miss rate, dar timpii ce acces rămân aceiași.

The correct answer is: Rămâne neschimbată

Question **9**

Correct

Mark 1.00 out of 1.00

O magistrala de comunicație serială:

a. Necesită în general un număr mare de linii de comunicație
b. Are limitări puternice de lățime de bandă
c. Permite doar comunicarea punct la punct
d. Necesita un control mai complex decât o magistrală paralelă ✔
e. Poate transfera date doar asincron

Un protocol de comunicare serial necesită un control mai complex pentru, spre exemplu, determinarea biților transmiși și a numărului acestora.

The correct answer is: Necesita un control mai complex decât o magistrală paralelă

Question **10**

Correct

Mark 1.00 out of 1.00

Pentru a maximiza performanța, TLB-urile sunt organizate de obicei sub forma unor cache-uri mapate direct.

a. Fals ✔
b. Adevărat

TLB-urile sunt de obicei organizate sub forma unor cache-uri set-asociative sau complet-asociative.

The correct answer is: Fals

◄ Colocviu

Jump to...

Examen - Partea II ►

Started on	Friday, 19 February 2021, 8:17 AM
State	Finished
Completed on	Friday, 19 February 2021, 8:46 AM
Time taken	29 mins 36 secs
Grade	**10.00** out of 10.00 (**100**%)

Question **1**

Correct

Mark 1.00 out of 1.00

Bill dorește să construiască un cip de memorie de 256K x 64, dar are doar cipuri de 16K x 8. De câte cipuri are nevoie Bill?

- a. 16
- b. 8
- c. 64
- d. 128 ✔
- e. 32

(256K / 16K) * (64 / 8) = 128

The correct answer is: 128

Question **2**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 3ns iar rata de hit locală este 95%
- Latența de acces din L1 în L2 este de 9ns iar rata de hit locală este de 98%
- Latența de acces din L2 în memoria RAM este de 600ns

Care este timpul mediu de acces la memorie?

- a. 4.05ns ✔
- b. 405ns
- c. 0.405ns
- d. 40.5ns
- e. 4050ns

0.95 * 3ns + 0.05 * (0.98 * 12ns + 0.02 * 612ns) = 4.05ns

The correct answer is: 4.05ns

Question **3**

Correct

Mark 1.00 out of 1.00

Un sistem cu cache L1 si L2 are un hit rate de 95% din L1 și de 98% din L2. Care este miss rate-ul global?

- a. 0.99%
- b. 0.01%
- c. 1%
- d. 99%
- e. 0.1% ✔

1 - 0.95 - 0.05 * 0.98 = 0.001

The correct answer is: 0.1%

Question **4**

Correct

Mark 1.00 out of 1.00

Parcurgerea unei liste înlănțuite alocate contiguu în memorie exploatează:

- a. Localitatea spațială ✔
- b. Ambele localități
- c. Localitatea temporală
- d. Niciuna
- e. Nu se poate determina

Lista este alocată contiguu în memorie, iar parcurgere rezultă în acces secvențial. Asta înseamnă că, dacă am accesat o adresă din listă, este probabil să vrem să accesăm și adresele următoare sau precedente.

The correct answer is: Localitatea spațială

Question **5**

Correct

Mark 1.00 out of 1.00

O memorie cache cu linii de 8 octeți lungime este organizată în 128 de seturi a câte 4 linii. Dacă adresarea se face la nivel de octet, cu adrese pe 32 de biți, care este dimensiunea în biți a tag-ului pentru fiecare linie de cache?

- a. 23 ✔
- b. 21
- c. 22
- d. 20
- e. 19

~~32 - log2(128 * 4 * 8) = 20~~
32 - log2(128 * 8) = 22. Cum facusem o greseala initial, orice raspuns va fi punctat!

The correct answers are: 21, 20, 19, 22, 23

Question **6**

Correct

Mark 1.00 out of 1.00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before

```
for (i = 0; i < M; i++) {
 for (j = 0; j < N; j++) {
        x[i*N+j] = 2 * x[i*N+j];
 }
}
```

After

```
for (j = 0; j < N; j++) {
 for (i = 0; i < M; i++) {
        x[i*N+j] = 2 * x[i*N+j];
 }
}
```

- a. Da
- b. Nu ✔

Your answer is correct.

Prima variantă este mai rapidă fiindcă accesează matricea x în ordinea în care este stocată în memorie.

The correct answer is:
Nu

Question **7**

Correct

Mark 1.00 out of 1.00

Presupuneți că acum 20 de ani ați scris un cod pentru o arhitectura x86 care petrecea jumătate din timp cu accese la memorie și cealaltă jumătate făcând calcule. Dacă am rula același cod astăzi pe o arhitectură x86-compatible, cel mai probabil el ar:

- a. Menține aceeași proporție 50-50% a timpilor de rulare
- b. Petrece mai mult timp făcând calcule
- c. Petrece mai mult timp cu accesul memoriei ✔
- d. Nu se poate determina
- e. Exporta calculele in Cloud

Viteza procesoarelor a crescut mai mult decât viteza memoriilor.

The correct answer is: Petrece mai mult timp cu accesul memoriei

Question **8**

Correct

Mark 1.00 out of 1.00

Care funcție de mapare cache are cele mai puține șanse să producă thrashing (adică oferă șanse minime ca două blocuri să concureze la stocarea în aceeași linie)?

- a. Complet-asociativă ✔
- b. Toate trei
- c. Nu se poate determina
- d. Set-asociativă
- e. Directă

Cum orice linie de memorie poate intra în orice linie de cache, un cache complet-asociativ oferă cea mai bună șansă de a evita thrashing.

The correct answer is: Complet-asociativă

Question **9**

Correct

Mark 1.00 out of 1.00

Magistrala de comunicație SPI:

- a. Are o topologie multi-master, multi-slave
- b. Are o schemă de adresare pe 8 biți
- c. Este o magistrală sincronă de transfer a datelor ✔
- d. Permite comunicația la distanțe mari
- e. Are o viteză de transmisie de maxim 9600 biți pe secundă

SPI este un protocol de comunicare sincron (i.e. folosește un semnal de ceas).

The correct answer is: Este o magistrală sincronă de transfer a datelor

Question **10**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul ce are doar un L1 cache de 128kB este **întotdeauna** mai rapid decât un sistem ce are L1 și L2 cache cu dimensiunea totală de 128kB.

- a. Fals ✔
- b. Adevărat

Nu putem zice că un sistem cu un nivel de cache este **întotdeauna** mai rapid ca un sistem cu două niveluri de cache. Chiar dacă primul sistem are mai mult cache rapid (L1), există cazuri în care asta nu îl ajută să atingă o performanță mai mare ca al doilea sistem. Spre exemplu, un program poate să nu acceseze memoria deloc, caz în care cele două sisteme sunt la fel de rapide.

The correct answer is: Fals

◄ Colocviu

Jump to...

Examen - Partea II ►

Started on	Friday, 19 February 2021, 8:11 AM
State	Finished
Completed on	Friday, 19 February 2021, 8:39 AM
Time taken	27 mins 35 secs
Grade	**6.00** out of 10.00 (**60**%)

Question **1**

Correct

Mark 1.00 out of 1.00

Bill dorește să construiască un cip de memorie de 128K x 32, dar are doar cipuri de 32K x 16. De câte cipuri are nevoie Bill?

- a. 32
- b. 16
- c. 8 ✔
- d. 64
- e. 128

(128K / 32K) * (32 / 16) = 8

The correct answer is: 8

Question **2**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 3ns iar rata de hit locală este 95%
- Latența de acces din L1 în L2 este de 9ns iar rata de hit locală este de 98%
- Latența de acces din L2 în memoria RAM este de 600ns

Care este timpul mediu de acces la memorie?

- a. 4050ns
- b. 0.405ns
- c. 40.5ns
- d. 405ns
- e. 4.05ns ✔

0.95 * 3ns + 0.05 * (0.98 * 12ns + 0.02 * 612ns) = 4.05ns

The correct answer is: 4.05ns

Question **3**

Correct

Mark 1.00 out of 1.00

Un sistem cu cache L1 si L2 are un hit rate de 95% din L1 și de 98% din L2. Care este miss rate-ul global?

- a. 1%
- b. 0.01%
- c. 0.1% ✔
- d. 0.99%
- e. 99%

1 - 0.95 - 0.05 * 0.98 = 0.001

The correct answer is: 0.1%

Question **4**

Correct

Mark 1.00 out of 1.00

Incrementarea unei variabile exploatează:

- a. Nu se poate determina
- b. Ambele localități
- c. Localitatea spațială
- d. Niciuna
- e. Localitatea temporală ✔

Incrementarea unei variabile presupune scrieri repetate la aceeași adresă. Deci, dacă am accesat acea adresă este probabil că vom dori să o accesăm din nou în curând.

The correct answer is: Localitatea temporală

Question **5**

Correct

Mark 1.00 out of 1.00

Un cache mapat direct este organizat intern pe 16384 linii cu lățime de 64 octeți. Adresele cu care lucrează memoria cache sunt pe 32 de biți. Care este lungimea în biți a tag-ului?

- a. 11
- b. 13
- c. 12 ✔
- d. 15
- e. 14

32 - log2(16384 * 64) = 12

The correct answer is: 12

Question **6**

Incorrect

Mark 0.00 out of 1.00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before:

```
for (i = 0; i < N; i++)
 c[i] = a[i] + b[i];
```

After:

```
int P = 1;
for (i = 0; i < N; i++) {
        prefetch(&a[i+P]);
        prefetch(&b[i+P]);
        prefetch(&c[i+P]);
        c[i] = a[i] + b[i];
}
```

- a. Da ✖
- b. Nu

Your answer is incorrect.

Prima variantă este mai rapidă fiindcă vectorii a, b și c sunt accesați în ordinea în care sunt stocați in memorie. În varianta a doua ei sunt accesați în aceeași ordine, elementele lor vor putea fi găsite în cache, deci apelurile către prefetch vor adăuga doar overhead.

The correct answer is:
Nu

Question **7**

Incorrect

Mark 0.00 out of 1.00

Care dintre următoarele este adevărată?

- a. Un cache set-asociativ cu o singură linie per set este un cache mapat direct
- b. Un cache set-asociativ cu o singură linie per set este un cache complet-asociativ
- c. Un cache set-asociativ cu un singur set este un cache mapat direct ✖
- d. Un cache set-asociativ cu două seturi este un cache complet-asociativ
- e. Toate variantele sunt adevărate

Între seturi maparea se face în mod direct. Dacă seturile au o singură linie, înseamnă ca avem mapare directă între toate liniile, deci este un cache mapat direct.

The correct answer is: Un cache set-asociativ cu o singură linie per set este un cache mapat direct

Question **8**

Incorrect

Mark 0.00 out of 1.00

Care funcție de mapare cache are cele mai puține șanse să producă thrashing (adică oferă șanse minime ca două blocuri să concureze la stocarea în aceeași linie)?

- a. Set-asociativă
- b. Complet-asociativă
- c. Directă ✖
- d. Nu se poate determina
- e. Toate trei

Cum orice linie de memorie poate intra în orice linie de cache, un cache complet-asociativ oferă cea mai bună șansă de a evita thrashing.

The correct answer is: Complet-asociativă

Question **9**

Correct

Mark 1.00 out of 1.00

Magistrala de comunicație serială RS232:

- a. Stă la baza tuturor rețelelor de calculatoare
- b. Are o schemă de adresare pe 8 biți
- c. Folosește baud rate pentru a calcula distanța optimă de transmisie
- d. Permite conectarea punct-la-punct a două dispozitive de calcul ✔
- e. Implementează un mecanism CSMA-CD

RS232 este un protocol de comunicare punct-la-punct.

The correct answer is: Permite conectarea punct-la-punct a două dispozitive de calcul

Question **10**

Incorrect

Mark 0.00 out of 1.00

Pentru a maximiza performanța, TLB-urile sunt organizate de obicei sub forma unor cache-uri mapate direct.

- a. Fals
- b. Adevărat ✖

TLB-urile sunt de obicei organizate sub forma unor cache-uri set-asociative sau complet-asociative.

The correct answer is: Fals

◄ Colocviu

Jump to...

Examen - Partea II ►

Started on	Friday, 19 February 2021, 8:00 AM
State	Finished
Completed on	Friday, 19 February 2021, 8:40 AM
Time taken	39 mins 28 secs
Grade	**7.00** out of 10.00 (**70**%)

Question **1**

Correct

Mark 1.00 out of 1.00

Bill dorește să construiască un cip de memorie de 128K x 32, dar are doar cipuri de 32K x 16. De câte cipuri are nevoie Bill?

- a. 16
- b. 32
- c. 8 ✔
- d. 64
- e. 128

(128K / 32K) * (32 / 16) = 8

The correct answer is: 8

Question **2**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 3ns iar rata de hit locală este 95%
- Latența de acces din L1 în L2 este de 9ns iar rata de hit locală este de 98%
- Latența de acces din L2 în memoria RAM este de 600ns

Care este timpul mediu de acces la memorie?

- a. 4.05ns ✔
- b. 405ns
- c. 0.405ns
- d. 4050ns
- e. 40.5ns

0.95 * 3ns + 0.05 * (0.98 * 12ns + 0.02 * 612ns) = 4.05ns

The correct answer is: 4.05ns

Question **3**

Correct

Mark 1.00 out of 1.00

Un sistem cu cache L1 si L2 are un hit rate de 95% din L1 și de 98% din L2. Care este miss rate-ul global?

- a. 0.01%
- b. 99%
- c. 0.1% ✔
- d. 0.99%
- e. 1%

1 - 0.95 - 0.05 * 0.98 = 0.001

The correct answer is: 0.1%

Question **4**

Correct

Mark 1.00 out of 1.00

Parcurgerea unei liste înlănțuite alocate contiguu în memorie exploatează:

- a. Localitatea spațială ✔
- b. Localitatea temporală
- c. Nu se poate determina
- d. Ambele localități
- e. Niciuna

Lista este alocată contiguu în memorie, iar parcurgere rezultă în acces secvențial. Asta înseamnă că, dacă am accesat o adresă din listă, este probabil să vrem să accesăm și adresele următoare sau precedente.

The correct answer is: Localitatea spațială

Question **5**

Correct

Mark 1.00 out of 1.00

Un cache mapat direct este organizat intern pe 4096 linii cu lățime de 32 octeți. Adresele cu care lucrează memoria cache sunt pe 32 de biți. Care este lungimea în biți a tag-ului?

- a. 18
- b. 14
- c. 16
- d. 15 ✔
- e. 17

32 - log2(4096 * 32) = 15

The correct answer is: 15

Question **6**

Incorrect

Mark 0.00 out of 1.00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before:

```
for (i = 0; i < N; i++)
 c[i] = a[i] + b[i];
```

After:

```
int P = 1;
for (i = 0; i < N; i++) {
        prefetch(&a[i+P]);
        prefetch(&b[i+P]);
        prefetch(&c[i+P]);
        c[i] = a[i] + b[i];
}
```

- a. Nu
- b. Da ✖

Your answer is incorrect.

Prima variantă este mai rapidă fiindcă vectorii a, b și c sunt accesați în ordinea în care sunt stocați in memorie. În varianta a doua ei sunt accesați în aceeași ordine, elementele lor vor putea fi găsite în cache, deci apelurile către prefetch vor adăuga doar overhead.

The correct answer is:
Nu

Question **7**

Correct

Mark 1.00 out of 1.00

Problema cu un cache ce folosește o politică Write-Through este:

- a. Nu poate fi folosită în sisteme multi-procesor, chiar dacă CPU-urile fac snooping pentru un update
- b. Scade performanța cache-ului ✔
- c. Necesită un overhead suplimentar în cache pentru a contabiliza blocurile care au fost modificate
- d. Riscă să lase memoria principală invalidă pentru o perioada lungă de timp
- e. Nici o variantă

Faptul că la fiecare scriere cache-ul trebuie să facă o scriere și în RAM înseamnă că nu poate fi la fel de rapid ca un cache care nu trebuie să facă asta.

The correct answer is: Scade performanța cache-ului

Question **8**

Correct

Mark 1.00 out of 1.00

Cum o să fie afectați parametrii hit time, miss rate și miss penalty dacă adăugăm capabilitatea de prefetching unui cache?

- a. Hit time neschimbat, miss rate scade, miss penalty neschimbat ✔
- b. Hit time scade, miss rate scade, miss penalty crește
- c. Hit time scade, miss rate crește, miss penalty neschimbat
- d. Hit time creste, miss rate crește, miss penalty crește
- e. Hit time neschimbat, miss rate crește, miss penalty crește

Viteza de acces rămâne neschimbată, deci hit time si miss penalty ramân neschimbate. Cum funcționalitatea de prefetching va aduce date în cache înainte de a fi folosite, miss rate va scădea.

The correct answer is: Hit time neschimbat, miss rate scade, miss penalty neschimbat

Question **9**

Incorrect

Mark 0.00 out of 1.00

O magistrala de comunicație serială:

- a. Poate transfera date doar asincron
- b. Permite doar comunicarea punct la punct ✖
- c. Necesită în general un număr mare de linii de comunicație
- d. Necesita un control mai complex decât o magistrală paralelă
- e. Are limitări puternice de lățime de bandă

Un protocol de comunicare serial necesită un control mai complex pentru, spre exemplu, determinarea biților transmiși și a numărului acestora.

The correct answer is: Necesita un control mai complex decât o magistrală paralelă

Question **10**

Incorrect

Mark 0.00 out of 1.00

O locație de memorie și una mapată într-un periferic pot fi accesate simultan de către un procesor.

- a. Fals
- b. Adevărat ✖

Perifericele și memoria sunt mapate în același spațiu de adresă, deci nu pot fi accesate simultan.

The correct answer is: Fals

◄ Colocviu

Jump to...

Examen - Partea II ►

Started on	Friday, 19 February 2021, 8:00 AM
State	Finished
Completed on	Friday, 19 February 2021, 8:31 AM
Time taken	30 mins 55 secs
Grade	**9.00** out of 10.00 (**90**%)

Question **1**

Correct

Mark 1.00 out of 1.00

Bill dorește să construiască un cip de memorie de 512K x 64, dar are doar cipuri de 16K x 8. De câte cipuri are nevoie Bill?

- a. 128
- b. 8
- c. 256 ✔
- d. 16
- e. 64

(512K / 16K) * (64 / 8) = 256

The correct answer is: 256

Question **2**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 4ns iar rata de hit locală este 90%
- Latența de acces din L1 în L2 este de 10ns iar rata de hit locală este de 95%
- Latența de acces din L2 în memoria RAM este de 500ns

Care este timpul mediu de acces la memorie?

- a. 750ns
- b. 0.075ns
- c. 75ns
- d. 7.5ns ✔
- e. 0.75ns

0.9 * 4ns + 0.1 * (0.95 * 14ns + 0.05 * 514ns) = 7.5ns

The correct answer is: 7.5ns

Question **3**

Correct

Mark 1.00 out of 1.00

Un sistem cu cache L1 si L2 are un hit rate de 95% din L1 și de 98% din L2. Care este miss rate-ul global?

- a. 0.01%
- b. 1%
- c. 0.1% ✔
- d. 0.99%
- e. 99%

1 - 0.95 - 0.05 * 0.98 = 0.001

The correct answer is: 0.1%

Question **4**

Correct

Mark 1.00 out of 1.00

Parcurgerea unei liste înlănțuite alocate contiguu în memorie exploatează:

- a. Ambele localități
- b. Nu se poate determina
- c. Localitatea temporală
- d. Localitatea spațială ✔
- e. Niciuna

Lista este alocată contiguu în memorie, iar parcurgere rezultă în acces secvențial. Asta înseamnă că, dacă am accesat o adresă din listă, este probabil să vrem să accesăm și adresele următoare sau precedente.

The correct answer is: Localitatea spațială

Question **5**

Correct

Mark 1.00 out of 1.00

Un cache mapat direct este organizat intern pe 16384 linii cu lățime de 64 octeți. Adresele cu care lucrează memoria cache sunt pe 32 de biți. Care este lungimea în biți a tag-ului?

- a. 12 ✔
- b. 15
- c. 13
- d. 14
- e. 11

32 - log2(16384 * 64) = 12

The correct answer is: 12

Question **6**

Correct

Mark 1.00 out of 1.00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before

```
for (i = 0; i < M; i++) {
 for (j = 0; j < N; j++) {
        x[i*N+j] = 2 * x[i*N+j];
 }
}
```

After

```
for (j = 0; j < N; j++) {
 for (i = 0; i < M; i++) {
        x[i*N+j] = 2 * x[i*N+j];
 }
}
```

- a. Nu ✔
- b. Da

Your answer is correct.

Prima variantă este mai rapidă fiindcă accesează matricea x în ordinea în care este stocată în memorie.

The correct answer is:
Nu

Question **7**

Correct

Mark 1.00 out of 1.00

Care dintre următoarele este un motiv valid pentru folosirea adreselor virtuale?

- a. Permite upgrade-ul gratuit de la Windows 7 la Windows 10
- b. Este mai dificil ca un program ce funcționează prost să afecteze alte programe concurente ✔
- c. Permite unui proces să acceseze întreg spațiul de memorie
- d. Mărește rata de transfer a dispozitivelor I/O
- e. Permite lucrul mai facil cu stiva

Memoria virtuală permite separarea spațiilor de adresă între programe (procese).

The correct answer is: Este mai dificil ca un program ce funcționează prost să afecteze alte programe concurente

Question **8**

Correct

Mark 1.00 out of 1.00

Care funcție de mapare cache are cele mai puține șanse să producă thrashing (adică oferă șanse minime ca două blocuri să concureze la stocarea în aceeași linie)?

- a. Set-asociativă
- b. Complet-asociativă ✔
- c. Directă
- d. Nu se poate determina
- e. Toate trei

Cum orice linie de memorie poate intra în orice linie de cache, un cache complet-asociativ oferă cea mai bună șansă de a evita thrashing.

The correct answer is: Complet-asociativă

Question **9**

Incorrect

Mark 0.00 out of 1.00

O magistrala de comunicație serială:

- a. Permite doar comunicarea punct la punct ✖
- b. Poate transfera date doar asincron
- c. Necesită în general un număr mare de linii de comunicație
- d. Necesita un control mai complex decât o magistrală paralelă
- e. Are limitări puternice de lățime de bandă

Un protocol de comunicare serial necesită un control mai complex pentru, spre exemplu, determinarea biților transmiși și a numărului acestora.

The correct answer is: Necesita un control mai complex decât o magistrală paralelă

Question **10**

Correct

Mark 1.00 out of 1.00

Procesorul poate să citească din RAM în timp ce RAM-ul este reîmprospătat.

- a. Adevărat
- b. Fals ✔

RAM-ul este inaccesibil în timpul unui refresh.

The correct answer is: Fals

◄ Colocviu

Jump to...

Examen - Partea II ►

Started on	Friday, 19 February 2021, 8:34 AM
State	Finished
Completed on	Friday, 19 February 2021, 8:43 AM
Time taken	9 mins 21 secs
Grade	**10.00** out of 10.00 (**100**%)

Question **1**

Correct

Mark 1.00 out of 1.00

Bill dorește să construiască un cip de memorie de 256K x 32, dar are doar cipuri de 32K x 8. De câte cipuri are nevoie Bill?

- a. 32 ✔
- b. 16
- c. 128
- d. 64
- e. 8

(256K / 32K) * (32 / 8) = 32

The correct answer is: 32

Question **2**

Correct

Mark 1.00 out of 1.00

Un sistem de calcul are două niveluri de cache cu următoarele specificații:

- Latența de acces la L1 este de 2ns iar rata de hit locală este 93%
- Latența de acces din L1 în L2 este de 8ns iar rata de hit locală este de 94%
- Latența de acces din L2 în memoria RAM este de 300ns

Care este timpul mediu de acces la memorie?

- a. 0.382ns
- b. 38.2ns
- c. 3.82ns ✔
- d. 382ns
- e. 3820ns

0.93 * 2ns + 0.07 * (0.94 * 10ns + 0.06 * 310ns) = 3.82ns

The correct answer is: 3.82ns

Question **3**

Correct

Mark 1.00 out of 1.00

Un sistem cu cache L1 si L2 are un hit rate de 80% din L1 și de 90% din L2. Care este miss rate-ul global?

- a. 20%
- b. 9.8%
- c. 98%
- d. 2% ✔
- e. 0.02%

1 - 0.8 - 0.2 * 0.9 = 0.02

The correct answer is: 2%

Question **4**

Correct

Mark 1.00 out of 1.00

Citirea secvențială dintr-un fișier exploatează:

- a. Ambele localități
- b. Localitatea temporală
- c. Nu se poate determina
- d. Localitatea spațială ✔
- e. Niciuna

Citire secvențială înseamnă că, dacă am accesat o adresă, este probabil că vom dori să accesăm și adresele următoare.

The correct answer is: Localitatea spațială

Question **5**

Correct

Mark 1.00 out of 1.00

O memorie cache cu linii de 32 octeți lungime este organizată în 32 de seturi a câte 32 linii. Dacă adresarea se face la nivel de octet, cu adrese pe 32 de biți, care este dimensiunea în biți a tag-ului pentru fiecare linie de cache?

- a. 18
- b. 21 ✔
- c. 17
- d. 19
- e. 20

~~32 - log2(32 * 32 * 32) = 17~~

32 - log2(32 * 32) = 22. Cum nu ati primit aceasta varianta, orice raspuns e corect!

The correct answers are: 20, 21, 19, 18, 17

Question **6**

Correct

Mark 1.00 out of 1.00

Nicușor optimizează programul în C de mai jos pentru o execuție mai rapidă. A procedat corect?

Before:

```
for (i = 0; i < N; i++)
 for (j = 0; j < N; j++)
  B[j*N+i] = A[i*N+j];
```

After:

```
int BS = 8;
for (i = 0; i < N; i+=BS)
 for (j = 0; j < N; j++)
  for (k = 0; k < BS; k++)
    B[j*N+(i+k)] = A[(i+k)*N+j];
```

- a. Da
- b. Nu ✔

Your answer is correct.

Prima variantă este mai rapidă fiindcă matricea A este accesată complet în ordinea în care este stocată în memorie. În a doua variantă niciună dintre matrici nu este accesată în aceasta ordine.

The correct answer is:
Nu

Question **7**

Correct

Mark 1.00 out of 1.00

Care dintre următoarele rămâne neschimbat la translatarea unei adrese virtuale într-o adresă fizică?

- a. Toate variantele
- b. TLB tag
- c. Page offset ✔
- d. Cache tag
- e. Page number

Offset-ul în cadrul paginii rămâne același, chiar dacă adresa virtuală a paginii este diferită față de adresa fizică.

The correct answer is: Page offset

Question **8**

Correct

Mark 1.00 out of 1.00

Avem un sistem de calcul cu două niveluri de cache (L1 și L2). Dacă înlăturăm nivelul L2 de cache, cum se va modifica L1 hit time?

- a. Scade
- b. Crește
- c. Nu se poate calcula
- d. Nu se modifică ✔
- e. Depinde de L2 hit time

L1 hit time este timpul de acces la o adresă ce este deja in L1 cache, deci nu este influențat de L2 cache.

The correct answer is: Nu se modifică

Question **9**

Correct

Mark 1.00 out of 1.00

Magistrala de comunicație serială RS232:

- a. Are o schemă de adresare pe 8 biți
- b. Permite conectarea punct-la-punct a două dispozitive de calcul ✔
- c. Folosește baud rate pentru a calcula distanța optimă de transmisie
- d. Stă la baza tuturor rețelelor de calculatoare
- e. Implementează un mecanism CSMA-CD

RS232 este un protocol de comunicare punct-la-punct.

The correct answer is: Permite conectarea punct-la-punct a două dispozitive de calcul

Question **10**

Correct

Mark 1.00 out of 1.00

O locație de memorie și una mapată într-un periferic pot fi accesate simultan de către un procesor.

- a. Fals ✔
- b. Adevărat

Perifericele și memoria sunt mapate în același spațiu de adresă, deci nu pot fi accesate simultan.

The correct answer is: Fals

◄ Colocviu

Jump to...

Examen - Partea II ►