Problemă examen CN2 09.02.2015

Avem un procesor cu adrese pe 8 biți și o memorie cache de 16 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 50 ns și timpul de acces în cazul unui miss este T_{miss} = 250 ns. Cât va dura urmatoarea secvență de cod și ce date se vor afla în cache dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

Ce date se vor afla în RAM la aceleași adrese (cele folosite în cod) după terminarea execuției in cele trei cazuri dacă politica de scriere în cache este write-through?

Se știu:
RAM[0x04] = 0;
RAM[0x05] = 1;
RAM[0x0A] = 2;
RAM[0x0B] = 3;
RAM[0x1A] = 4;
RAM[0x1B] = 5;
RAM[0x40] = 6;
RAM[0x41] = 7;
RAM[0xF4] = 8;
RAM[0xF5] = 9;

lds R_{19}, 0x0A
lds R_{20}, 0x0B
sts 0x40, R_{20}
lds $R_{20,}$ 0x1A
lds R_{21}, 0x05
sts 0x05, R_{19}
lds R_{19}, 0x0A

Observație: Pentru fiecare subpunct scrieți ce conține memoria RAM la adresele folosite în cod, ce se află în fiecare linie de cache la finalul execuției codului și timpul total de execuție. Puteți scrie timpul necesar fiecărei instrucțiuni (se punctează parțial).

Problemă examen CN2 10.02.2015

Avem un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 10 ns și timpul de acces în cazul unui miss este T_{miss} = 100 ns. Cât va dura urmatoarea secvență de cod și ce date se vor afla în cache dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

```
        ldi R19, 0x08
loop:
        lds R20, 0x01
        lds R21, 0x03
        lds R22, 0x05
        lds R23, 0x07
        lds R24, 0x09

        dec R19
        cpi R19, 0
        brne loop
```

Menționați care dintre cele 3 variante (A, B sau C) a fost cea mai eficientă din punct de vedere al timpului de execuție și explicați de ce.

Observație: Considerăm ca instrucțiunile ldi (load immediate), dec (decrement), cpi (compare immediate) și brne (branch not equal) se execută în timp 0 și nu afecteaza cache-ul.

Problemă examen CN2

10.02.2017 08-11

Fie un procesor cu adrese pe 8 biți și o memorie cache de 24 octeți cu lungimea liniei de 4 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 10 ns și timpul de acces în cazul unui miss este T_{miss} = 100 ns. Politica de scriere în cache este write-through fără write-allocate. Cât timp va dura urmatoarea secvență de cod și ce date se vor afla în cache dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 3 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

```
 1: lds R19, 0x08
 2: lds R20, 0x02
 3: lds R21, 0x03
 4: lds R22, 0x05
 5: sts 0x07, R22
 6: lds R24, 0x09
 7: sts 0x04, R19
 8: sts 0x01, R20
 9: lds R21, 0x03
10: lds R22, 0x05
11: lds R23, 0x07
12: sts 0x09, R24
13: sts 0x02, R23
14: sts 0x04, R21
15: sts 0x00, R20
16: lds R19, 0x00
17: lds R25, 0x06
18: sts 0x06, R19
```

Rezolvare problemă examen CN2

10.02.2017 08-11

TODO: rezolvare

Problemă examen CN2

10.02.2017 11-14

Fie un procesor cu adrese pe 8 biți și o memorie cache de 10 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 50 ns și timpul de acces în cazul unui miss este T_{miss} = 250 ns. Politica de scriere în cache este write-back cu write-allocate. Cât va dura următoarea secvență de cod, ce date se vor afla în cache și ce date se vor afla în RAM dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este FIFO

```
 1: lds R19, 0x0A
 2: sts R19, 0x0B
 3: lds R20, 0x04
 4: lds R21, 0x05
 5: sts 0x05, R19
 6: lds R19, 0x0A
 7: lds R20, 0x1A
 8: lds R21, 0x05
 9: sts 0x1B, R19
10: sts 0x40, R21
```

Se știu:

```
RAM[0x04] = 0
RAM[0x05] = 1
RAM[0x0A] = 2
RAM[0x0B] = 3
RAM[0x1A] = 4
RAM[0x1B] = 5
RAM[0x40] = 6
```

Rezolvare problemă examen CN2

10.02.2017 11-14

TODO: rezolvare

Problemă examen CN2

31.08.2017

Fie un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 10 ns și timpul de acces în cazul unui miss este T_{miss} = 100 ns. Cât va dura următoarea secvență de cod și ce date se vor afla în cache dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

```
        ldi R19, 0x08
loop:
        lds R20, 0x01
        lds R21, 0x03
        lds R22, 0x05
        lds R23, 0x07
        lds R24, 0x09

        dec R19
        cpi R19, 0
        brne loop
```

Observație: Considerăm ca instrucțiunile ldi (load immediate), dec (decrement), cpi (compare immediate) și brne (branch not equal) se execută în timp 0 și nu afecteaza cache-ul.

Rezolvare problemă examen CN2

31.08.2017

A.

0: 0x08, 0x09
1: 0x02, 0x03
2: 0x04, 0x05
3: 0x06, 0x07

$T = 5*T_{miss} + 7*(2*T_{miss} + 3*T_{hit}) = 2110$ ns

B.

0.0: 0x04, 0x05
0.1: 0x08, 0x09
1.0: 0x02, 0x03
1.1: 0x06, 0x07

$T = 5*T_{miss} + 7*(3*T_{miss} + 2*T_{hit}) = 2740$ ns

C.

0.0: 0x02, 0x03
0.1: 0x04, 0x05
0.2: 0x06, 0x07
0.3: 0x08, 0x09

$T = 8*5*T_{miss} = 4000$ ns

Problemă examen CN2

02.09.2017

Fie un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 40ns și timpul de acces în cazul unui miss este T_{miss} = 160ns. Politica de scriere în cache este write-through fără write-allocate.

Fie următoarea secvență de cod:

```
load        R19, [0x04]
load        R20, [0x00]
load        R21, [0x10]
store       [0x02], R19
store       [0x03], R21
load        R19, [0x01]
store       [0x01], R20
load        R19, [0x12]
store       [0x13], R19
store       [0x11], R19
```

Cât va dura secvența de cod, ce date se vor afla în cache și ce date se vor afla în RAM (la adresele folosite în cod) după terminarea execuției dacă în cache adresele din acesta sunt mapate

1. **(3p)** Direct
2. **(3p)** Set asociativ cu 2 căi și politica de înlocuire a liniilor e FIFO
3. **(4p)** Full asociativ și politica de înlocuire a liniilor e LRU

Se știu:

```
RAM[0x00] = 0;
RAM[0x01] = 1;
RAM[0x02] = 2;
RAM[0x03] = 3;
RAM[0x04] = 4;
RAM[0x10] = 16;
RAM[0x11] = 17;
RAM[0x12] = 18;
RAM[0x13] = 19;
RAM[0x14] = 20;
```

Observații:

- Pentru fiecare subpunct scrieți ce conține memoria RAM, ce se află în fiecare linie de cache la finalul execuției codului și timpul total de execuție.
- Puteți scrie timpul necesar fiecărei instrucțiuni (se punctează parțial).
- Punctajul pentru fiecare subpunct este: **(1.5p/2p)** conținutul cache-ului, **(1p,1.5p)** conținutul RAM-ului, **(0.5p)** timpul de execuție.

Rezolvare problemă examen CN2

02.09.2017

TODO: rezolvare

Problemă examen CN2

31.08.2016

Fie un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 40ns și timpul de acces în cazul unui miss este T_{miss} = 160ns. Politica de scriere în cache este write-through fără write-allocate.

Fie următoarea secvență de cod:

```
load        R19, [0x04]
load        R20, [0x00]
load        R21, [0x10]
store       [0x02], R19
store       [0x03], R21
load        R19, [0x01]
store       [0x01], R20
load        R19, [0x12]
store       [0x13], R19
store       [0x11], R19
```

Cât va dura secvența de cod, ce date se vor afla în cache și ce date se vor afla în RAM (la adresele folosite în cod) după terminarea execuției dacă în cache adresele din acesta sunt mapate

1. **(3p)** Direct
2. **(3p)** Set asociativ cu 2 căi și politica de înlocuire a liniilor e FIFO
3. **(4p)** Full asociativ și politica de înlocuire a liniilor e LRU

Se știu:

```
RAM[0x00] = 0;
RAM[0x01] = 1;
RAM[0x02] = 2;
RAM[0x03] = 3;
RAM[0x04] = 4;
RAM[0x10] = 16;
RAM[0x11] = 17;
RAM[0x12] = 18;
RAM[0x13] = 19;
RAM[0x14] = 20;
```

Observații:

- Pentru fiecare subpunct scrieți ce conține memoria RAM, ce se află în fiecare linie de cache la finalul execuției codului și timpul total de execuție.
- Puteți scrie timpul necesar fiecărei instrucțiuni (se punctează parțial).
- Punctajul pentru fiecare subpunct este: **(1.5p/2p)** conținutul cache-ului, **(1p,1.5p)** conținutul RAM-ului, **(0.5p)** timpul de execuție.

Rezolvare problemă CN2

31.08.2016

TODO

Problemă examen CN2

01.09.2016

Fie un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 20ns și timpul de acces în cazul unui miss este T_{miss} = 230ns. Politica de scriere în cache este write-back cu write-allocate.

Fie următoarea secvență de cod:

```
load        R19, [0x00]
load        R20, [0x10]
load        R21, [0x02]
load        R22, [0x03]
store       [0x02], R19
store       [0x03], R21
load        R19, [0x01]
store       [0x01], R20
store       [0x13], R22
load        R23, [0x12]
store       [0x11], R23
```

Cât va dura secvența de cod, ce date se vor afla în cache și ce date se vor afla în RAM (la adresele folosite în cod) după terminarea execuției dacă în cache adresele din acesta sunt mapate

4. **(3p)** Direct
5. **(3p)** Set asociativ cu 2 căi și politica de înlocuire a liniilor e FIFO
6. **(4p)** Full asociativ și politica de înlocuire a liniilor e LRU

Se știu:

```
RAM[0x00] = 0;
RAM[0x01] = 1;
RAM[0x02] = 2;
RAM[0x03] = 3;
RAM[0x04] = 4;
RAM[0x10] = 16;
RAM[0x11] = 17;
RAM[0x12] = 18;
RAM[0x13] = 19;
RAM[0x14] = 20;
```

Observații:

- Pentru fiecare subpunct scrieți ce conține memoria RAM, ce se află în fiecare linie de cache la finalul execuției codului și timpul total de execuție.
- Puteți scrie timpul necesar fiecărei instrucțiuni (se punctează parțial).
- Punctajul pentru fiecare subpunct este: **(1.5p/2p)** conținutul cache-ului, **(1p,1.5p)** conținutul RAM-ului, **(0.5p)** timpul de execuție.

Rezolvare problemă CN2

01.09.2016

TODO

Rezolvare of Problemă examen CN2 09.02.2015

Avem un procesor cu adrese pe 8 biți și o memorie cache de 16 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 50 ns și timpul de acces în cazul unui miss este T_{miss} = 250 ns. Cât va dura urmatoarea secvență de cod și ce date se vor afla în cache dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

Ce date se vor afla în RAM la aceleași adrese (cele folosite în cod) după terminarea execuției in cele trei cazuri dacă politica de scriere în cache este write-through?

Se știu:
RAM[0x04] = 0;
RAM[0x05] = 1;
RAM[0x0A] = 2;
RAM[0x0B] = 3;
RAM[0x1A] = 4;
RAM[0x1B] = 5;
RAM[0x40] = 6;
RAM[0x41] = 7;

lds R_{19}, 0x0A
lds R_{20}, 0x0B
sts 0x40, R_{20}
lds $R_{20,}$ 0x1A
lds R_{21}, 0x05
sts 0x05, R_{19}
lds R_{19}, 0x0A

Observație: Pentru fiecare subpunct scrieți ce conține memoria RAM la adresele folosite în cod, ce se află în fiecare linie de cache la finalul execuției codului și timpul total de execuție. Puteți scrie timpul necesar fiecărei instrucțiuni (se punctează parțial).

A.

lds R_{19}, 0x0A ; miss
lds R_{20}, 0x0B ; hit
sts 0x40, R_{20} ; miss
lds $R_{20,}$ 0x1A ; miss
lds R_{21}, 0x05 ; miss
sts 0x05, R_{19} ; hit
lds R_{19}, 0x0A ; miss

Cache:

0: 0x40,	0x41
1: x,	x
2: 0x04,	0x05
3: x,	x
4: x,	x
5: ~~0x0A~~ ~~0x1A~~ 0x0A,	~~0x0B~~ ~~0x1B~~ 0x0B———
6: x,	x
7: x,	x

RAM:
RAM[0x40] = 3;
RAM[0x05] = 2;

$T = 5*T_{miss} + 2*T_{hit} = 1350$

B. b

lds R_{19}, 0x0A ; miss
lds R_{20}, 0x0B ; hit
sts 0x40, R_{20} ; miss
lds $R_{20,}$ 0x1A ; miss
lds R_{21}, 0x05 ; miss
sts 0x05, R_{19} ; hit
lds R_{19}, 0x0A ; hit

Cache:
0.0: 0x40, 0x41
0.1: x, x
1.0: 0x0A, 0x0B
1.1: 0x1A, 0x1B
2.0: 0x04, 0x05
2.1: x, x———
3.0: x, x
3.1: x, x

RAM:
RAM[0x40] = 3;
RAM[0x05] = 2;

$T = 4*T_{miss} + 3*T_{hit} = 1150$

C. c

lds R_{19}, 0x0A ; miss
lds R_{20}, 0x0B ; hit
sts 0x40, R_{20} ; miss
lds $R_{20,}$ 0x1A ; miss
lds R_{21}, 0x05 ; miss
sts 0x05, R_{19} ; hit
lds R_{19}, 0x0A ; hit

Cache:
0: 0x0A, 0x0B
0: 0x40, 0x41
0: 0x1A, 0x1B
0: 0x04, 0x05
0: x, x
0: x, x———
0: x, x
0: x, x

RAM:
RAM[0x40] = 3;
RAM[0x05] = 2;

$T = 4*T_{miss} + 3*T_{hit} = 1150$

Rezolvare of Problemă examen CN2 10.02.2015

Avem un procesor cu adrese pe 8 biți și o memorie cache de 8 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 10 ns și timpul de acces în cazul unui miss este T_{miss} = 100 ns. Cât va dura urmatoarea secvență de cod și ce date se vor afla în cache dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

```
        ldi R19, 0x08
loop:
        lds R20, 0x01
        lds R21, 0x03
        lds R22, 0x05
        lds R23, 0x07
        lds R24, 0x09

        dec R19
        cpi R19, 0
        brne loop
```

Menționați care dintre cele 3 variante (A, B sau C) a fost cea mai eficientă din punct de vedere al timpului de execuție și explicați de ce.

Observație: Considerăm ca instrucțiunile ldi (load immediate), dec (decrement), cpi (compare immediate) și brne (branch not equal) se execută în timp 0 și nu afecteaza cache-ul.

A.

0: 0x08, 0x09
1: 0x02, 0x03
2: 0x04, 0x05
3: 0x06, 0x07

$T = 5*T_{miss} + 7*(2*T_{miss} + 3*T_{hit}) = 2110$ ns

B.

0.0: 0x04, 0x05
0.1: 0x08, 0x09
1.0: 0x02, 0x03
1.1: 0x06, 0x07

$T = 5*T_{miss} + 7*(3*T_{miss} + 2*T_{hit}) = 2740$ ns

C.

0.0: 0x02, 0x03
0.1: 0x04, 0x05
0.2: 0x06, 0x07
0.3: 0x08, 0x09

$T = 8*5*T_{miss} = 4000$ ns

Examen CN2 - Partea II - 09.02.2018

Nume: …… Grupa: …….

Fie un procesor cu adrese pe 8 biți și o memorie cache de 16 octeți cu lungimea liniei de 4 octeți, datele fiind accesibile la nivel de octet. Timpul de acces la memorie în cazul unui cache hit este T_{hit} = 10 ns și timpul de acces în cazul unui cache miss este T_{miss} = 100 ns. Politica de scriere în cache este write-back cu write-allocate. Se știe că RAM[i] = i, oricare i în [0x00, 0xFF].

Cât timp va dura următoarea secvență de cod, ce adrese și valori se vor afla în cache și ce date se vor afla în RAM dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este FIFO
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este LRU

```
 1: lds R19, 0xF6
 2: lds R20, 0x02
 3: lds R21, 0x44
 4: lds R22, 0x17
 5: sts 0x02, R22
 6: lds R24, 0x09
 7: sts 0x02, R19
 8: sts 0x01, R24
 9: sts 0x03, R20
10: sts 0xF5, R21
11: lds R16, 0xF7
12: lds R17, 0x2D
13: lds R18, 0x2C
14: lds R19, 0x2B
15: sts 0x02, R19
```

Rezolvare

A. T = 870ns

Line 0	0x00 (0x00)	0x01 (0x09)	0x02 (0x2B)	0x03 (0x02)
Line 1	0xF4 (0xF4)	0xF5 (0x44)	0xF6 (0xF6)	0xF7 (0xF7)
Line 2	0x28 (0x28)	0x29 (0x29)	0x2A (0x2A)	0x2B (0x2B)
Line 3	0x2C (0x2C)	0x2D (0x2D)	0x2E (0x2E)	0x2F (0x2F)

RAM[i] = i, oricare i în [0x00, 0xFF]

B. T = 960 ns

Line 0, Set 0	0x28 (0x28)	0x29 (0x29)	0x2A (0x2A)	0x2B (0x2B)
Line 0, Set 1	0x00 (0x00)	0x01 (0x09)	0x02 (0x2B)	0x03 (0x02)
Line 1, Set 0	0x2C (0x2C)	0x2D (0x2D)	0x2E (0x2E)	0x2F (0x2F)
Line 1, Set 1	0xF4 (0xF4)	0xF5 (0x44)	0xF6 (0xF6)	0xF7 (0xF7)

RAM[i] = i, oricare i în [0x00, 0xFF] în afară de RAM[0x01] = 0x09, RAM[0x02] = 0xF6 și RAM[0x03] = 0x02

C. T = 870 ns

Set 0	0x28 (0x28)	0x29 (0x29)	0x2A (0x2A)	0x2B (0x2B)
Set 1	0x00 (0x00)	0x01 (0x09)	0x02 (0x2B)	0x03 (0x02)
Set 2	0xF4 (0xF4)	0xF5 (0x44)	0xF6 (0xF6)	0xF7 (0xF7)
Set 3	0x2C (0x2C)	0x2D (0x2D)	0x2E (0x2E)	0x2F (0x2F)

RAM[i] = i, oricare i în [0x00, 0xFF]

Examen CN2 - Partea II - 09.02.2018

Nume: …… Grupa: …….

Fie un procesor cu adrese pe 8 biți și o memorie cache de 16 octeți cu lungimea liniei de 4 octeți, datele fiind accesibile la nivel de octet. Timpul de acces la memorie în cazul unui cache hit este T_{hit} = 10 ns și timpul de acces în cazul unui cache miss este T_{miss} = 100 ns. Politica de scriere în cache este write-through fără write-allocate. Se știe că RAM[i] = i, oricare i în [0x00, 0xFF]. Considerăm că instrucțiunile inc (increment), cp (compare) și brne (branch if not equal) sunt executate în timp 0 și nu afectează cache-ul.

Cât timp va dura următoarea secvență de cod, ce adrese și valori se vor afla în cache și ce date se vor afla în RAM dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

```
 1:          lds R16, 0x05
 2:          lds R17, 0x08
 3: loop:    lds R20, 0xE2
 4:          lds R21, 0x11
 5:          sts 0x11, R20
 6:          lds R22, 0x09
 7:          sts 0x09, R21
 8:          inc R16
 9:          cp R16, R17
10:          brne loop
11:          sts 0xFD, R20
12:          sts 0xFE, R21
13:          sts 0xFF, R22
```

Rezolvare

A. T = 1190 ns

Line 0	0x10 (0x10)	0x11 (0xE2)	0x12 (0x12)	0x13 (0x13)
Line 1	0x04 (0x04)	0x05 (0x05)	0x06 (0x06)	0x07 (0x07)
Line 2	0x08 (0x08)	0x09 (0xE2)	0x0A (0x0A)	0x0B (0x0B)
Line 3				

RAM[i] = i, oricare i în [0x00, 0xFF] în afară de RAM[0x09] = 0xE2, RAM[0x11] = 0xE2, RAM[0xFD] = 0xE2, RAM[0xFE] = 0xE2 și RAM[0xFF] = 0xE2

B. T = 1460 ns

Line 0, Set 0	0x10 (0x10)	0x11 (0xE2)	0x12 (0x12)	0x13 (0x13)
Line 0, Set 1	0x08 (0x08)	0x09 (0xE2)	0x0A (0x0A)	0x0B (0x0B)
Line 1, Set 0	0x04 (0x04)	0x05 (0x05)	0x06 (0x06)	0x07 (0x07)
Line 1, Set 1				

RAM[i] = i, oricare i în [0x00, 0xFF]

C. T = 830 ns

Set 0	0x04 (0x04)	0x05 (0x05)	0x06 (0x06)	0x07 (0x07)
Set 1	0x08 (0x08)	0x09 (0xE2)	0x0A (0x0A)	0x0B (0x0B)
Set 2	0xE0 (0xE0)	0xE1 (0xE1)	0xE2 (0xE2)	0xE3 (0xE3)
Set 3	0x10 (0x10)	0x11 (0xE2)	0x12 (0x12)	0x13 (0x13)

RAM[i] = i, oricare i în [0x00, 0xFF] în afară de RAM[0x09] = 0xE2, RAM[0x11] = 0xE2, RAM[0xFD] = 0xE2, RAM[0xFE] = 0xE2 și RAM[0xFF] = 0xE2

Examen CN2 - Partea II - 31.08.2018

Nume: …… Grupa: …….

Fie un procesor cu adrese pe 8 biți și o memorie cache de 16 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces la memorie în cazul unui cache hit este T_{hit} = 20 ns și timpul de acces în cazul unui cache miss este T_{miss} = 100 ns. Politica de scriere în cache este write-back cu write-allocate. Se știe că RAM[i] = i, oricare i în [0x00, 0xFF].

Cât timp va dura următoarea secvență de cod, ce adrese și valori se vor afla în cache și ce date se vor afla în RAM dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este FIFO

```
1: lds R19, 0x08
2: lds R20, 0x09
3: lds R21, 0x15
4: lds R22, 0x10
5: sts 0x08, R20
6: lds R19, 0x20
7: sts 0x14, R20
```

Rezolvare

A. T = 460ns

Line 0	0x20 (0x20)	0x21 (0x21)
Line 1		
Line 2	0x09 (0x14)	0x15 (0x15)
Line 3		
Line 4	0x09 (0x08)	0x09 (0x09)
Line 5		
Line 6		
Line 7		

RAM[i] = i, oricare i în [0x00, 0xFF]

B. T = 460 ns

Line 0, Set 0	0x09 (0x08)	0x09 (0x09)
Line 0, Set 1	0x20 (0x20)	0x21 (0x21)
Line 1, Set 0		
Line 1, Set 1		
Line 2, Set 0	0x09 (0x14)	0x15 (0x15)
Line 2, Set 1		
Line 3, Set 0		
Line 3, Set 0		

RAM[i] = i, oricare i în [0x00, 0xFF]

C. T = 460 ns

Line 0, Set 0	0x20 (0x20)	0x21 (0x21)
Line 0, Set 1	0x10 (0x10)	0x11 (0x11)
Line 1, Set 0		
Line 1, Set 1		

Line 2, Set 0	0x09 (0x14)	0x15 (0x15)
Line 2, Set 1		
Line 3, Set 0		
Line 3, Set 0		

RAM[i] = i, oricare i în [0x00, 0xFF] înafară de RAM[0x08] == 0x09

Examen CN2 - Partea II - 03.09.2018

Nume: …… Grupa: …….

Fie un procesor cu adrese pe 8 biți și o memorie cache de 16 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces la memorie în cazul unui cache hit este T_{hit} = 10 ns și timpul de acces în cazul unui cache miss este T_{miss} = 200 ns. Politica de scriere în cache este write-back cu write-allocate. Se știe că RAM[i] = i, oricare i în [0x00, 0xFF].

Cât timp va dura următoarea secvență de cod, ce adrese și valori se vor afla în cache și ce date se vor afla în RAM dacă:

D. Adresele sunt mapate direct
E. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este FIFO
F. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este LRU

```
1: lds R25, 0xA8
2: lds R27, 0xA9
3: lds R31, 0xB5
4: lds R32, 0xB0
5: sts 0xA8, R27
6: lds R25, 0xC0
7: sts 0xB4, R27
```

Rezolvare

A. T = 830ns

Line 0	0xC0 (0xC0)	0xC1 (0xC1)
Line 1		
Line 2	0xA9 (0xB4)	0xB5 (0xB5)
Line 3		
Line 4	0xA9 (0xA8)	0xA9 (0xA9)
Line 5		
Line 6		
Line 7		

RAM[i] = i, oricare i în [0x00, 0xFF]

B. T = 830 ns

Line 0, Set 0	0xC0 (0xC0)	0xC1 (0xC1)
Line 0, Set 1	0xB0 (0xB0)	0xB1 (0xB1)
Line 1, Set 0		
Line 1, Set 1		
Line 2, Set 0	0xA9 (0xB4)	0xB5 (0xB5)
Line 2, Set 1		
Line 3, Set 0		
Line 3, Set 0		

RAM[i] = i, oricare i în [0x00, 0xFF] în afară de RAM[0xA8] = 0xA9

C. T = 830 ns

Line 0, Set 0	0xA9 (0xA8)	0xA9 (0xA9)
Line 0, Set 1	0xC0 (0xC0)	0xC1 (0xC1)
Line 1, Set 0		
Line 1, Set 1		

Line 2, Set 0	0xA9 (0xB4)	0xB5 (0xB5)
Line 2, Set 1		
Line 3, Set 0		
Line 3, Set 0		

RAM[i] = i, oricare i în [0x00, 0xFF]

Problemă CN2 28.01.2014

Avem un procesor cu adrese pe 8 biți și o memorie cache de 16 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este $\mathbf{T_{hit} = 20\ ns}$ și timpul de acces în cazul unui miss este $\mathbf{T_{miss} = 100\ ns}$.

Cât va dura urmatoarea secvență de cod și ce date se vor afla în cache dacă: a) adresele sunt **mapate direct**; b) adresele sunt mapate **set asociativ cu 2 cai** și politica de înlocuire a liniilor este **LRU**; c) adresele sunt mapate **set asociativ cu 2 cai** și politica de înlocuire a liniilor este **FIFO**?

Ce date se vor afla în RAM la aceleași adrese (cele folosite în cod) după terminarea execuției in cele trei cazuri dacă politica de scriere în cache este **write-back**?

Se știu: RAM[8] = 0; RAM[9] = 1; RAM[16] = 2; RAM[17] = 3; RAM[20] = 4; RAM[21] = 5; RAM[32] = 6; RAM[33] = 7;

```
load R0, 8
load R1, 9
load R2, 21
load R3, 16
store 8, R1
load R0, 32
store 20, R1
```

Rezolvare:

a)
load R0, 8 - miss -> intra in linia4
load R1, 9 - hit
load R2, 21 - miss -> intra in linia2
load R3, 16 - miss -> intra in linia0
store 8, R1 - hit
load R0, 32 - miss -> intra in linia0
store 20, R1 - hit

total: 43 µs

linia0: 32, 33 - 6, 7
linia1: x, x - x, x
linia2: 20, 21 - 1, 5
linia3: x, x - x, x
linia4: 8, 9 - 1, 1
linia5: x, x - x, x
linia6: x, x - x, x
linia7: x, x - x, x

RAM[8] = 0; RAM[9] = 1; RAM[16] = 2; RAM[17] = 3; RAM[20] = 4; RAM[21] = 5; RAM[32] = 6; RAM[33] = 7;

b)
load R0, 8 - miss -> intra in set0:cale0
load R1, 9 - hit
load R2, 21 - miss -> intra in set2:cale0
load R3, 16 - miss -> intra in set0:cale1
store 8, R1 - hit
load R0, 32 - miss -> intra in set0:cale1
store 20, R1 - hit

total: 43 µs

set0: linia0: 8, 9 - 1, 1
linia1: 32, 33 - 6, 7
set1: linia2: x, x - x, x
linia3: x, x - x, x
set2: linia4: 20, 21 - 1, 5
linia5: x, x - x, x
set3: linia6: x, x - x, x
linia7: x, x - x, x

RAM[8] = 0; RAM[9] = 1; RAM[16] = 2; RAM[17] = 3; RAM[20] = 4; RAM[21] = 5; RAM[32] = 6; RAM[33] = 7;

c)
load R0, 8 - miss -> intra in set0:cale0
load R1, 9 - hit
load R2, 21 - miss -> intra in set2:cale0
load R3, 16 - miss -> intra in set0:cale1
store 8, R1 - hit
load R0, 32 - miss -> intra in set0:cale0
store 20, R1 - hit

total: 43 µs

set0: linia0: 32, 33 - 6, 7
linia1: 16, 17 - 2, 3
set1: linia2: x, x - x, x
linia3: x, x - x, x
set2: linia4: 20, 21 - 1, 5
linia5: x, x - x, x
set3: linia6: x, x - x, x
linia7: x, x - x, x

RAM[8] = 1; RAM[9] = 1; RAM[16] = 2; RAM[17] = 3; RAM[20] = 4; RAM[21] = 5; RAM[32] = 6; RAM[33] = 7;