ASC

7-IV-2024

sistem de calcul: CPU, memorie, magistrală

PMS = processor memory switches

SN (structural):

PC = procesor central
M = memorie
S = comutator
L = linie legătură
K = unitate comandă
PIT = proces tratare întrerupere sau întrerupt
D = operator de date
T = terminal

SN = sistem numeric

interfețe paralele → interferențe
serial → viteză mai mare

primitive PMS: - caract. de atribut (cu o anumită valoare)

SN ($a_1 : v_1$; $a_2 : v_2$; ... $a_n : v_n$)

ex: frecvență: 5 GHz, set instr.: frecv. nu mai crește ⇒ nr. core-uri ↑

≠ dim. instr. fixă / variabilă

RISC / CISC (tip arhitectură)
au anumite instr. de bază comune,
fără de care nu se poate construi un procesor

set minimal cu care poate fi tradus orice program

optimizare în procesor: pipeline (exec. în paralel a mai multor instr.)
paralelism: redundanță hardware

- mem: frecvență, capacitate, latență de acces (→ dif SRAM/DRAM)



mag. [control (citire/scriere)
date
adrese


RAM - nu se parcurge secvențial se știe exact unde sunt datele în memorie

ASC

14.III.2024

comutatoare ierarhice

- poarta : conectare [resursă - magistrală
  magistrală - magistrală]
- o legătură multiplă (cross-bar switch)



- comunicații paralele

orice a poate comunica cu orice b
transferuri multiple și simultane


$S\{CB, ma, nb, c = min(m,n), m \cdot n Sp\}$

- trunchi b : conectivitate de S leg. multiplă și cost redus al celorlalte tipuri

$S\{TK, ma, nb, c = k, b(m+n) Sp\}$

orice a comunică cu orice b
un subsistem nu și $min(a,a)$ com. simultane

Pr fct. de m, n și trafic se dst. un k optim



comutatoare ierarhice:

- conex. intre { elem. de același tip → pe ambele sensuri, nesimultan
  - duplex (bus multidirecțional)
  - tip central (leg. multiple)
  - trunchiate (m.k switch-uri)
- asigură infrastructura de comunicație

• legătura L: fizică între componente
care prelucrează informația, ci doar asigură transferul spațial al datelor
(poate fi doar un registru / magistrală / interfață) (serială / paralelă)

unitatea de comandă: funcție de comandă a resurselor asociate unităților funcționale
control în diverse subsegmente ale sistemului

DMA = comunicarea directă a periferice cu memoria (fără trecere prin procesor).
- datele sunt transferate bloc cu bloc
- notificare procesor la încheierea transferului (întrerupere)

= „procesor intrare-ieșire" { verifică
nu se finalizează procesorul ocupat

= asemănător cu canalul de intrare-ieșire
→ resurse locale, globale, private

SBC = single-board computer (procesor + mem + interfețe I/O)
→ un nod dintr-o rețea de calculatoare (ele comunică)

ASC 21·III·2024

SBC = single-board computer : procesor + memorie + interfețe i/o

ac. mem. accesată de mai multe procesoare

K bus = unit. de comandă a magistralei (precizate mai mare pt. procesor ; o dată ales masterul, celălalt așteaptă)

mem. nu poate fi master

mecanism arbitrare

rețea serială : comun. 1 sg. pereche/ entitate o dată

paralelism pe nivel de
- bit (floating point op.)
- instrucțiune (pipeline)
- memorie (suprapunere op. cu mem și cele de calcul)
- sist. de operare (thread-uri, CPU-uri multiple)
- distribuită (mașini conectate)

CPU - north bridge - DRAM

- roofline model (arată ca un acoperiș triunghiular)
  - câte op. floating / secundă) pentru pt face
  - pe 1 octet (ref. către mem. de la procesor)
  - (către flops)

GPU - highly parallel ; menține curba legii lui Moore

nr. tranzistor / core < nr. tranzistor / chip → loc cache ↑ proces

multicore: 1 | 2 / cache

pipeline → hazard → branch
- le Cukal
- data → out-of-order
- predictor
- scheduler

coliziune


core GPU ≠ core CPU

↳ simplu ↳ orice program

problema
- + consum
- power (scalare)
- mem. (ierarhie)
- ILP (instruction-level parallelism)

explotare paralelism la nivelul aplicației

optimizări



hazarde

(x86) SIMD / pipeline hyperthread (superscalar op. fixuri diferite)

SIMD → 1 unitate de comandă ac. instr, mai multe date (unit. de exec.)

compilator ce elimină hazarde de date

! registre >> L_3 din cache (vrea să mai mare)

* fine-grained interleaved threading

le pasează lor

- paralelism ?
- thread scheduler
- presiune pe registre

{ cache size ↓
- × branch predictor
- × OOO scheduler

logică mai simplă, mai multe calule (eficientă op. față de date)

avantaje

ASC

26.III.2024

CPU: cache ↗

lansare de programe din CPU în GPU

pentru nvidia: - fără OOO scheduler → ne bazăm pe compilatoare (că nu aveau nevoie de ceva dedicat)

→ salvare spațiu pe chip (eliminăm hazarde de date la compilare)

- fără branch prediction (cât de mișcă cod de control pe GPU)

e mutat pe CPU, de aia s-a renunțat la el

- core simplificat: cache ↘


- mai multe thread-uri ⊕ decât core-uri

- file register (nu are overhead la context switch-uri) (să știe să sară la grupul de regiștri necesar)

⊕ unele thread-uri execută, altele aduc date în memorie (nu se pierde timp (+ să nu existe suprapuneri → paralelism cât mai mare) stând degeaba)

SIMD = single - instruction, multiple data

n = stream multiprocessor



FP : fused multiply add (FMA)

SFU = special function unit


ASC 4.IV.2024


- tipuri paralelism: nivel de bit (floating-point op.)
  instrucțiune (>1 instr./ciclu
  memorie (regruparea mai multe op. cu memoria și de calcul)
- flux
  - al SO
  - distribuit
- date / instrucțiuni

→ thread-uri; procese și CPU-uri multiple pe același mașină

→ rețea multe mașini conectate împreună

- clasificare sisteme de calcul: SISD, SIMD, MISD, MIMD





MIMD = comunicare P-P sau P-M

toate proc. participă la ac. program

mod programare: shared memory
distributed memory
(transfer de mesaje)

GPU = SIMT ← thread

- nu e nevoie de sincronizare la nivel de instrucțiune (le core-uri)
- MISD: aplicarea alg. diferiți pe aceleași date (arhitectură restrânsă) → mereu / evidență populației
- SIMD: mașini vectoriale

ASC 9.IV.2024

structura SIMD
- structuri adecvate prelucrării vectoriale
- VCmd: citește, interpretează și exec. instr. de control
  ramificație + reg. generale rapide
- P: sincronizată la nivel de instrucțiune;
  fiec. procesor → alt set de date (reg. locale)
- M: n module; conține instr de comandă și prelucrare + date

instr. asamblare: load A / load A[i]
sto A — memorare
add A[i] — adunare la acumulatori
mul A[i]
bcast i — broadcast la toate celulele
index[i] — linia la care am ajuns
difuzie scalară

inițializare index[i]=... ← index cu for:
exc i, const
ldm i, adr (mem[adr])
icnt i, const index += const
cpu i, j, adr (if index[i] < index[j] then jump adr)

if pe SIMD [mascare a activităților procesoarelor
nu în același etapă ca else

mascare P → activare P → mascare P → activare P

- se partiționare în memorii + acces paralel
- citire vectori la o singură instrucțiune

Înmulțire de matrice

```
for (i = 1; i <= n; i++)
    c_ik = 0  (k = 1, ...n)
    for (j = 1; j <= n; j++)
        c_ik = c_ik +
            + a_ij * b_jk  (k = 1, ...n)
```

```
for (i = 0; i < n; i++)
    for (j = 0; j < n; j++)
        for (k = 0; k < n; k++)
            c[i][j] += a[i][k] * b[k][j]
```

sărim de aici: în paralel pe fiec. proc.

fiec. proc: alg. liniar (mai lent) | își citește b-ul în paralel

același pt. toate

⇒ broadcast la celelalte proc.

la fiec. pas am nevoie de alt $a_{i,j}$

→ paralel pe linii; sec. pe celelalte

- b reprez. directă pe linii: load A[i]: citire eficientă i printr-un singur acces
- reprez. direct pe linii: coloane sunt incompatibile la același moment de timp

- reprezentare deplasată circular: acces paralel la liniile și coloanele matricii
= shuffling în rețeaua de comunicație (nu se citește numai de la ac. zonă de mem.)

saltări condiționale prin mascare

↳ permutare circulară pe linii (la stânga)

SIMD: sincronizări implicite după fiecare instrucțiune (toată durează la fel de mult) 11.IV.2024

- circuit crossbar: nu scalează + e scump
- rețele de comunicație: + în conectat la + out
  - 1 intrare poate fi conectată simultan la mai multe ieșiri (bcast)
  - 1 ieșire poate fi conectată la 1 singură intrare

concurență $\max(m, n)$

- GCN = generalised connection network
  - { rutare, viteză propagare Δt
  - complexitate (nC): nr. de comutatoare elementare utilizate în implementare

⇒ subrețele de comutare organizate ierarhic, pe mai multe niveluri: $k \simeq \log_2 n$ comutatoare
⇒ nC ↓ ; Δt ↑)

Între nivele ⇒ permutări de interconectare

tip crossbar axb acc n și b <<< n

- crossbar cu $n \cdot m$ comutatoare ($\Delta t = 1$)
  - = repet. 2 intrări / 1 ieșire
  - = com. directă
  - = $nC = n \cdot m$
  - = nu se pretează la VLSI
  - = nu se poate bcast
  - = inflexibil la dezv. ulterioară

1 switch închis pe linie și 1 închis pe coloană

- structura Beizer: rețea $n \times n$ cu 2 module $n/2 \times n/2$ și $4n$ module tip 2×2

  complex: $4n \log n - 2n$

desen?





- rețea Delta: n niveluri; a^n intrări, b^n ieșiri

  niv. $0 \Rightarrow a^{n-1}$

  niv. $i : a^{n-i} b^{i-1}$ / module tip axle

  crossbar-ul axelor și perm. de tip butterfly perfect

$\Rightarrow$ total: $a^n - b^n$

ASC 18.IV.2024

Arhitectura Cell ← SRAM


- local store memory : trebuie să încapă programul acolo (transfer pagină cu pagină
- arh. eterogenă de core-uri
- branch prediction
- unități de execuție defazate (→ hyperthreading)

PPE = power processor element

2 core-uri general purpose

Cell	GPU + CPU
- 1 procesor general	
- 1 core pt. calcule intense	- mai multe
- DDR, ierarhie cache	- DDR, ierarhie cache
- shared memory - multe registre	- multe registre
- SIMD	- SIMD

- ierarhie de memorii : bottleneck sist. de calcul
- mem. gap = dif. frecv. proc. și a memoriei >> principale



viteză mare ⟶ mică


cap. mică ⟵ mare

ASC 25.IV.2024

Cache

- set-asociative

adresă furnizată în program



+ bit validitate

nr. biți = $\log_2$ nr-seturi

- scriere [write-through (date consistente cache-mem.)
  write-back (doar în cache)

⊛ tag adresă = tag din cache → flush (nu așteptăm după miss) L2

penalizare mare la miss (x2) L1

(scrieri și citiri mai rapide)

⊛ scriere forțată când vrem

- protocoale de coerență
  - snooping
  - eventual consistency

date modif. în cache dar încă neactual. în mem.

la write-back → broadcast înainte să fie nevoie de date se întreabă celelalte nivele dacă le au (să nu se mai ajungă la mem. princ.)

Analiza performanței:

- profiling: perf (linux)
- tracing: investigare bug-uri de design
- hotspot: fct. ce merită a fi optimizate (durează foarte mult)


benchmark → performanță HW

load imbalance

ASC

9.V.2024

MIMD — sist. [multiprocesor / multicalculator
- shared memory
- distributed memory



MIMD = n FI & n FD

- toate proc. participă la același program
- protecție memorie — integritate date
  (cap. adresare proc < cap. mem.)
- sist. slab cuplat-ogl. descentralizate
- structură eterogenă
- proc. autonome ca sist. universal (previne degradarea performanțelor)
  ↓ preluare task-uri de la alte proc.
- scalabil la mărire

- modularitate: [expandabilitate (nr. proc. se modif. fără reconfig. sist.)
  [reconfigurabilitate — structurală (x)
  [arhitecturală (xx)

(x): refacere stare sistem prin distrib. structurală a funcțiilor (preluare task-uri de la alte proc.)

(xx): scalabilitate caract. de bază (distr. reg., lung. cuvânt, structură UAL)

- descompunerea algoritmilor [manual (concepție)
  [automat (limbaje de programare concurentă)

- planif. exec. task-uri + mapare pe structura de interconectare (sincronizare!)

- siguranță în funcționare [disponibilitate (cap. de a răsp. cererilor)
  [integritate (consist. stării date apar defecte)

! avantaje + dezavantaje SIMD și MIMD

ASC

21.V.2024

- single-system image: aplicații se rulează pe mai multe noduri dar blă impresia unui tot unitar → mapare adrese, sincronizare, comunicare

K_{map} = gestionează magistrala map bus și cererile pentru Cm-uri → nr. limitat per magistrală

cluster-uri de mai multe + K_{map}-uri și map bus-uri

fiabile ⇒ asigurarea paralelismului

→ conectare matricială de clustere

- componente K_{MAP}: K_{BUS}, P_{MP}, $Link$ (gestionare + supraveghere mesaje)

comandă toate tranzacțiile

P_{MP} - de mapare

Link-uri bază translatările de adresă

ASC

30.V.2024

- rețea comutabile → de tip poartă → crossbar (cel mai bun)
  - grad paralelism (cel mai sus)
  - la timp
- procesor-mem: generalised connection network
  - (mai multe input-uri și output-uri)
  - ierarhice
  - graf bipartit de conexiuni
  - două tip de conexiuni
- comutabare: simplex (1 sg. direcție)
  - duplex (în ambele direcții)
- crossbar: n "A", m "B" (a șpuri de ...)
  - ierarhic → $n \times m$ switch-uri paralele
    - $\min(n, m)$
    - complex: $m \times n$
    - UNITATE DE COMANDĂ
    - care nu sunt
    - grad paralelism
    - el → pret
    - nu salează deloc
    - complex.: $\frac{n(n-1)}{2}$ C_n^2
  - neierarhic (leagă procesoare)
    - SIMD
    - comunicare între ele
    - grad paralelism: $\frac{n}{2}$
- simplif. crossbar → trunchi-
  - m → linii
  - k → coloane
  - complex: $k(n+m)$
  - k - grad paralelism
  - ce nu se includ (+ conex între A și B)
- unit. de comandă: care distribuie com. are loc pe fiecare k
  - ! nu salează

rețeaua delta: interconectare pe nivele: A^n resurse cu B^n

- permutări elementare: cum se bagă eficient.
- mai scalabilă decât crossbar resursele

$m = 2^n$ perm.

$$\underbrace{\nabla_{2^n} \circ \nabla_{2^n} \circ \dots \circ \nabla_{2^n}}_{\text{de } n^4 \text{ ori}} \equiv \underbrace{(0, 1, 2, \dots, 2^n - 1)}_{\text{perm. identică}}$$

↳ indicii elem. ce se conectează

$\nabla_{2^n}(i) = (i+1) \bmod m$ — perm. circulare

$(i-1) \bmod m$

shuffle / reversed shuffle / butterfly

→ clusterizare resurse (mai multe grupuri)

$a_0 a_1 \dots a_{m-2} a_m$ biți

→ $a_m a_0 a_1 \dots a_{m-3} a_{m-2}$

→ $a_1 a_2 \dots a_{m-2} a_{m-1} a_0$

↳ perm. indici biți

eficiență per grup

- rețea serială:
  - scalabilă
  - ca mai ieftină
  - cel mai mare timp de propagare semnal

→ nr. intrări și nr. ieșiri să aibă același lățime de reprez. a nr. cu exponent

→ nr. nr. e mult mai mic decât a în cazul crossbar

→ dar nu e la fel de rapid

!!! atenție la interconectarea nivelelor

↳ crossbar mici în componență

cell: caract: eficacitate, 2 părți de program

SIMD

multe regiștri pe CPU, mem. rapidă (doar SPU)

aranjări / dezordonări cu GPU

benchmarking: măsurare perf. HW

- HPL → comparare procesor - mem sw.
- HPCC (mai multe nct. de benchmarking) → rețea (sist. interconectare)
- kernel: Livermore → pt. MIMD → clustere
- nucleus de matrice
- eval = apl. mi sine

sintetic: nu vreo bucată aplicație, testez o parte a altora echivalent pt. calcul $T_{exec.}$

- corectitudine programe paralele → sincronizări
- GPU, SIMD, scheduler (fără L3, mai reg, branch predictor etc.)
  - de ce nu e eficient pt. if-uri
  - elem. de sincron. dupa fire de execuție
  - GPU, cel (nu se poate sincr. toate accesă mem. de oriunde)
  - Complex. program

$O(n^2) \rightarrow O(n)$ → și HW

se așteaptă citirea


în mem: stocare pe coloane? (nu se poate la fel pe linii)

în paralel suma de matrice

timp / $O(n^2)$ ← proporțional cu

ad. la acum. propriu

=> pt. suma pe linii se transpune matricea
sau : org. date conform permutării circulare
(pt. ambele / cazuri)
! instr. de comandă crossbar-uri
să facă leg. corect
- localizare date (de schimbă la fiecare pas)
- taxonomia Flynn : % din program paralelizat
speed-up obținut proporțional cu
- tendința de multicore (MIMD) - de ce
- construcție
- MISD ??
- SIMD mai ieftin
decât MIMD
- cum funcționează cache-ul
(+ loc. spațială temporală)
dif. față de SIMD
în c/ situații sunt
avantajoare fiec.
dintre ele



write-through/
write back
prob. coerență

bit de dirty