Universitatea POLITEHNICA din București
Facultatea de Automatică și Calculatoare

Electronică digitală

Curs – Modulul 5

Porți logice cu tranzistoare bipolare

dr. ing. Răzvan Tătăroiu
razvan.tataroiu@upb.ro

2022-2023

Sumar

- Porți logice cu tranzistoare bipolare
  - generalități
- Tehnologii *obsolete* (nu se mai folosesc)
  - RTL
  - DTL
- Tehnologii *legacy* (nu se mai folosesc în proiecte noi)
  - TTL
- Tehnologii speciale (au utilizare foarte restrânsă)
  - ECL

Evoluția tehnologică – discuție

- Tehnologii “depășite” (*obsolete*)
  - există de foarte mult timp soluții mai avantajoase
- Tehnologii mature / “moștenite” (*legacy*)
  - există de mult timp soluții mai avantajoase
  - mai există instalații pentru a căror menținere în stare de funcționare se fabrică încă piese
  - (eventual) există proiecte după care încă se fabrică produse, dar în general piesele respective nu se mai utilizează în proiecte noi
  - (ex. TTL) pot influența tehnologii curente – prin cerința de compatibilitate cu tehnologia veche

Evoluția tehnologică – discuție

- Tehnologii curente
  - piesele sunt produse pe scară largă și se utilizează în proiecte noi
  - pentru porți logice, circuite digitale: **CMOS**
- De ce studiem tehnologii “depășite”?
  - pentru a înțelege principii generale, uneori mai ușor de explicat pe scheme mai simple / familiare
  - pentru a înțelege avantajele tehnologiilor curente
  - în cazul în care avem nevoie să reparăm sau să interfațăm un aparat vechi / o instalație existentă


Tehnologii bipolare


- Clasice
  în ordine istorică (simplu -> performant):
  - *Resistor-Transistor Logic* (RTL)
  - *Diode-Transistor Logic* (DTL)
  - *Transistor-Transistor Logic* (TTL)

- de înaltă performanță
  - *Emitter-Coupled Logic* (ECL)

Tehnologia RTL (1)

- cea mai simplă
- exemplu minimal: inversor digital (poartă NOT)
  - pentru v_i mic: T blocat => $v_o = V_{CC}$
  - T se deschide pentru $v_i > V_{BE} \approx 0{,}6$ V






$$V_{IL} = V_{BE}$$

$$V_{IH} = V_{BE} + \frac{V_{CC}}{\beta}\frac{R_B}{R_C}$$

(vezi cursul privind tranzistorul bipolar)

Tehnologia RTL (2)

- Dezavantaj imediat:
  marginea de zgomot *low* foarte mică (< 0,6 V)
  - rezolvare: mărirea V_{IL} (și a V_{IH})
  - T se deschide când tensiunea divizată atinge V_{BE}




$$V_{IL}\frac{R_{B0}}{R_{B1}+R_{B0}}=V_{BE}$$

$$V_{IL}=V_{BE}\left(1+\frac{R_{B1}}{R_{B0}}\right)$$

Tehnologia RTL (3)

- schemă practică (exemplu cu 2 intrări)
  - funcție NOR (suficient să aplicăm tensiune mare pe orice intrare pentru a deschide T, ducând ieșirea în 0)
  - V_{IL} și V_{IH} se calculează cu celelalte intrări în stare *low* (legate la masă)




$$V_{IL} = V_{BE}\left(1 + \frac{R_{B1}}{R_{B0} \| R_{B2}}\right)$$

Se dimensionează corespunzător rezistențele pentru a obține un V_{IL} rezonabil (de ordinul 1...2 V).

Tehnologia RTL (4)

- dezavantaj la interconectare:
  - nivelul high depinde puternic de curentul consumat din ieșire – se degradează la conectarea mai multor intrări – nu mai poate asigura marginea de zgomot *high*



$$V_{OH} = V_{CC} - i_o R_C$$

$$\Delta V_{OH} \approx -V_{CC} \frac{R_C}{R_C + R_{B1} \| \ldots \| R_{Bn}}$$

$$\Delta V_{OH} \approx -n V_{CC} \frac{R_C}{R_B}$$


RTL – Dezavantaje

- *fan-out* foarte limitat (o ieșire nu poate comanda mai mult de ~ 5 intrări în paralel)
- *fan-in* foarte limitat (nu sunt practice porți cu mai mult de 2-3 intrări – datorită divizorului format)
- nivele logice incerte
  - zonă de tranziție relativ largă
  - nivelul *high* dependent de sarcină
- comutație foarte lentă
  - în special *low->high*, la blocarea tranzistorului

Tehnologia DTL (1)

- *Diode-Transistor Logic*
- structură similară cu RTL pe ieșire
  - T cu sarcină rezistivă în colector
- structură cu diode pe intrare
  - față de RTL are sens invers al curentului de intrare
  - curentul **iese** din intrare
  - în ideea de a fi "compatibilă" cu ieșirea, care poate absorbi curent (T saturat, ieșire "forțată" la masă) dar nu poate furniza curent fără degradarea nivelului *high*


Tehnologia DTL (2)



Schemă tip *Diode-Transistor Logic* (DTL)

OBS.: Curentul poate doar **ieși** din intrări (spre stânga)

Tehnologia DTL (3)




Intrări lăsate în gol (nerecomandat în general)
sau legate la tensiuni mari (apropiate de V_{CC}) :

=> diodele din stânga sunt **blocate**

=> diodele din dreapta și tranzistorul sunt **deschise**

* rezistențele sunt alese a.î. T să fie **puternic saturat**
(ieșirea este “ferm” legată la masă prin T)


Tehnologia DTL (4)



Diodele din dreapta și tranzistorul sunt **deschise**
* fiecare prezintă câte o cădere de tensiune de ≈ 0,6 V
* în total ≈ 1,8 V.

Imaginăm că tensiunea de intrare începe să scadă.
Pentru a deschide dioda corespunzătoare din stânga,
ea trebuie să scadă sub ≈ 1,2 V.


Tehnologia DTL (5)



În momentul în care tensiunea de intrare a scăzut sub ≈ 1,2 V dioda din stânga s-a deschis, trăgând în jos punctul median (terminalul de jos al lui R_B).


Astfel, diodele din dreapta și tranzistorul nu mai au suficientă tensiune pentru a rămâne deschise și se blochează.

Tehnologia DTL (6)



Curentul prin R_B **a comutat** dinspre tranzistor spre intrare.

Tehnologia DTL (7)




Ridicând din nou intrările, curentul prin R_B comută spre tranzistor și îl saturează.


Apare curent și prin colectorul tranzistorului.

Tehnologia DTL (8)

- Comutarea curentului între intrare și baza tranzistorului prin intermediul diodelor realizează o caracteristică de transfer foarte abruptă a porții (V_{IH} este cu ~ 100 mV peste V_{IL}, diferență dată de erorile de aproximație pt. diode).
- Practic avem un prag logic la $V_{BE} + V_D \approx 1{,}2$ V
  - ajustabil introducând mai multe diode în serie



Tehnologia DTL (9)



Conectarea intrărilor pe ieșire nu degradează semnificativ nivelul logic *low*, câtă vreme tranzistorul nu iese din saturație.

Pe nivelul *high* intrările nu consumă curent, deci nu se pune problema degradării nivelului.

DTL – Concluzii

- în continuare *fan-out* limitat
  - se va degrada nivelul *low* dacă T iese din saturație
- dar *fan-in* mărit (se pot realiza porți cu număr mare de intrări – diodele nu formează divizor ca rezistențele la RTL)
- în continuare comutație foarte lentă
  - în special *low->high*, la blocarea tranzistorului
- tehnologia DTL preferă porți NAND
  - când toate intrările sunt *high* diodele asociate sunt blocate, T este deschis deci ieșirea este *low*
  - orice intrare coboară suficient, deschide dioda asociată și blochează T, ducând ieșirea în *high*.

TTL – Puncte principale

- etaj de ieșire nou, rezolvă problemele DTL:
  - comutație rapidă, activă în ambele sensuri – ieșire *push-pull*, cu 2 tranzistoare comandate în antifază
  - *fan-out* mare – capabile să furnizeze / absoarbă curenți mari pe ieșire
- etaj de intrare nou
  - mici optimizări
- familie de circuite relativ performante
  - față de DTL, RTL
  - pot comuta în < 10 ns


Etajul de intrare TTL (1)

- Idee: înlocuirea structurii de intrare cu diode de la DTL cu un tranzistor echivalent: ***Transistor**-Transistor Logic*
- OBS.: deși tranzistorul poate fi descris formal făcând referire la regiunile de funcționare (regiunea activă **inversă**, saturație), **în această configurație** foarte particulară este mai util să îl privim ca pe un simplu ansamblu de diode echivalent cu structura DTL




Etajul de intrare TTL (2)

- Generalizare pentru mai multe intrări:
  – tranzistor multi-emitor (modelat pentru început tot prin structura cu diode echivalentă)
- OBS.: este o îmbunătățire incrementală, nu radicală
  – suprafață ocupată mai mică, comutație mai rapidă (se va constata aplicând modelul corespunzător al tranzistorului)




Etajul de ieșire TTL (1)

- comutare activă (**rapidă**) în ambele sensuri
- două tranzistoare deschise în contratimp (etaj *push-pull*)




Etajul de ieșire TTL (2)


- tranzistoarele trebuie comandate în contratimp (în antifază) pentru a evita un scurt-circuit
  - trebuie evitată deschiderea lor simultană



ieșire *high*



ieșire *low*




scurt-circuit
situație de evitat!

Etajul de ieșire TTL (3)

- este necesar un etaj intermediar (*pre-driver*) care să asigure comanda în antifază a tranzistoarelor de ieșire
- acesta va fi implementat cu un tranzistor în configurație similară conexiunii **sarcină distribuită** (care oferă două ieșiri în antifază), dar va funcționa în regim de comutație


Etajul de ieșire TTL (4)



Idee inițială:

adăugăm un etaj tip "sarcină distribuită" format din T_1, R_C, R_E


Etajul de ieșire TTL (5)



Pentru intrare *low*
(baza lui T_1 trasă spre masă):

* T_1 este blocat
* R_E trage baza lui T_3 spre masă
  => T_3 este blocat
* R_C trage baza lui T_2 spre V_{CC}
  => T_2 este deschis
* T_2 trage ieșirea spre V_{CC}

Etajul de ieșire TTL (6)




Pentru intrare *high*
(în baza lui T_1 intră curent):

* T_1 se deschide și introduce curent în baza lui T_3

=> T_3 trage ieșirea în jos

* tensiunea pe colectorul lui T_1 scade datorită curentului prin R_C
* până unde poate coborî ?
  – până imediat deasupra emitorului

Etajul de ieșire TTL (7)




* prin proiectarea schemei se asigură că T_1 se saturează, adică $V_{C1} \approx V_{E1}$.

* dar $V_{C1} \equiv V_{B2}$ și $V_{E1} \equiv V_{B3}$ deci T_2 are ≈ 0,6 V pe bază.

* schema nu poate asigura că T_2 este blocat când tensiunea de ieșire este apropiată de zero!


Etajul de ieșire TTL (8)



* deficiența se rezolvă adăugând o diodă în serie cu calea de comandă a lui T_2 (fie în bază, fie în emitor).

* T_2 are acum nevoie de 1,2 V pentru a se deschide, ceea ce asigură că în starea low a ieșirii el va fi ferm blocat.

Etajul de ieșire TTL (9)




* schema astfel modificată asigură că T_2 și T_3 nu conduc simultan câtă vreme T_1 comută între blocare și saturație.


* dacă T_1 intră în RAN (în timpul unui regim tranzitoriu sau când se aplică o tensiune invalidă pe intrarea porții) T_2 și T_3 pot conduce simultan

=> s-a introdus R_{C2} pentru a limita curentul în astfel de situații

Poarta TTL standard



Toate intrările *high*




* joncțiunile B-E ale T_i sunt blocate, dar dioda sa B-C este deschisă (T_i este în **regiunea activă inversă** => va exista un curent de intrare, față de DTL unde acesta e neglijabil)

* curentul prin T_i deschide T_1 și mai departe T_3

* saturarea T_1 blochează T_2

* ieșirea este în stare *low*

Oricare intrare *low*




* joncțiunea B-E a T_i din dreptul intrării se deschide. T_i intră momentan în RAN, până golește în foarte scurt timp sarcina stocată în T_1, conducând la blocarea sa. T_i este tehnic saturat, dar la curent zero prin colector.

* blocarea T_1 duce la
  – blocarea lui T_3
  – deschiderea lui T_2

* ieșirea este în stare *high*

* OBS: funcție logică **NAND**

Nivelul logic *high* pe ieșire



* nivelul *high* la TTL **nu** este egal cu tensiunea de alimentare

* nivelul *low* este ≈ 0.

$$V_{OH} \approx V_{CC} - V_{BE} - V_D$$

TTL standard – sumar

- tensiune de alimentare fixă: 5 V continuu
- nivele logice tipice: V_{OL} = 0,2 V; V_{OH} = 3,4 V
  - limite (la I_o maxim): V_{OLmax} = 0,4 V; V_{OHmin} = 2,4 V
  - la intrare: V_{ILmax} = 0,8 V; V_{IHmin} = 2 V
  - margini de zgomot minime: 0,4 V
- timpi de propagare medii: ≈ 10 ns
- curent de alimentare mediu: ≈ 2 mA per poartă
- *fan-out*: 10

Variante tehnologice (1)

- Standard – seria 7400
- *High Speed* – seria 74H00
  - timpi de propagare mai mici
  - curent de alimentare mai mare
- *Low Power* – seria 74L00
  - curent de alimentare mai mic
  - timp de propagare mai mare
- OBS: compromis viteză-consum
- nu se mai folosesc
  – înlocuite de mult timp cu variante Schottky

Variante tehnologice (2)

- Schottky – seria 74S00
  - utilizează diode Schottky bază-colector => elimină timpii de stocare prin evitarea saturării tranzistoarelor
  - foarte rapid: ~ 3 ns
  - consum: ~ 4 mA per poartă
- *Low Power* Schottky – seria 74LS00
  - consum mic: în medie 0,4 mA per poartă
  - timp de propagare comparabil cu TTL standard
  - compromis rezonabil => folosit pe scară largă în trecut (acum înlocuite cu CMOS)

Variante tehnologice (3)

- *Advanced* Schottky (74AS) și
- *Advanced Low Power* Schottky (74ALS)
  - evoluție tehnologică
    - schemă îmbunătățită
    - proces de fabricație – capacități parazite interne reduse
  - mai rapide **și** cu consum mai mic decât S / LS
  - utilizate în aplicații de înaltă performanță (1990)

(foarte multe) detalii, de curiozitate:

http://www.ti.com/lit/an/sdaa010/sdaa010.pdf


ECL – generalități

- *Emitter-Coupled Logic*
- schemă, principii de funcționare și caracteristici particulare (profund diferite de ale altor familii logice)
- optimizate pentru viteză
  - timp de propagare de 1 ns în 1960
- utilizate doar în aplicații speciale
  - foarte înaltă performanță
  - consum energetic mare
  - nivele logice incompatibile cu alte tipuri de circuite
- încă utilizate; scheme similare în CMOS

ECL – principii

- ECL reprezintă stările logice prin comutarea curentului între două tranzistorare în conexiune de etaj diferențial
  - comutare între blocare și RAN
    - niciodată saturație => se evită timpul de stocare
- la ieșire folosește repetoare pe emitor în RAN
  - în loc de etaj push-pull
  - ieșirea nu “trage” spre Vcc sau masă, ci produce nivele logice de tensiuni intermediare, apropiate
- schema simetrică are consum aprox. constant
  - produce mai puțin zgomot

ECL – schemă simplificată



ECL – sumar funcționare

- toate intrările *low*:
  - toate T_1 blocate, curentul prin R_E trece prin T_2
  - și prin R_{C2}, coborând tensiunea din colectorul lui T_2
  - care este repetată de T_4 pe ieșire => *low*
- oricare intrare *high*:
  - T_1 corespunzător deschis, preia curentul prin R_E
  - T_2 se blochează, R_{C2} trage colectorul lui la V_{CC}
  - T_4 repetă acest nivel ridicat => ieșire *high*
- OBS: ieșiri în antifază (complementare) OR, NOR