Universitatea POLITEHNICA din București
Facultatea de Automatică și Calculatoare

Electronică digitală

Curs – Modulul 7

Porți logice CMOS – structură și caracteristici statice

dr. ing. Răzvan Tătăroiu
razvan.tataroiu@upb.ro

2022-2023


Sumar

- Porți logice CMOS
  - structură
  - principii de funcționare
  - proprietăți electrice
  - comportament în regim static

Ne amintim


- Tranzistoarele realizate în tehnologie metal-oxid-semiconductor (MOS)
  - sunt tranzistoare cu efect de câmp *Field-Effect Transistor* (FET)
    - nu au curent static de intrare deoarece au poarta izolată
    - aplicarea unei tensiuni de polaritate corespunzătoare între **poartă** și **sursă** determină apariția unui **canal de conducție** între **drenă** și **sursă**
    - rezistența canalului scade pe măsură ce crește tensiunea de comandă
  - se pot fabrica MOSFET-uri cu canal de tip n (NMOS) sau p (PMOS)

MOSFET – structură






tensiunea pozitivă aplicată pe poartă (față de sursă) atrage purtători negativi, formând un canal tip n







tensiunea negativă aplicată pe poartă (față de sursă) atrage purtători pozitivi, formând un canal tip p

MOSFET – simboluri










standard

simplificate









Tehnologia CMOS

- *Complementary Metal-Oxide-Semiconductor*

- permite realizarea de structuri **complementare**
  - conțin și tranzistoare tip **n**, și tip **p**
  - cu proprietăți electrice similare
  - în fabricație monolitică (pe același circuit integrat)


Considerații constructive





- **NMOS** se fabrică pe substrat tip **p**
- **PMOS** se fabrică pe substrat tip **n**
- Cum se poate fabrica o structură integrată monolitică?


Circuit integrat CMOS



Substrat local (insulă, “puț”)
de tip n (*n-well*)

OBS.
Atât în substratul principal cât și în insula tip *n* se pot fabrica mai multe tranzistoare de tip *n* respectiv *p*.
Cum se asigură **izolarea** între tranzistoare?


Polarizarea substratului




Izolarea între tranzistoare, respectiv între substrat și insulele tip n, se asigură prin **polarizarea** corespunzătoare, astfel încât **toate diodele parazite** formate să fie **blocate:**

* substratul ***p*** se leagă la potențialul **minim** (la masă)
* insulele ***n*** se leagă la potențialul **maxim** (la tensiunea de alimentare pozitivă)

Evidențierea diodelor parazite






Comentarii

* Toate diodele sunt blocate.


* Între oricare două surse/drene se asigură izolarea în ceea ce privește joncțiunile parazite.
  Ele pot fi bineînțeles conectate intenționat.



Precauții

* dacă circuitul integrat se alimentează invers, sau
* dacă se aplică pe un terminal o tensiune în afara domeniului de alimentare (sub V_{SS} / masă sau peste V_{DD})


=> se va deschide o diodă parazită, rezultând de obicei un curent excesiv și distrugerea circuitului integrat.




Inversorul CMOS


- inversor digital = poartă NOT
  - a nu se confunda cu inversorul analogic
- cea mai simplă **structură complementară**
  - un tranzistor cu canal **n**
  - un tranzistor cu canal **p**
- *Complementary Metal-Oxide-Semiconductor*

Inversorul CMOS – structură






schemă cu simboluri standard
și evidențierea diodelor parazite



schemă
simplificată


Inversorul CMOS – intrare

tensiunea de comandă
pentru tranzistorul *p*
egală cu $V_{DD} - v_i$




tensiunea de comandă
pentru tranzistorul *n*
egală cu v_i

Inversorul CMOS – intrare la masă




stare *low* pe intrare => T_p deschis, T_n blocat => *high* pe ieșire


Inversorul CMOS – intrare la V_{DD}



stare *high* pe intrare => T_n deschis, T_p blocat => *low* pe ieșire


Sumar funcționare






OBS.: NMOS este activ cu comandă *high*
PMOS este activ cu comandă *low*


Sumar funcționare – stări logice



Simboluri simplificate utilizate în schemele digitale
* NMOS activ cu intrare high, PMOS activ cu intrare low

Sumar funcționare – tabel





v_i	T_n	T_p	v_o	Comentarii
L	off	on	H	T_p trage ieșirea spre V_{DD}
H	on	off	L	T_n trage ieșirea spre masă

Observații

- când intrarea este 0 sau V_{DD} (sau foarte apropiată de 0 sau V_{DD}) unul din tranzistoare este întotdeauna blocat, rezultând că:
  - tensiunea de ieșire este V_{DD} sau 0
    (dacă nu se consumă curent din ieșire)
  - curentul de alimentare este zero
    (dacă nu se consumă curent din ieșire)


- curentul de intrare este zero
  - intrările CMOS nu consumă curent din ieșiri

Observații – intrare neideală

- când tensiunea de intrarea se află între 0 și V_{DD}
  (depărtată de aceste valori cel puțin
  cu tensiunea de prag a tranzistoarelor)
  ambele tranzistoare sunt deschise:
  - tensiunea de ieșire este între V_{DD} și 0
    reprezentare grafică – caracteristică de transfer
  - curentul de alimentare nu mai este zero
    reprezentare grafică – caracteristică de alimentare

- curentul de intrare este în continuare zero
  - în regim static. Intrarea are caracter capacitiv.

Caracteristica de transfer; alimentare



Cu cât v_i crește:


T_n conduce mai puternic

T_p conduce mai slab

=> ieșirea coboară

V_{thn} = tensiune de prag pentru T_n

V_{thp} = tensiune de prag pentru T_p



Observații și comentarii (1)

- Ecuațiile curbelor se deduc pe baza ecuațiilor MOSFET-ului prezentate în cursul anterior
  - forma exactă nu face obiectul cursului
  - interesează descrierea calitativă
- Se disting următoarele regiuni
  - nivele logice: $v_i < V_{thn}$ respectiv $v_i > V_{DD} – V_{thp}$
    - un tranzistor deschis, celălalt blocat
    - tensiune de ieșire constantă, curent de alimentare zero
  - zonă de tranziție: $V_{thn} < v_i < V_{DD} – V_{thp}$
    - ambele tranzistoare deschise
    - curent de alimentare maxim pentru $v_i = \alpha V_{DD}$

Observații și comentarii (2)

- Chiar și când v_i depășește puțin V_{th} (un tranzistor este deschis puternic, celălalt slab) putem încă vorbi de un nivel logic (tensiunea de ieșire nu a variat mult)
  - se pot calcula V_{IL} și V_{IH} când panta graficului este de -45°; în practică însă aceste puncte sunt supuse fluctuațiilor de fabricație / condițiilor de funcționare
  - inversoarele CMOS ating în general margini de zgomot de 30 ... 40 % din tensiunea de alimentare (ex. de specificații: $V_{IL} = 0{,}3\ V_{DD}$; $V_{IH} = 0{,}7\ V_{DD}$)
    - ideal 50% => performanță bună

Observații și comentarii (3)

- Curentul de alimentare este maxim pentru $v_i = \alpha V_{DD}$
  - condițiile (ideale) de complementaritate (**C**MOS)
    - $V_{thn} = V_{thp}$ (tensiuni de prag egale)
    - $k_n = k_p$ (coeficienți egali în ecuația curentului de drenă)

$$\frac{I_D}{V_{DS}} = \mu C_{ox} \frac{W}{L} \left(V_{GS} - V_{th} \right) = k \left(V_{GS} - V_{th} \right)$$


  - rezultă $\alpha = 0{,}5$ (comportament simetric)
  - rezultă de asemenea $v_o(V_{DD} / 2) = V_{DD} / 2$
    - prag logic la jumătatea tensiunii de alimentare
    - când ambele tranzistoare conduc la fel de bine

Condițiile de complementaritate

- Egalitatea tensiunilor de prag se asigură prin procesul de fabricație (implantare ionică)
- Egalitatea coeficienților de conductanță se asigură prin proiectare geometrică
  - deoarece golurile sunt mai puțin mobile decât electronii, tranzistoarele *p* se proiectează mai late

$$\mu_n C_{ox} \frac{W_n}{L} = \mu_p C_{ox} \frac{W_p}{L}$$

$$\rightarrow \quad \frac{W_p}{W_n} = \frac{\mu_n}{\mu_p}$$



vedere de sus
a circuitului integrat

Observație – alimentare

- Spre deosebire de circuitele digitale bipolare, circuitele CMOS pot funcționa pe un domeniu larg al tensiunii de alimentare
  - caracteristica de transfer se "scalează" automat
    - prag logic la V_{DD} / 2
    - margini de zgomot – procent din V_{DD}
  - tensiune minimă de funcționare este dată de
    - tensiunea de prag la care se deschid tranzistoarele
  - tensiunea maximă de funcționare este dată de
    - tensiunea de străpungere a tranzistoarelor blocate, dependentă de procesul de fabricație – în particular tranzistoarele mai mici se străpung mai ușor


Observație – realizare practică


- Structurile CMOS se realizează exclusiv sub formă integrată pentru a putea asigura cu bună aproximație condițiile de complementaritate
- Încercând să formăm circuite CMOS discrete (din piese individuale) riscăm să:
  - nu putem asigura simetria caracteristicilor
  - obținem variații mari de la un exemplar la altul
  - distrugem piesele prin supracurent – deoarece tranzistoarele MOS discrete sunt de obicei proiectate să funcționeze la curenți mari (au W foarte mare), pe când cele din porțile logice au W mic (rezistență echivalentă mare) în ideea de a nu produce scurt-circuit când conduc simultan

Caracteristica de ieșire (1)


- Nivelele logice la ieșire sunt 0 și V_{DD}
  când nu se consumă curent din ieșire
  (de ex. când la ieșire sunt legate intrări CMOS)
- Când pe ieșire se conectează o sarcină rezistivă, aceasta formează divizor de tensiune cu rezistența echivalentă a tranzistorului MOS din partea opusă:
  - rezistență între ieșire și masă => scade V_{OH}
  - rezistență între V_{DD} și ieșire => crește V_{OL}

Caracteristica de ieșire (2)





$$\Delta v_o \approx V_{DD} \frac{r_{DS(on)}}{R_S}$$




Producătorii de circuite integrate specifică o valoare maximă tolerată a curentului de ieșire, spre exemplu când tensiunea a variat cu 10% din V_{DD}.


Comentarii

- Dacă ieșirea CMOS comandă doar intrări CMOS, curentul static este practic zero
- Când poate pune probleme curentul de ieșire?
  - când interfațăm circuite cu tranzistoare bipolare
    - porți TTL
    - *drivere* de putere
  - dacă folosim o ieșire digitală pt. a aprinde un LED
  - în regim dinamic (în timpul comutației)
    => interacțiune a rezistenței echivalente de ieșire cu capacitatea de intrare => limitare de *fan-out*

Exemple de sarcini rezistive (1)




crește V_{OL}



scade V_{OH}


Exemple de sarcini rezistive (2)



circuit integrat CMOS

LED

circuit integrat CMOS



Soluție:
buffer / poartă dedicată

crește V_{OL}

T_n deschis

(ar trebui să fie blocat, dar V_{OL} a ajuns > V_{thn})

Alte porți logice CMOS


- CMOS are caracter natural de **inversor**
  - NMOS se deschide pentru intrare înaltă, dar trage ieșirea în jos
  - PMOS se deschide pentru intrare joasă, dar trage ieșirea în sus
- Dacă în loc de un NMOS și un PMOS am introduce structuri complexe?
  - combinații serie-paralel => **N**AND, **N**OR
  - vezi cursul introductiv – comutatoare serie/paralel – în cea mai simplă aproximație MOSFET-urile se pot modela drept comutatoare


Porți CMOS cu multiple intrări

- Cerințe principale:
  structura cu NMOS, respectiv cea cu PMOS
  - nu trebuie să conducă simultan
    (pentru a nu produce scurt-circuit)
  - trebuie să conducă alternativ
    (să tragă ieșirea fie spre V_{DD}, fie spre masă –
    să nu o “lase în aer”, în așa-numita stare **Z**,
    de mare impedanță)

- Cerințele sunt respectate de așa-numitele structuri duale (una serie => cealaltă paralel)

Porți CMOS tip NAND, NOR





NAND – T_{n1} și T_{n2} în serie:
trebuie să se deschidă simultan pentru a duce ieșirea în stare low, situație în care nici T_{p1} nici T_{p2} nu se opun (sunt ambele blocate)


NOR – T_{n1} și T_{n2} în paralel:
este suficient să se deschidă unul pentru a duce ieșirea în stare low, situație în care structura PMOS nu se opune (cel puțin un T_p e blocat)

Comportamentul porților NAND/NOR

- Nu se mai poate asigura comportament simetric ca în cazul porții NOT în toate situațiile
  - marginile de zgomot vor fi mai mici
- Soluție:
  - *buffere* de intrare
  - *buffere* de ieșire – necesare oricum din considerente de regim dinamic
    - capacitățile parazite dinăuntrul circuitului integrat sunt în general mult mai mici decât cele din exteriorul său
    - trebuie porți **mari** pe ieșire pentru a putea încărca / descărca repede capacitățile exterioare

Circuit integrat digital CMOS

Structură generală



Exemplu

Circuit integrat simplu, implementând o poartă AND (ex.: 74HC08)

$$\overline{a\,b} = \bar{a} + \bar{b}$$

