Universitatea POLITEHNICA din București
Facultatea de Automatică și Calculatoare

# Electronică digitală

Curs – Modulul 8

## Porți logice CMOS – proprietăți dinamice

dr. ing. Răzvan Tătăroiu
razvan.tataroiu@upb.ro


2022-2023

# Sumar

- Comutația circuitelor CMOS
  - viteza de comutație (timpii de comutație)
    - factori ce o influențează
  - curentul de intrare
  - curentul de alimentare
    - instantaneu
    - mediu
- Considerații privind relația viteză – consum


# Ne amintim (1)

- Structuri CMOS
  - bloc NMOS
    - tranzistoare deschise pentru intrări high
    - trag ieșirea în jos – spre stare low
  - bloc PMOS
    - tranzistoare deschise pentru intrări low
    - trag ieșirea în sus – spre stare high
  - blocurile sunt complementare
    - funcționează în contratimp
    - au proprietăți electrice similare



# Ne amintim (2)

- Structuri CMOS
  - bloc NMOS
    - tranzistoare deschise pentru intrări high
    - trag ieșirea în jos – spre stare low
  - bloc PMOS
    - tranzistoare deschise pentru intrări low
    - trag ieșirea în sus – spre stare high
  - blocurile sunt complementare
    - funcționează în contratimp
    - au proprietăți electrice similare




# Sumar – intări, ieșiri CMOS


- **Intrarea** are caracter **capacitiv**
  - porțile tranzistoarelor MOS sunt izolate de canale
- **Ieșirea** are caracter **rezistiv**
  - vezi ecuațiile tranzistorului MOS
  - aproximație: rezistență pentru $V_{DS}$ mic
  - aproximație: sursă de curent pentru $V_{DS}$ mare
  - între – parabolă


# Considerații privind comutarea

- O ieșire CMOS este de obicei legată la una sau mai multe intrări CMOS => va vedea o sarcină capacitivă
  - chiar dacă ieșirea este în gol, va vedea capacitatea osciloscopului cu care o măsurăm, respectiv propria capacitate parazită
- Structura formată are caracterul unui circuit RC
  - formele de undă arată similar, dar nu identic
    - rezistența și capacitatea echivalente nu sunt constante


# Simulări – comparație



# Comentarii





* curbele sunt foarte asemănătoare
* CMOS comută mai lent la început
(tranzistor MOS în saturație – $V_{DS}$ mare – aprox. curent constant
=> condensatorul se încarcă aprox. linear în timp)
* spre sfârșit CMOS și RC comută la fel
(tranzistor MOS în zona liniară – $V_{DS}$ mic – aprox. rezistență constantă)

# Observații privind simetria

- la RC comutația este întotdeauna simetrică
- la CMOS simetria este asigurată de faptul că tranzistorul NMOS și cel PMOS au rezistențe echivalente egale (sunt complementare)
  - valabil doar cu aproximație
  - în analiza circuitelor se va lua în considerare cazul cel mai defavorabil


- ce se întâmplă cu o poartă NAND sau NOR ?

# Exemplu – NAND




* ieșirea este asimetrică ($T_p$ în paralel, $T_n$ în serie)
* se poate asigura simetria ?

# Comutația NAND versus NOT





* comutarea este asimetrică dacă tranzistoarele sunt dimensionate ca la o poartă NOT (graficul de mai sus)

* se poate obține comutare simetrică dacă NMOS-urile se dimensionează de două ori mai late (pentru a echivala în serie rezistența unuia singur) – dar nu va rămâne simetrică dacă ambele intrări comută împreună

* aceeași observație ca în cursul trecut – problema se evită cu *buffere* tip NOT

# Ne reamintim




constanta de timp a circuitului RC

$$\tau = RC$$

**duratele fronturilor**
(timpul de creștere și cel de cădere)
– parcurgerea a 90% din amplitudinea comutației:

$$t_{cr} = t_{cd} = \tau \ln 10 \approx 2{,}3\,\tau$$

**întârzierile**
(timpii de propagare)
– până la 50% din ampl. comutației (CMOS are prag logic la $V_{DD}/2$):

$$t_{pLH} = t_{pHL} = \tau \ln 2 \approx 0{,}69\,\tau$$


**viteză de comutație mare <=> timpi scurți <=> RC mic**

# Viteza de comutație – factori (1)

- din teoria tranzistorului MOS
  - R este invers proporțional cu raportul W / L
  - C este proporțional cu produsul W * L

$$\frac{1}{R} = \mu C_{ox} \frac{W}{L} \left( V_{DD} - V_{th} \right)$$

$$C = C_{ox} W L$$



# Viteza de comutație – factori (2)

- L se alege de obicei egal cu dimensiunea minimă permisă de procesul de fabricație

- W se alege și el cât mai mic (pentru ca porțile logice să ocupe suprafață cât mai mică) dar
  - $W_p > W_n$ astfel încât să asigure rezistențe egale
  - porțile ce trebuie să asigure curent de ieșire mare vor fi fabricate cu tranzistoare mari (W crescut)

# Viteza de comutație – factori (3)

$$\frac{1}{R} = \mu C_{ox} \frac{W}{L} (V_{DD} - V_{th})$$

$$C = C_{ox} W L$$


} pentru un tranzistor

$$\tau = k RC = k \frac{L^2}{\mu (V_{DD} - V_{th})}$$

} pentru o ieșire de poartă ce comandă intrările altor porți

câte intrări MOS echivalente apar în paralel pe ieșire
= nr. de porți logice * nr. de tranzistoare per poartă
și ajustat ținând cont de faptul că $W_p > W_n$

# Viteza de comutație – factori (4)



# Dimensiunea minimă a procesului

- R ~ L / W
- C ~ L * W

$$\tau = k \frac{L^2}{\mu (V_{DD} - V_{th})}$$

- micșorând proporțional toate dimensiunile unui circuit integrat (scalare geometrică):
  - R rămâne constant
  - C scade pătratic
  - viteza de comutație crește în practică mai puțin decât pătratic deoarece trebuie scăzută și tensiunea de alimentare pentru a nu străpunge tranzistoarele mai mici

# Miniaturizarea

- Procesele de fabricație CMOS au fost în mod continuu și sunt în continuare supuse eforturilor de miniaturizare (de la ~ 10 μm la < 10 nm)
  - *Keywords: Moore's Law*
- Beneficiu – performanță crescută, prin:
  - reducerea timpilor de comutație
    - sau reducerea consumului energetic pentru o viteză de comutație dată (discutat în continuare)
  - paralelizare
    - sporirea funcționalității implementate într-o suprafață dată a circuitului integrat

# Tensiunea de alimentare

- crescând $V_{DD}$:

$$\tau = k \frac{L^2}{\mu (V_{DD} - V_{th})}$$

  - tranzistoarele MOS conduc mai puternic => scade produsul RC => porțile comută mai repede
  - dezavantaj: crește curentul de alimentare consumat în timpul comutațiilor
- CMOS poate funcționa într-un domeniu relativ larg al tensiunii de alimentare
  - tensiune minimă – limitată de pragurile de deschidere ale tranzistoarelor ($V_{th}$)
  - tensiune maximă – limitată de străpungere

# *Fan-out-ul*

$$\tau = k \frac{L^2}{\mu \left( V_{DD} - V_{th} \right)}$$

- când pe o ieșire se conectează mai multe intrări, capacitatea parazită crește => comută mai lent
- circuitele digitale cu cerințe de performanță ridicate se proiectează ținând cont de *fan-out*:
  - fie prin limitarea sa directă – restructurând schema sau introducând porți intermediare
  - fie prin introducerea de *buffere* (porți realizate cu tranzistoare late – având rezistență mică) capabile să încarce / descarce rapid capacitățile mari


# Curentul de intrare

- Intrările CMOS nu consumă curent:
  - în regim static, cu condiția ca tensiunea să nu depășească intervalul (0, $V_{DD}$)
- În regim dinamic intrările CMOS consumă curent – având **caracter capacitiv**.
  - intrările consumă curent doar în timpul comutațiilor

# Curentul de intrare – sumar

- Curentul capacitiv
  (în general, și în particular la CMOS):
  - are media zero
    - capacitatea se încarcă, respectiv se descarcă în timpul comutațiilor; sarcina totală transferată pe termen lung e 0
    - dar media modulului / media pătratică sunt nenule
  - amplitudinea sa crește cu tensiunea
    - se referă la amplitudinea de tensiune a comutației, egală la CMOS cu tensiunea de alimentare
  - valoarea sa eficace crește cu frecvența comutațiilor
    - media pătratică


# Curentul de intrare – model





ieșire CMOS


model echivalent al unei intrări CMOS

# Curentul de intrare – formă de undă






Model echivalent RC



# Curentul de intrare – forme de undă




Model echivalent RC



# Curentul de intrare – efectul $V_{DD}$


- Observații
  - R scade la rândul său cu $V_{DD}$
  - amplitudinea curentului crește supra-linear
    - pe de o parte – proporțională cu $V_{DD}$
    - pe de altă parte – prin scăderea R cu $V_{DD}$
  - dar:
    sarcina transferată pe durata unei comutații,
    cu care se încarcă capacitatea ($q_0 = C\ V_{DD}$)
    **nu depinde de R**
    => media modulului curentului crește linear cu $V_{DD}$

# Curentul de intrare – efectul f


- Curentul de intrare crește cu frecvența comutației
  - mai precis cresc media modulului, respectiv media pătratică (numită și **valoare eficace** sau *root-mean-square* – ***rms***)
  - explicație: la mărirea frecvenței comutațiilor, într-un interval de timp dat (lung) sunt mai multe pulsuri; respectiv într-o perioadă a semnalului pulsurile ocupă mai mult timp relativ la porțiunea de curent zero
  - vezi ilustrațiile de pe planșele următoare

# Curentul de intrare – frecv. mică

(comutații rare)



# Curentul de intrare – frecv. mare




# Curentul de alimentare

- ideal CMOS nu consumă curent static
  - blocurile NMOS și PMOS conduc alternativ, nu simultan

- în timpul comutațiilor:
  - blocul PMOS trebuie să încarce capacitatea parazită de pe ieșire (intrările în alte porți)
  - blocurile NMOS și PMOS pot conduce simultan când tensiunea de intrare nu este apropiată de zero sau $V_{DD}$

# Curentul de alimentare – capacitiv





OBS.:

* acum studiem fenomenul din perspectiva ieșirii

  capacitatea modelează una sau mai multe intrări legate la ieșire

* curentul de ieșire:
  - provine de la sursa de alimentare când capacitatea se încarcă
  - se închide prin masă când capacitatea se descarcă


# Curentul de alimentare – capacitiv



# Componenta capacitivă a $i_{DD}$

- Comportament similar cu cel al curentului de intrare în porțile CMOS
  - crește cu $V_{DD}$
  - crește cu frecvența comutațiilor
- Deosebire: nu mai are media zero
  - deoarece pe alimentare se manifestă doar încărcarea capacității de pe ieșirea porții, nu și descărcarea

# Componenta capacitivă a $i_{DD}$




integrala curentului reprezintă sarcina cu care s-a încărcat capacitatea

OBS.: nu depinde direct de rezistență: $q_0 = C\,V_{DD}$

Curentul mediu:

$$I_{DD} = \frac{\Delta q}{\Delta t} = N\,\frac{q_0}{\Delta t} = f\,q_0 = f\,C\,V_{DD}$$

frecvența comutațiilor

interval (mare) de timp

numărul de comutații din intervalul considerat

# Componenta capacitivă a $i_{DD}$

$$I_{DD,cap} = f\,C\,V_{DD}$$


- Componenta capacitivă a curentului de alimentare:
  - crește cu tensiunea de alimentare
  - crește cu frecvența comutațiilor
  - crește cu capacitatea parazită de pe ieșire


- Ce comportament are cealaltă componentă a $I_{DD}$, determinată de conducția simultană?

# Componenta de scurt-circuit a $i_{DD}$

- În timpul comutației tensiunea de intrare variază între 0 și $V_{DD}$ => există un interval de timp (scurt) când ambele tranzistoare conduc simultan, rezultând un curent "de scurt-circuit"
- Observații și consecințe:
  - scurt-circuitul nu este distructiv, tranzistoarele fiind dimensionate astfel încât să limiteze curentul
  - se va evita aplicarea pe o intrare CMOS a unei tensiuni depărtate de 0 sau $V_{DD}$, pentru a preveni existența acestui curent timp îndelungat
  - nu se vor lăsa neconectate intrări CMOS – se vor lega fie la masă, fie la $V_{DD}$, pentru a asigura o tensiune bine definită; intrările sunt altfel foarte sensibile ($Z_i$ f. mare)


# Componenta de scurt-circuit a $i_{DD}$




- În timpul comutației $v_i$ traversează intervalul 0...$V_{DD}$
  - în zona de mijloc apare conducția simultană

# Componenta de scurt-circuit a $i_{DD}$




reprezentare simplificată
a tensiunii de intrare
(aproximație trapezoidală)


forma caracteristicii statice
se reproduce în timpul
comutațiilor (în realitate este
deformată deoarece intrarea
nu este trapezoidală)

Pentru comparație:
forma componentei capacitive
a $i_{DD}$ , discutată anterior
(tot în aproximație trapezoidală)

# Componenta de scurt-circuit a $i_{DD}$

- Dincolo de forma exactă a graficului, care nu interesează în mod deosebit (interesează media), cele două fenomene au comportament observabil foarte asemănător (deși cauzele lor sunt diferite) :
  - pulsuri de curent în timpul comutațiilor
  - media $i_{DD}$ crește cu $V_{DD}$ și cu frecvența comutațiilor

# Detalii




$$I_{DDmax} = \frac{1}{2}\mu C_{ox}\frac{W}{L}\left(\frac{V_{DD}}{2} - V_{th}\right)^2$$

(ec. MOSFET în saturație, cu $V_{GS}=V_{DS}=V_{DD}/2$)

* $I_{DDmax}$ crește aprox. cu pătratul $V_{DD}$
* dar timpul cât durează comutația scade aprox. linear cu $V_{DD}$
  (deoarece scade rezistența MOSFET-urilor => comută mai repede)
* rezultă o dependență ~ liniară cu $V_{DD}$ a ariei de sub graficul în timp
  **- ca în cazul curentului capacitiv**

# Capacitatea de disipare

- Capacitate echivalentă în sensul puterii disipate pe poarta CMOS ($C_{pd}$)
- Modelează efectul curentului de scurt-circuit discutat anterior prin analogie cu proprietățile curentului de încărcare a capacității de ieșire
- Intră în formula puterii disipate pe poartă ($P = V_{DD}\ I_{DD}$) prin formula curentului

$$I_{DD,sc} = f\, C_{pd}\, V_{DD}$$ prin analogie cu $$I_{DD,cap} = f\, C\, V_{DD}$$

# Estimarea $C_{pd}$

- Aproximăm aria de sub graficul $I_{DD,sc}(t)$ :

$$q_0 \approx \frac{1}{2} I_{DDmax} \Delta t = \frac{1}{2} I_{DDmax} \tau \ln 10$$

$$q_0 \approx \frac{1}{4} \mu C_{ox} \frac{W}{L} \left( \frac{V_{DD}}{2} - V_{th} \right)^2 k \frac{L^2}{\mu (V_{DD} - V_{th})} \ln 10$$

pentru $V_{DD} >> V_{th}$:

$$q_0 \approx k' C_{ox} W L V_{DD}$$

$$q_0 = C_{pd} V_{DD} \rightarrow C_{pd} \approx k' C_{ox} W L$$

definiția capacității

proporțională cu capacitatea de intrare a unui tranzistor MOS elementar – **constantă a procesului de fabricație**

# Curentul de alimentare

- Suprapunerea celor două efecte:
  - încărcarea capacității parazite de pe ieșire
  - conducția simultană pe durata comutației
- Din fericire pot fi descrise prin formule similare

$$I_{DD,sc} = f\, C_{pd}\, V_{DD}$$

capacitate **echivalentă** a fenomenului de conducție simultană tranzitorie

$$I_{DD,cap} = f\, C\, V_{DD}$$

capacitate **reală** (dar parazită) de pe ieșirea porții

$$I_{DD} = f\,(C_{pd} + C)\,V_{DD}$$

# $I_{DD}$ la nivel de sistem (1)

- ansamblu complex de porți logice
- de obicei există un semnal de ceas (tact)
  - toate porțile comută doar sincron cu ceasul
  - nu pentru fiecare perioadă a ceasului există comutații pe toate porțile (ci doar când se schimbă datele prelucrate); în acest sens se definește un
  - **factor de activitate** A
- curentul total este dat de suma curenților individuali, toți având expresii similare
  - capacitățile interne (reale și echivalente) se sumează într-o capacitate echivalentă globală

# $I_{DD}$ la nivel de sistem (2)

- la nivelul unei porți logice:

$$I_{DD0} = f\left(C_{pd0} + C_0\right) V_{DD}$$

capacitate echivalentă de disipare - specifică porții

capacitate parazită internă văzută de ieșirea porții

- la nivelul întregului bloc / circuit integrat:

$$I_{DD} = A\, f\left(C_{pd} + C\right) V_{DD}$$

factor de activitate de ord. 0,5

$\Sigma\left(C_{pd0} + C_0\right)$

capacități interne echivalente și reale

suma capacităților de sarcină conectate pe ieșirile circuitului integrat

# $I_{DD}$ la nivel de sistem (3)

- A este dificil de calculat exact
  - dependent de natura sistemului ***și*** a datelor
  - se estimează acoperitor (~ 0,5) / se simulează
- $C_{pd}$ este dependentă de
  - tehnologia de fabricație – scade prin miniaturizare
  - complexitatea schemei
- C este capacitatea exterioară
  - suma capacităților parazite de pe toate ieșirile

$$I_{DD} = A\, f \left( C_{pd} + C \right) V_{DD}$$

# $I_{DD}$ la nivel de sistem (4)

- Sistemele contemporane (microprocesoare, microcontrolere, FPGA-uri etc.) sunt organizate pe două nivele:
  - unul sau mai multe nuclee (“*cores*”) care realizează funcționalitatea propriu-zisă – se utilizează și denumirea generică de “logică”
  - unul sau mai multe blocuri de intrare / ieșire (*I/O*) care realizează interfața circuitului integrat cu exteriorul

# $I_{DD}$ la nivel de sistem (5)

- Logica și interfața cu exteriorul pot funcționa
  - cu ceasuri diferite
    (de obicei nucleele funcționează la frecvență
    mai mare decât blocurile de intrare/ieșire)
  - la tensiuni de alimentare diferite
- Atunci curentul consumat poate fi defalcat:

$$I_{DDcore} = A_{core} f_{core} C_{pd} V_{DDcore}$$

$$I_{DDIO} = A_{IO} f_{IO} C_{ext} V_{DDIO}$$

# Managementul energetic (1)

- *Power Management*
- Sistemele contemporane permit ajustarea sub control *software* a:
  - frecvenței de ceas
  - tensiunii de alimentare

  permițând ajustarea dinamică a compromisului performanță-consum
  - *Keywords: Dynamic Frequency and Voltage Scaling*

# Managementul energetic (2)

- La $V_{DD}$ mare:
  - porțile interne comută rapid – timpi de propagare mici
  - se poate folosi o frecvență de ceas mare
  - consum mare – proporțional atât cu $V_{DD}$ cât și cu f
- La $V_{DD}$ mic:
  - porțile interne comută lent – timpi de propagare mari
  - trebuie redusă frecvența ceasului pentru ca informația să apuce să se propage prin porți în timpul unei perioade de ceas
  - consum mic – $V_{DD}$ mic * f mică

# Considerații privind miniaturizarea

- Miniaturizarea prezintă multiple avantaje:
  - creșterea vitezei maxime de comutație
  - scăderea $C_{pd}$
    - îmbunătățirea compromisului viteză-consum
  - sporirea integrării
    - mai multă logică în aceeași suprafață de siliciu
- dar și **dezavantaje**:
  - scăderea tensiunii maxime de alimentare necesară pentru a evita străpungerea tranzistoarelor
    - scăderea marginilor de zgomot
    - **creșterea consumului static**

# Consumul static (1)

- Reducerea $V_{DDmax}$ necesită și reducerea $V_{th}$
  - pentru a putea menține tranzistoarele deschise suficient de puternic – în ecuații apare $V_{DD}$-$V_{th}$
  - în special la $V_{DDmin}$, care trebuie și el să scaleze în jos
- Reducerea $V_{th}$ înseamnă că tranzistoarele vor fi mai slab blocate
  - pt. $v_i$ = 0: comanda efectivă a NMOS este $-V_{th}$
  - pt. $v_i$ = $V_{DD}$: PMOS – comandă efectivă tot $-V_{th}$

# Consumul static (2)


- Tranzistoarele MOS nu sunt perfect blocate
  - este o aproximație $i_D=0$ pentru $v_{GS} < V_{th}$
  - ideea fiind de fapt $i_D(v_{GS} < V_{th}) << i_D(v_{GS} > V_{th})$ cel puțin pentru tehnologiile "clasice" (L ~ 1µm)
  - mai exact $i_D$ are o dependență exponențială sub prag (similar cu o diodă) – *subthreshold leakage*:

$$i_{D,\,subthreshold} = I_{D0}\, e^{\frac{v_{GS}-V_{th}}{n V_T}}, \quad V_T = \frac{kT}{q} \approx 25\,\mathrm{mV}$$

- Comparați un MOSFET cu $V_{th}$ = 1V, respectiv 100mV

# Consumul static (3)

- CMOS de geometrie mică (< 100 nm) prezintă consum static semnificativ.
  Grafic ilustrativ pentru o poartă NOT:



# Consum – concluzii

- Ca măsuri de management energetic, dincolo de scalarea frecvenței și tensiunii de alimentare
  - **oprirea ceasului** către un modul nefolosit duce la eliminarea consumului său **dinamic**
  - **oprirea alimentării** unui modul nefolosit elimină consumul său **static**
- În general:

$$I_{DD} = A\, f \left( C_{pd} + C_{ext} \right) V_{DD} + I_{DD0}$$

$$P = V_{DD}\, I_{DD} = A\, f \left( C_{pd} + C_{ext} \right) V_{DD}^2 + I_{DD0}\, V_{DD}$$