Universitatea POLITEHNICA din București
Facultatea de Automatică și Calculatoare

Electronică digitală

Seminar – Modulul 4
Analiza temporală a circuitelor secvențiale

Departamentul de Calculatoare
2020-2021

Sumar

- Teoria generală
  - modelarea timpilor de propagare ai porților logice
  - circuite bistabile – introducere
  - comportamentul bistabilului D, parametrii de timp
- Analiza temporală a circuitelor secvențiale
  - cu porți logice și bistabile D
- Exemplu de problemă

Modelarea timpilor de propagare ai porților logice

Comportamentul porților logice (1)

- ideal: comută instantaneu
  - imediat ce intrarea trece prin pragul logic
  - fronturi verticale pe grafic
- real:
  - există o zonă de tranziție în jurul pragului logic
  - există capacități parazite interne și externe
  - ieșirea nu comută niciodată instantaneu
    - prezită **timpi** de **creștere**, **cădere** și **propagare**


Comportamentul porților logice (2)

- de obicei însă:
  - porțile comută mult mai repede decât evoluția circuitelor RC plasate intenționat în schemă
  - la scala de timp a graficelor din problemele cu porți și circuite RC (adaptată la constantele de timp RC) comutația ieșirilor apare verticală
  - porțile pot fi considerate ideale


Comportamentul porților logice (3)

- dar dacă schema nu mai conține circuite RC?
  - scheme “pur digitale” – doar porți
  - porțile **nu** mai pot fi considerate ideale
  - la o scală de timp suficient de rapidă devin vizibile întârzierile specifice porților
- cum reprezentăm grafic semnalele digitale reale?
  - nu interesează forma exactă a semnalelor
  - interesează evidențierea întârzierilor

Reprezentare apropiată de realitate




Poarta logică discutată face parte dintr-un circuit complex.
Intrările au caracter **capacitiv**.
Ieșirile au caracter **rezistiv**.
Se formează circuite **RC parazite**.




Timpul de propagare se măsoară între momentele când intrarea, respectiv ieșirea traversează pragul logic.
Se disting timpul de propagare din stare H în stare L, respectiv din L în H (relativ la ieșire), ideal egali.

Reprezentări simplificate (idealizate)



Aproximație trapezoidală
(utilizată pe scară largă în diagrame):

- indică faptul că semnalele nu comută instantaneu
- figurează timpii de propagare



Aproximație dreptunghiulară
(utilizată în SPICE):

- nu indică faptul (considerat implicit) că semnalele nu comută instantaneu
- figurează timpii de propagare
- model:
  poartă ideală + timp de propagare

Comentarii

- Aspect esențial:
  - **timpii de propagare**
- Observație importantă:
  - într-o înlănțuire de porți (sau în general de module), timpul de propagare total este dat de suma timpilor de propagare individuali
- Aspecte neesențiale:
  - duratele fronturilor
  - forma exactă a graficelor

Circuite basculante bistabile

- structură, comportament, parametri -

Circuitele basculante bistabile

- au două **stări proprii**
  - spre deosebire de circuitele combinaționale, care **nu** au stări proprii – ieșirile depind doar de intrări
- ambele stări sunt **stabile**
  - durata unei stări nu este limitată teoretic – poate dura în principiu oricât
  - comutarea între stări este declanșată din exterior
- au caracter regenerativ (**basculant**)
  - odată declanșată comutația, aceasta se finalizează automat, chiar dacă stimulul ce a inițiat-o dispare
  - aspect discutat și în modulul 3 – Circuite cu reacție

Utilitatea circuitelor bistabile


- circuitele bistabile au rol de **memorare**
  - (în special când apar sub formă de grup) sunt denumite și **registre**
- asociate cu circuitele combinaționale (formate din porți logice) realizează **circuite secvențiale**
  - mașini (automate) cu **stări** memorate în bistabile
- când funcționează cu un **semnal de ceas** (tact), au și rol de **sincronizare**
  - astfel de circuite secvențiale sunt denumite și **circuite sincrone** și reprezintă marea majoritate a circuitelor digitale utilizate în prezent

Observație


- abstract, un calculator poate fi privit ca o mașină cu stări (*state machine*)
  - stările includ programul și datele
  - la nivel jos se execută operații și transferuri între registre => actualizarea stării
  - există un număr enorm de stări posibile
    - este mai utilă o descriere modulară, ierarhică
    - respectiv o descriere comportamentală
- la cel mai jos nivel (de descriere logică/digitală) se regăsesc **circuite sincrone** formate din **porți logice** și **bistabile**

Circuit bistabil – introducere (1)

- cea mai simplă structură bistabilă (dublă negație auto-aplicată) :




redesenat simetric:



Circuit bistabil – introducere (2)

- evidențierea caracterului bistabil:




- se constată că cele două stări se auto-mențin, fără nicio intrare aplicată din exterior
  (desigur, cât timp porțile sunt corect alimentate)

- există vreo problemă?


Circuit bistabil – introducere (3)

- există vreo problemă?
  - schema are două ieșiri, dar nu are intrare!




Bistabil tip *Set-Reset*

- soluție:
  adăugarea de intrări pe porțile logice
- OBS.: când ambele intrări sunt inactive, circuitul devine echivalent dpdv boolean cu schema inițială




realizare cu NAND




realizare cu NOR


Bistabil SR cu NAND – funcționare




cu intrările inactive (în “1 logic”)
CBB menține starea

$\overline{1 \,\&\, x} = \overline{x}$






cu S activ (în “0 logic”) Q devine **1**
indiferent cât era $\overline{Q}$ => denumit ***Set***




cu R activ $\overline{Q}$ devine 1 indiferent cât era Q
=> Q devine **0** => denumit ***Reset***


Bistabil SR cu NOR – funcționare




cu intrările inactive (în “0 logic”)
CBB menține starea

$\overline{0 \mid x} = \overline{x}$





cu R activ (în “1 logic”) Q devine **0**
indiferent cât era $\overline{Q}$ => denumit ***Reset***




cu S activ $\overline{Q}$ devine 0 indiferent cât era Q
=> Q devine **1** => denumit ***Set***

Bistabil SR – Comentarii

- se numește circuit basculant bistabil tip **set-reset** pentru că ieșirea se poate *seta* (face 1 logic) ori *reseta* (face 0 logic) prin acționarea intrărilor corespunzătoare
  - de ce este nevoie de intrări separate și nu se pune o singură intrare, așa-numită **intrare de date**, a cărei valoare booleană să se scrie în bistabil?
    - pentru că s-ar scrie datele permanent
  - dar dacă s-ar condiționa scrierea datelor de către un semnal de activare / declanșare?
    - vorbim atunci de un **bistabil tip D** (de la **d**ate)

Bistabil D activ pe nivel – schemă

- semnalul de activare (***En**able*) comandă scrierea datelor în bistabil




odată cu EN se activează după caz S pentru D=1 sau R pentru D=0

Bistabil D activ pe nivel – comentarii


- se numește **activ pe nivel** deoarece datele sunt scrise în bistabil în permanență, câtă vreme EN are nivelul logic corespunzător (1 în exemplul dat)
- se mai numește *Latch* tip D deoarece odată ce EN comută pe nivelul inactiv, bistabilul reține (“agață”, “zăvorăște”) ultima stare
- se mai numește “*latch* transparent” deoarece câtă vreme EN este activ datele sunt copiate imediat pe ieșire (este “transparent”)
- se fabrică sub formă de circuit integrat, ex. 74HC573 conține 8 latch-uri tip D

Bistabil D activ pe nivel – simboluri

- simbol pentru *Latch* tip D (bistabil D activ pe nivel)



activ pe nivel “1”




activ pe nivel “0”


- de obicei se utilizează aceste simboluri compacte în locul schemei detaliate la nivel de porți

Bistabil D declanșat pe front

- *Edge-Triggered D-Type Flip-Flop*



declanșat pe frontul crescător (“pozitiv”)
rising-edge-triggered




declanșat pe frontul descrescător (“negativ”)
falling-edge-triggered

- activ doar în momentul când comută semnalul de **ceas** (tact, *clock*) în sensul indicat – atunci memorează valoarea D și o prezintă pe ieșire
- nu mai detaliem schema internă; de văzut spre exemplu 74HC74

Comportamentul bistabilului D (1)

- “bistabil D” se va referi implicit la varianta declanșată pe frontul pozitiv al ceasului
- în momentul **când comută ceasul** (exprimarea se referă implicit la frontul activ – pe celălalt front nu se întâmplă nimic) bistabilul citește intrarea, o memorează și o prezintă pe ieșire




Descrierea comportamentului în Verilog:


```
always @(posedge clk)
    q <= d;
```

Comportamentul bistabilului D (2)

- când comută ceasul, bistabilul:
  - citește intrarea
  - o memorează
  - o prezintă pe ieșire
- toate aceste procese implică propagarea informației prin schema internă a bistabilului, deci prezintă **timpi de propagare**
  - observabil la exterior este timpul de propagare dintre ceas și ieșire (notat t_{CQ})
  - nu are sens timpul de propagare între intrare și ieșire (DQ) ca la o poartă logică – deoarece ieșirea nu răspunde la modificările intării – ci doar când comută ceasul

Comportamentul bistabilului D (3)






Va fi în continuare explicată funcționarea pas cu pas.

Bistabil D – explicații (1)

Sunt marcate fronturile active ale ceasului, pe care toate bistabilele D din schemă transferă datele.
(de obicei toate bistabilele funcționează cu același ceas – funcționare **sincronă**)

Sunt trasate repere de timp către toate celelalte grafice.
Se recomandă ca aceste repere **globale** să fie trasate cu o culoare diferită / stil de linie diferit pentru a putea fi distinse de reperele locale.


Observație: pe fronturile negative ale ceasului nu se întâmplă nimic relevant – **nu** se marchează, **nu** se trag repere.



Bistabil D – explicații (2)

Fie starea inițială a ieșirii 0.

La prima comutare a intrării...




...bistabilul **nu** răspunde
(“nu se uită la intrare” decât pe frontul activ al ceasului).

Bistabil D – explicații (3)

Bistabilul așteaptă (menține ultima stare) până la următorul front activ al ceasului.
Atunci el eșantionează (citește) intrarea, o memorează și o copiază pe ieșire.
Fenomenele implică un **timp de propagare**, măsurat între evenimentul declașantor – pe semnalul de ceas – și efect – comutația de pe ieșire (t_{CQ}).

Convenție de notație pentru timpi (indici): semnalul-sursă urmat de semnalul-destinație




Bistabil D – explicații (4)

Ieșirea rămâne constantă (bistabilul nu mai citește intrarea) până la următorul front activ al ceasului, când procesul se repetă.

În cazul ultimului front reprezentat, ieșirea nu se modifică deoarece starea nouă citită este tot 0, la fel ca starea anterioară.


Se observă că impulsul scurt prezent pe intrare între două fronturi active ale ceasului nu mai este vizibil pe ieșire.



Bistabil D – explicații (5)

Trebuie ținut cont de acest comportament și în cazul primului front activ reprezentat.


Dacă problema nu specifică starea inițială a ieșirii bistabilului, nu avem voie să o presupunem nicicum (am luat-o inițial zero pentru a simplifica discuția).



Bistabil D – explicații (6)

În realitate starea inițială putea să fie 0 sau la fel de bine 1 (determinată de evoluția anterioară a sistemului, sau dacă discutăm imediat la punerea în funcțiune – de zgomotul cu caracter aleator sau de asimetria porților dinăuntrul bistabilului D).

De aceea o numim **stare X** (nedeterminată: poate fi fie 0 fie 1, dar nu se poate cunoaște cât).




OBS.: Sistemele digitale trebuie prevăzute cu mecanisme pentru evitarea stărilor X persistente – de obicei un semnal global de **Reset**, care duce toate registrele relevante într-o stare inițială bine definită, și care se activează automat la pornire.

Bistabil D – observații (1)

Comparând cele două cazuri în care avem comutație pe ieșire, constatăm funcția de **sincronizare** a bistabilului:

deși datele noi ajung pe intrare cu întârzieri diferite ($t_{CD1} \neq t_{CD2}$),
ele ies din bistabil cu întârziere **constantă** (t_{CQ}) și **mică** față de frontul ceasului
(sunt resincronizate cu ceasul).




Punctăm din nou convenția de notație pentru timpi (indici):
semnalul-sursă urmat de semnalul-destinație, în cazul t_{CD} ceas-date, deoarece modificarea datelor de intrare apare drept consecință a comutației ceasului: datele ies din alt bistabil, se propagă prin schemă și ajung pe intrarea discutată


Bistabil D – observații (2)

Datele ies din primul bistabil sincron cu ceasul.

Timpul total de propagare prin logica combinațională este în general dependent de datele prelucrate
=> la al doilea bistabil (cel discutat) datele pot ajunge cu întârzieri diferite.



După trecerea prin bistabil datele sunt resincronizate cu ceasul și așa mai departe.





Bistabil D – constrângeri (1)

Ce se întâmplă când variază frecvența (perioada) ceasului?


* t_{CD} rămâne constant (provine din suma unor timpi de propagare)
* variază t_{DC}, deoarece perioada ceasului $T = t_{CD} + t_{DC}$

(exceptând cazurile anormale precum impulsul scurt dintre fronturile active)






Bistabil D – constrângeri (2)



situație inițială



frecvență micșorată
(perioadă mărită)


Ce se întâmplă la mărirea frecvenței?

Bistabil D – constrângeri (3)

La mărirea frecvenței (reducerea perioadei) vor scădea t_{DC}.

Aceștia trebuie să rămână pozitivi pentru funcționarea corectă a schemei.


Mai mult, bistabilele impun respectarea unei **valori minime** a t_{DC} pentru a garanta citirea corectă a intrării.
Aceasta se numește **timp de stabilire** ***(setup time***) și impune ca datele să fie **stabile** cu un timp minim **înaintea** comutării ceasului.



Bistabil D – constrângeri (4)


Similar, bistabilul impune și ca datele să fie **menținute** un timp minim **după** comutarea ceasului (**timp de menținere - *hold time***)

De fapt nu vorbim de un **moment** în care bistabilul citește datele, ci de un scurt **interval** în jurul momentului ideal de comutare a ceasului, având o oarecare incertitudine. Se garantează faptul că intervalul respectiv este conținut între limitele date de timpii de ***setup*** și ***hold***.




Condiții:

$$t_{DC} \geq t_s$$
$$t_{CD} \geq t_h$$



Detalii

Apertura (intervalul foarte scurt cât bistabilul citește intrarea) este ideal centrată pe tranziția ceasului, dar în practică poate fi decalată după sau chiar **înainte** (pentru că atât semnalul de ceas cât și cel de date se propagă prin schema internă a bistabilului, pe căi de lungimi diferite). Timpii de *setup* și de *hold* reprezintă limite garantate privind poziția și întinderea aperturii. Dacă nu se respectă acești timpi, este posibil ca bistabilul să rețină o valoare intermediară, invalidă – o așa-numită **stare metastabilă**, tranzitorie, ce va cădea după un **timp nedeterminat** într-una din cele două stări stabile.




Astfel, bistabilul nu va mai respecta specificația de t_{CQ}.

În practică fenomenul apare rar, intermitent => problemă greu de depanat.

Analiza temporală a circuitelor secvențiale

(*Timing Analysis*)

Descriere generală



Am ilustrat o porțiune de circuit secvențial în așa-numita implementare în ***pipeline***. Simbolurile din diagramă reprezintă în practică colecții de mai multe bistabile (registre).


Datele se propagă prin schemă sincron cu semnalul de ceas (CLK).

Mai multe etaje de logică combinațională prelucrează datele.

Diferite date sunt prelucrate simultan în diferite etaje.

Ideal, la fiecare perioadă a ceasului sunt furnizate noi rezultate pe ieșire.

Constrângeri de timp (1)




Deziderat: maximizarea performanței (*throughput* – numărul de rezultate furnizate pe ieșire într-un timp dat – determinat de frecvența ceasului)

Cine limitează frecvența ceasului?
Într-o perioadă a ceasului:
1. datele ies din fiecare bistabil => t_{CQ}
2. se propagă prin LC corespunzătoare => Σt_p
3. așteaptă la intrarea în următorul bistabil să fie citite => t_{DC}

Condiție: $t_{DC} > t_s$

Constrângeri de timp (2)




Astfel, perioada minimă a ceasului este dată de
suma timpilor de propagare + timpul minim de așteptare (*setup*):

$$T \geq t_{CQ} + t_{p,LC} + t_s$$

În general în sistemele digitale complexe (e.g. microprocesoare) domină timpul de propagare prin logica combinațională – cea care realizează efectiv operațiile.

Constrângeri de timp (3)




$$T_{min} = t_{CQ} + t_{p,LC,max} + t_s$$

Observație: față de implementarea într-o singură etapă, cea în *pipeline* este avantajoasă deoarece "sparge" operațiile complexe în sub-operații mai simple (LC complexă – t_p mare; LC mai simple – t_p mai mici)
=> schema poate funcționa la frecvență de ceas mai mare
=> *throughput* mai mare

Problema: găsirea căii de lungime maximă (t_p maxim) prin LC, care limitează perioada / frecvența ceasului.

Constrângeri de timp (4)




Condiție suplimentară – respectarea timpului de *hold*:

$$t_{CQ} + t_{p,LC,min} \geq t_h$$

1. Datele ies din bistabil
2. Se propagă prin LC
3. Ajung la bistabilul următor
   – trebuie să nu ajungă prea devreme
   (imediat după ce a comutat ceasul) – trebuie respectat t_h

Problema: găsirea căii de lungime minimă (t_p minim) prin LC

Constrângeri de timp (5)




Observații privind t_h:

* condiția asupra t_h nu privește perioada / frecvența ceasului
  (nu se respectă t_h => schema nu funcționează la nicio frecvență)
* cazul cel mai defavorabil: ieșirea dintr-un bistabil intră direct în următorul
* se pot proiecta bistabilele a.î. să aibă $t_{CQ} > t_h$ – se evită problema

* problema apare în special când interfațăm un sistem rapid cu un sistem lent
  (ex. tehnologie mai nouă / performantă cu una mai veche)
* se rezolvă introducând artificial întârzieri – ex. număr par de porți NOT

Sumar etape de rezolvare




1. pentru fiecare bloc combinațional se calculează timpul total de propagare, pentru toate tranzițiile relevante ale intrărilor

2. se verifică respectarea timpului de *hold* pentru fiecare caz (în particular pentru t_p minim)
   2.1. dacă nu se respectă t_h se introduc întârzieri până se respectă

3. se pune condiția de respectare a timpului de *setup* (în particular pentru t_p maxim), rezultând perioada minimă permisă a ceasului
   3.1. se calculează frecvența maximă a ceasului (1/T)

Exemplu de problemă



Se dau:
tabelul stărilor de intrare;
parametrii componentelor:

$t_{CQ1} = t_{CQ2} = t_{CQ5} = 5$ ns

$t_{s1} = t_{s2} = t_{s5} = 10$ ns


$t_{h1} = t_{h2} = t_{h5} = 2$ ns

$t_{p3} = 4$ ns

$t_{p4} = 6$ ns

Se cer:
* verificarea funcționării schemei, modificarea ei dacă este necesar
* frecvența maximă a ceasului

n	1	2	3	4	5	6
A	0	0	1	1	0	0
B	0	1	1	0	0	0



Se dau:
tabelul stărilor de intrare;
parametrii componentelor:

$t_{CQ1} = t_{CQ2} = t_{CQ5} = 5$ ns

$t_{s1} = t_{s2} = t_{s5} = 10$ ns

$t_{h1} = t_{h2} = t_{h5} = 2$ ns


$t_{p3} = 4$ ns

$t_{p4} = 6$ ns

Se cer:
* verificarea funcționării schemei, modificarea ei dacă este necesar
* frecvența maximă a ceasului


n	1	2	3	4	5	6
A	0	0	1	1	0	0
B	0	1	1	0	0	0
C	1	1	0	0	1	1
D	0	1	0	0	0	0
E	X	0	1	0	0	0	0


OBS.
Se poate începe rezolvarea prin completarea tabelului, sau se pot trasa direct graficele



n	1	2	3	4	5	6
A	0	0	1	1	0	0
B	0	1	1	0	0	0


Se alocă axele graficelor.
Se numerotează perioadele ceasului.
Se trasează reperele de timp corespunzând fronturilor pozitive ale ceasului.







n	1	2	3	4	5	6
A	0	0	1	1	0	0
B	0	1	1	0	0	0


Se reprezintă semnalele de intrare. Acestea apar după primul set de bistabile și trebuie desenate sincron cu ceasul (t_{CQ} după repere)






Se reprezintă semnalele combinaționale,
cu marcarea timpilor de propagare:
în C... (Obs.: propagarea stării x)





D Q
1
A
3
C
4
D
D Q
5
E
D Q
2
B
CLK
... și în D :
1
2
3
4
5
6
vCLK
t
vA
x
tCQ1
tCQ1
vB
x
tCQ2
tCQ2
vC
x
x
tp3
tp3
vD
x
x
tp4
tp4
vE




D	0	1	0	0	0	0
E	X	0	1	0	0	0	0

Se trasează graficul în E conform regulilor de funcționare a bistabilului


Opțional: verificare cu valorile completate în tabel






Se identifică perioadele în care intrările în bistabile comută: în cazul de față doar semnalul D în perioadele 2 și 3.

Se marchează timpii în relație cu ceasul.
Convenție: t_CD|DC_bistabil_perioadă





Calcul timpi de propagare totali (t_{CD}) – prin sumarea intervalelor marcate pe grafice:

$$t_{CD53} = t_{CQ1} + t_{p3} + t_{p4} = 15\,\text{ns}$$

$$t_{CD52} = t_{CQ2} + t_{p4} = 11\,\text{ns}$$

Observație: corespund căilor de propagare a semnalelor pe schemă (dispozitivele 1->3->4, resp. 2->4)

Condiții timp de *hold*:

$$t_{CD52} \geq t_{h5}, \quad t_{CD53} \geq t_{h5}$$

se respectă (t_{h5} = 2 ns).


Condiții timp de *setup*:

$$t_{DC52} \geq t_{s5}, \quad t_{DC53} \geq t_{s5}$$

$$t_{DC} = T - t_{CD} \rightarrow T \geq t_{s5} + t_{CD5k}$$

$$T_{min} = t_{s5} + t_{CD5max} = t_{s5} + t_{CD53}$$

$$T_{min} = t_{CQ1} + t_{p3} + t_{p4} + t_{s5} = 25\,\text{ns}$$



$$T_{min} = t_{CQ1} + t_{p3} + t_{p4} + t_{s5} = 25\,\text{ns}$$

Obs.: calea de lungime (întârziere) maximă:
dispozitivele 1->3->4->5
(exact indicii din formula perioadei minime)

$$f_{max} = \frac{1}{T_{min}} = 40\,\text{MHz}$$

Observație:
Semnalele de intrare (“stimulii de test”) trebuie alese corespunzător pentru a exersa toate căile din schemă.
Dacă intrările aplicate maschează calea cea mai lungă, am putea obține din calcule o frecvență mai mare decât tolerează de fapt circuitul.

Exemplu:

n	1	2	3	4	5	6
A	0	0	0	1	0	0
B	0	1	0	0	0	0
C	1	1	1	0	1	1
D	0	1	0	0	0	0

Ambele comutații din D sunt determinate de B, calea prin A și C este mascată.