

### Arquitectura de Computadores



Tema 1-2. Procesadores Segmentados



#### Sumario

#### · Parte 1

- Conexiones externas
- Elementos de la microarquitectura del procesador
- Ejecución multiciclo de instrucciones: ALU, MEM, Salto
- Etapas de ejecución de las instrucciones
- Ejecución segmentada
- Registros de segmentación
- Ejecución de instrucciones en un procesador segmentado: 1 resultado/ciclo

#### · Parte 2

#### Sumario


- Modelo segmentado del procesador DLX32p
  - » Cálculo de speed-up
  - » Dependencias estructurales
- Dependencias Estructurales
  - » Números de puertos de la cache L1
- Dependencias de datos
  - » Dependencias de datos verdaderas (RAW)
  - » Antidependencias de datos (WAR)
  - » Dependencias de salida (WAW)
  - » Anticipación en DLX32p
- Dependencias de control en DLX32p
- Procesador segmentado con unidades funcionales multicilo DLX32mf
  - » Latencia
  - » Intervalo de repetición
  - » Dependencias estructurales
  - » Dependencia datos
- Evaluación de prestaciones de MIPS R4000 con SPEC CPU 89

## Arquitectura de Computadores




Tema 1-2. Procesadores Segmentados, Parte 1


#### Conexiones Externas del Procesador








# Estructura interna del procesador



#### Estructura interna de NIOS II



#### **Nios II Processor Block Diagram**









# Ejecución de una <u>instrucción</u> <u>aritmético-lógica</u>






# Ejecución de una <u>instrucción de</u> carga desde memoria






## Ejecución de una <u>instrucción de</u> <u>almacenamiento en memoria</u>







### Ejecución de una instrucción de salto




## Ejecución <u>MULTICICLO</u> de instrucciones










# Estructura interna de un procesador multiciclo






# Estructura interna de un procesador multiciclo: ETAPA F






# Estructura interna de un procesador multiciclo: ETAPA D


RUTA DE DATOS RUTA DE CONTROL → RELOJ Contr D1 Registros D1 IR PC D1 MAR **MDR** Memoria de Memoria Programa de Datos (L1 iCache) (L1 dCache) Tema 1-2/16



# Estructura interna de un procesador multiciclo:


ETAPA E






Estructura interna de un procesador multiciclo:

ETAPA W




## Ejecución <u>SECUENCIAL</u> de instrucciones






## Ejecución <u>SEGMENTADA</u> de instrucciones










## Registros de segmentación








Memoria de Programa (L1 iCache)







Memoria de Datos (L1 dCache)





# Estructura interna <u>simplificada</u> de un procesador segmentado





#### Estructura interna de un procesador SEGMENTADO: ETAPA F1







Tema 1-2/25


## Estructura interna de un procesador SEGMENTADO: ETAPAS F2+D1

RUTA DE DATOS RUTA DE CONTROL ➤ RELOJ Contr D1 egistros D1 IR PC D1 F2 F2 MAR **MDR** Memoria de Memoria Programa de Datos (L1 iCache) (L1 dCache)





#### Ejecución <u>SEGMENTADA</u> de instrucciones



estar ejecutando en PARALELO en cada ciclo de reloj





#### NIOS II

Nios®II	Nios II/f "Fast"	<b>Nios II/s</b> "Standard"	Nios II/e "Economy"
Pipeline	6-stage	5-stage	none
Max Frequency <sub>1</sub>	200 MHz	180 MHz	210 MHz
Max D-MIPS <sub>1</sub>	225	130	30
Size (4-input LUTs)	1800	1200	600
Branch Prediction	Dynamic	Static	no
I-Cache	Up to 64K	Up to 64K	no
D-Cache	Up to 64K	no	no





## Arquitectura de Computadores




Tema 1-2. Procesadores Segmentados, Parte 2

#### · Parte 2

#### Sumario


- Modelo segmentado del procesador DLX32p
  - » Cálculo de speed-up
  - » Dependencias estructurales
- Dependencias Estructurales
  - » Números de puertos de la cache L1
- Dependencias de datos
  - » Dependencias de datos verdaderas (RAW)
  - » Antidependencias de datos (WAR)
  - » Dependencias de salida (WAW)
  - » Anticipación en DLX32p
- Dependencias de control en DLX32p
- Procesador segmentado con unidades funcionales multicilo DLX32mf
  - » Latencia
  - » Intervalo de repetición
  - » Dependencias estructurales
  - » Dependencia datos
- Evaluación de prestaciones de MIPS R4000 con SPEC CPU 89



Procesador Segmentado DLX32p: 5 etapas (IF,ID,EX,M,WB)



Tiempo (ciclos reloj)



#### Microarquitectura de DLX32p (arquitec=DLX) Decodificación y Ejecución y Búsqueda de la Acceso a Post-Búsqueda datos Instrucción (IF) Calc. Direc. Memoria (M) Escritura (ID) (EX) (WB) MUX\_PC CONTROL Next PC condición de beq Cero? Rs1 Banco Rs2 RW Regs Dat Inm 26 25 21 20 16 15 11 Signo Орх Rs1 Rs2 26 25 21 20 16 15 Rs2 Inm Rd 31 26 **WB** Data Inm

#### Ejercicio de Cálculo de Prestaciones



- · Programa "benchmark":
  - loads: {5 ciclos , 40% instrucciones}
  - resto instrucciones: {4 ciclos, 60%}
- Procesador DLX32mc (multiciclo), T(ciclo)= 10ns
- · Procesador DLX32p (segmentado), T(ciclo)= 10ns + 1ns
- · ¿Speed-Up proporcionado por Segmentación?

```
DLX32mc, tCPU = T \times CPI \times N
= 10 ns \times (0.6 \times 4 + 0.4 \times 5) \times N
= 44 ns
DLX32p, tCPU = (10 + 1) \times 1 \times N = 11 ns \times N
SpeedUp = 44 / 11 = 4X
```

· Nota. Se ha ignorado: llenado, vaciado, dependencias.

#### Gran Problema:




# "Riesgos / Penalizaciones" debidos a "Dependencias"

- Problema: no se consigue con la Segmentación el Speed-Up máximo ( ∞ número de segmentos)
  - ¿Por qué?
- Penalización: evento que se produce en el hardware y no permite que las instrucciones avancen en el cauce de ejecución al ritmo más eficiente
- Dependencia: colisión entre dos o más instrucciones que puede ocasionar una penalización
- · Tipos de Dependencias
  - Estructurales
  - Datos

### Dependencias Estructurales




- · ¿Cuándo?: varias instrucciones intentan utilizar a la vez un recurso hardware compartido
- · ¿Técnicas de Optimización?
  - Duplicar hardware
  - Segmentar hardware
  - Reordenar instrucciones (trataremos próximamente)
- · ¿Y si no se puede?... i bloqueo! = penalización
- · A continuación ... Ejemplos




### Dependencia Estructural: un solo puerto de memoria

Tiempo (ciclos de reloj)



# Dependencia Estructural: un solo puerto de memoria

Tiempo (ciclos de reloj)



# Ecuación para el cálculo de la Aceleración "MC respecto Segmentado"

(suponer que todas las instrucciones toman el mismo número de ciclos en la implementación multiciclo )

CPI<sub>segmentado</sub> = CPI Ideal + Num Prom CLK parada por Inst

$$Speedup = \frac{CPI\ Ideal \times Num\ Segmentos}{CPI\ Ideal + CPI\ de\ parada\ procesador\ segmentado} \times \frac{Tiempo\ Ciclo_{multi-ciclo}}{Tiempo\ Ciclo_{segmentado}}$$

### Caso Simple, CPI Ideal= 1:

$$Speedup = \frac{Num \, Segmentos}{1 + CPI \, de \, parada \, procesador \, segmentado} \times \frac{Tiempo \, Ciclo_{multi-ciclo}}{Tiempo \, Ciclo_{segmentado}}$$

### <u>Ejercicio</u>: speed-up de ... Doble-Puerto vs. Puerto-Unico


- Máquina A: Segmentada con Memoria de doble puerto ("Arquitectura Harvard")
- Máquina B: Segmentada con Memoria de puerto único,
   TB = TA /1.05 (B tiene mayor frecuencia que A)
- · CPI Ideal = 1 para ambos
- · Loads = 40% instrucciones totales

```
SpeedUp_{A} = [N\_Segmentos / (1 + 0)] \times (T_{MC} / T_{SEG\_A})
= N\_Segmentos
SpeedUp_{B} = [N\_Segmentos / (1 + 0.4 \times 1)] \times [T_{MC} / (T_{SEG\_A} / 1.05)]
= (N\_Segmentos / 1.4) \times 1.05
= 0.75 \times N\_Segmentos
SpeedUp_{A} / SpeedUp_{B} = N\_Segmentos / (0.75 \times N\_Segmentos) = 1.33X
```

 Máquina A es 1.33X más rápida, aunque sea de frecuencia inferior

# Dependencias de Datos (en "r1")





# 3 Tipos de Dependencias de Datos (1)



· RAW: Lectura después de escritura

```
I: add r1,r2,r3 (escribe después)
J: sub r4,r1,r3 (lee antes)
```

"Dependencia Verdadera" debido a necesidad de comunicación de datos

- · Aparece en Procesadores Segmentados con ejecución en orden o fuera de orden
- Optimizaciones para mejorar la eficiencia del software:
  - Banco de registro que lee y escribe en 1 ciclo
  - Reordenamiento
  - Anticipaciones






· WAR: Escritura después de lectura

```
I: sub r4,r1,r3 (lee después)
J: add r1,r2,r3 (escribe antes)
K: mul r6,r1,r7
```

- "Anti-Dependencia" debido a la reutilización de "r1" (el compilador no tiene registros disponibles)
- · ¿Puede ocurrir en el DLX32p?. Razona la respuesta ...

# Respuesta: No existen dependencias WAR en DLX32p!








· WAW: Escritura después de escritura

```
I: sub r1,r4,r3 (escribe después)
J: add r1,r2,r3 (escribe antes)
K: mul r6,r1,r7
```

- "Dependencia de Salida" debido a la reutilización de "r1" (el compilador no tiene registros disponibles)
- · ¿Puede ocurrir en el DLX32p?. Razona la respuesta ...


# Respuesta: No existen dependencias WAW en DLX32p



# Orden de las Instrucciones

# Optimización: Anticipación para evitar Dependencias Verdaderas RAW


Tiempo (ciclos de reloj)



# Dependencias de Datos que no resuelve la Anticipación








## Solución: Burbujas

Tiempo (ciclos de reloj)





# Dependencias de Control



# Consecuencias: penalizaciones por cambio en el flujo de instrucciones

- Objetivo prestacional: conseguir el menor impacto debido al <u>vaciado y llenado de la ruta de datos</u> segmentada
- · Inconvenientes de las instrucciones de salto:
  - Se tarda en decodificar instrucciones
  - Se tarda en computar el contenido del siguiente PC (NextPC)
  - En saltos condicionales, se tarda en computar la condición
- Problemas con saltos originados por Interrupciones y Excepciones
  - ¿Cuándo se debe interrumpir el flujo de instrucciones?
  - ¿Cuánta información debemos guardar para restaurar el estado del procesador después de resuelta la interrupción?

Microarquitectura de DLX32p Búsqueda de la Decodificación Ejecución Write Acceso a Búsqueda datos . Calc. Direc. Memoria Instrucción Back MUX\_PC CONTROL Next PC condición de beq Cero? Rs1 Banco PC Rs2 RW Regs Dat Imm 26 25 21 20 16 15 11 Signo Орх Rs1 Rs2 Rd 26 25 21 20 16 15 Rs2 Rs2 Inm Rd 31 26 **WB** Data Inm

### Riesgos de Control para Saltos Condicionales



- · Solución 1 (más sencilla): PARAR EL FLUJO
- · DLX32p original: retardo de saltos condicionales/incondicionales = 2 ciclos
- · Si CPI = 1, 30% de saltos condicionales, 2 ciclos de penalización => nuevo CPI = 1.6 !

	ciclo1	ciclo2	ciclo3	ciclo4	ciclo5	ciclo6	ciclo7	ciclo8	ciclo9
Instr. Salto	IF	ID	EX	MEM	WB				
Cond.									
Siguiente		(IF!	IF!	IF	ID	EX	MEM	WB	
Siguiente	Р	ENALI	ZACIÓ	Z	IF	ID	EX	MEM	WB
+1									


### Riesgos de Control para Saltos Condicionales


- · Solución 2:
  - Calcular NextPC en ID incluyendo un nuevo sumador
  - Penalización saltos tomados: 1 ciclo
  - Penalización saltos no-tomados: O ciclo

	ciclo1	ciclo2	ciclo3	ciclo4	ciclo5	ciclo6	ciclo7	ciclo8	ciclo9
Instr. Salto	IF	IP	EX	MEM	WB				
Cond.									
<b>Destino</b>	(	IF!	IF'	ID	EX	MEM	WB		
del Salto									
Destino PE	NALI	ZACIO	)N= 1	IF	ID	EX	MEM	WB	
Salto	C	ICLO							

	ciclo1	ciclo2	ciclo3	ciclo4	ciclo5	ciclo6	ciclo7	ciclo8	ciclo9
Instr. Salto	IF	ID	EX	MEM	WB				
Cond.		F							
Siguiente	(	IF	) ID	EX	MEM	WB			
			ĺ						
Destino			. IF	ID	EX	MEM	WB		
Salto Pl	ENALI	ZACIO	DN = 0						
		TCIO						1	

### DLX32p (Solución 2)





### Características generales de las U.F. MultiCICLO en procesadores segmentados


- LATENCIA de una unidad funcional: número de ciclos de reloj transcurridos entre que una unidad funcional empieza a generar un resultado y la primera instrucción que puede utilizar el resultado finalmente generado (en la misma u otra unidad funcional)
- INTERVALO DE REPETICIÓN: número de ciclos transcurridos entre el inicio de 2 operaciones sucesivas en una misma unidad funcional
- · Número de segmentos de una U.F. = latencia + 1

DLX32mf: Unidad	Latencia	Intervalo
Funcional	(ciclos)	Repetición
		(ciclos)
ALU Enteros	0	1
Memoria de datos (LW)	1 (por	1
	"burbuja")	
Suma FP	3	1
Multiplicación	6	1
División (no segmentada)	24	25

# Dependencias Estructurales en Operaciones Multiciclo



- Dependencias Estructurales
  - Debido a las <u>distintas latencias</u> de las unidades funcionales. <u>Solución</u>: insertar burbuja hasta que se resuelva la dependencia
  - Dependencia WB: Debido a que el <u>número de escrituras</u> en banco de registros es mayor que 1




### Dependencias de Datos y Anticipación en Operaciones Multiciclo

- · Tipos de dependencias de datos
  - <u>RAW</u>: el problema aquí es más influyente. Solución: anticipación donde se pueda, o burbujas.
  - <u>WAW</u>: debido a que instrucciones posteriores a una dada tienen menor latencia de ejecución. Para el DLX32mf, esta dependencia puede influir negativamente. Solución: parar el cauce; o dejar evolucionar la segunda instrucción además de no dejar que la primera instrucción actualice el estado del procesador (registros o memoria de datos).
  - <u>WAR</u>: no existe en DLX32mf, ya que todas las instrucciones tardan lo mismo en leer los datos (etapa ID) aunque tarden un número diferente de ciclos en escribir los resultados.


# Dependencias de Datos de instrucciones multiciclo en DLX32mf





Prestaciones de MIPS R4000 (similar a DLX32mf)

<u>CPI superior a 1 (CPI ideal=1), causas:</u>



MIPS R4000 Integer Pipeline

The MIPS R4000 architecture's use of superpipelining increases load and branch delays, and also the amount of forwarding required among the stages.

### Load Delays:

If the result of a load is used in the next instruction, it causes a 2 cycle stall in the R4000 pipeline. This is due to the fact that the result of the load is not available to later instrucitons until the DS stage.

Instruction	1	2	3	4	5	6	7	8	9	10	11
LW R1,(R2)	IF	IS	RF	EX	DF	DS	TC	WB			
ADD R3,R4,R1		IF	IS	RF	stall	stall	EX	DF	DS	TC	WB

### Penalizaciones por Loads (1 o 2 ciclos)

https://es.wikipedia.

org/wiki/MIPS\_(pro

cesador)

### **Branch Delays:**

Taken branches result in a 3 cycle stall, as condition evaluation and branch target computation occur in the EX stage.

Instruction	1	2	3	4	5	6	7	8	9
Branch	IF	IS	RF	EX	DF	DS	TC	WB	
Delay Slot		IF	IS	RF	EX	DF	DS	TC	WB
Stall			stall						
Stall				stall	stall	stall	stall	stall	stall
Branch Target					IF	IS	RF	EX	DF

Penalizaciones por Saltos Tomados (2 ciclos + slots no llenos por salto retardado)

An untaken branch results in no stalls, it simply uses a one cycle delay slot.

Instruction	1	2	3	4	5	6	7	8	9
Branch	IF	IS	RF	EX	DF	DS	TC	WB	
Delay Slot		IF	IS	RF	EX	DF	DS	TC	WB
Branch Instruction + 2			IF	IS	RF	EX	DF	DS	TC
Branch Instruction + 3				IF	IS	RF	EX	DF	DS

Penalizaciones por Saltos No Tomados (slots no llenos por salto retardado)

- Penalizaciones por Resultados FP: dependencia RAW (latencia)
- Penalizaciones por Riesgos Estructurales FP: hardware insuficiente, cuello de botella en unidad funcional (paralelismo reduciría esta penalización)

Tema 1-2/79

### Prestaciones de MIPS R4000 (similar a DLX32mf)

IS

Instruction memory


RF

DS

8 etapas

- CPI superior a 1 (CPI ideal=1), causas:
  - Penalizaciones por Loads (1 o 2 ciclos)
  - Penalizaciones por Saltos (2 ciclos + slots no llenos por salto retardado)
  - Penalizaciones por Resultados FP: dependencia RAW (latencia)

- Penalizaciones por Riesgos Estructurales FP: hardware insuficiente, cuello de botella en unidad funcional (paralelismo reduciría esta



### Análisis de Prestaciones de Procesadores con Operaciones Multiciclo (R4000)



- · Conclusiones sobre SPEC cpu 89 fp ([HP03]pp.A57)
  - <u>Número promedio de ciclos de parada por</u> <u>instrucción</u>= 0.65 - 3.2
    - » 82% (mayoritario) ocasionado por las "burbujas" insertadas en la ruta de datos debido a las dependencias de resultados en operaciones FP.
    - » 18% (restante) se origina en: saltos, LD, dependencias estructurales, comparaciones.