

Arquitectura de Computadores



Tema 3-2. Planificación Dinámica de Instrucciones. Ejecución Fuera de Orden.

Sumario

- · Planificación "Dinámica" de Instrucciones en Tiempo de Ejecución
 - Concepto 000: Ejecución Fuera de Orden
 - Algoritmo de Tomasulo
 - Microarquitectura del procesador DLX32000
 - Simulación del procesador DLX32000

¿Puede el HW hacer que el CPI se acerque a 1?

- · ¿Por qué HW necesita extraer ILP en tiempo de ejecución?
 - No se conocen las dependencias en tiempo de compilación
 - Compilador más simple
 - Compatibilidad de código entre distintas máquinas
- Idea #1: <u>Ejecución Fuera de Orden</u>
 Permitir que instrucciones posteriores a las que generan penalizaciones se puedan ejecutar

```
DIVD F0,F2,F4 <- instrucción con latencia grande ADDD F10,F0,F8

SUBD F12,F8,F14 <- instrucción con latencia pequeña
```

¿Ejecución Fuera de Orden ⇒

Terminación Fuera de Orden?

 Idea #2: Renombramiento de Registros en tiempo ejecución

```
DIVD F0,F2,F4

ADDD F10,F0,F8

SUBD F0,F8,F14

MULD F6,F10,F0

DIVD F0,F2,F4

ADDD F10,F0,F8

SUBD F100,F8,F14

MULD F6,F10,F100
```

Eliminar totalmente las dependencias WAR y WAW

Instrucciones DLX que usaremos


- LD (Load Double-Precision Floating-Point)
 - LD Rd, offset(Rs1); LD F4, -95(R2)
- SD (Store Double-Precision Floating-Point)
 - SD offset(Rs1), Rd; SD -95(R2), F4
- ADDD (Double-Precision Floating-Point Add Signed)
 - ADDD Rd, Rs1, Rs2; ADDD F2, F0, F4
- SUBD (Double-Precision Floating-Point Substract Signed)
 - SUBD Rd, Rs1, Rs2; SUBD F2, F0, F4
- SUBI (Integer Substract Immediate Signed)
 - SUBI Rd, Rs1, immediate; SUBI R1,R1,8
- ADDI (Integer Add Immediate Signed)
 - ADDI Rd, Rs1, immediate; ADDI R5, R2, -645
- BNEZ (Branch On Integer NotEqual To Zero)
 - BNEZ R8, Salto; BNEZ R1, Loop
- MULTD (Double-Precision Floating-Point Multiply Signed)
 - MULTD Rd, Rs1, Rs2; MULTD F2, F0, F4
- DIVD (Double-Precision Floating-Point Division Signed)
 - DIVD Rd, Rs1, Rs2; DIVD F2, F0, F4
- SGTI (Set On Greater Than Immediate)
 - SGTI Rd, Rs1, immediate; SGTI R4, R2, 648



Algoritmo de Tomasulo



- Control y búfers <u>distribuidos</u> con las unidades funcionales (FU)
 - Los búfers se llaman <u>Estaciones de Reserva (ER)</u>; donde están "anotadas" las operaciones pendientes
 - Búfer es un circuito de almacenamiento temporal, en el cual datos e instrucciones se guardan temporalmente mientras se espera a que sean transferido desde un dispositivo de entre o hacia un dispositivo de salida.



Algoritmo de Tomasulo


- Los registros de las instrucciones se remplazan por punteros a las Estaciones de Reserva, denominado Renombramiento de Registros
 - Renombramiento evita WAR, WAW
 - Permite que existan más Estaciones de Reserva que registros de la arquitectura, por lo que se pueden hacer más optimizaciones que con el compilador
- Los resultados generados en la FU se envían a través de <u>Bus de Datos Común</u> a las ER que están pendientes de recibir el resultado
- · Load y Stores se tratan como FU con ER también
- · Las instrucciones de enteros pueden adelantarse a los saltos, permitiendo bloques básicos más grandes



Procesador DLX32000


- · Escalar: envío y retirado de 1 instrucción/ciclo
- · Microarquitectura de 5 etapas: IF, ID, IS, EX, WB
- · Envio a ejecutar instrucciones (IS) en Orden
- Ejecución (EX) y Post-escritura (WB) <u>Fuera de</u>
 <u>Orden</u>
- <u>Latencias</u> de instrucciones con operaciones multiciclo en unidad funcional (UF) respecto a instrucciones dependientes
 UF | Segmentos UF |

Ente	ero	1 ciclo
Multiplicac	ión	10 ciclos
Suma/Resta	FP	2 ciclos
Acceso Memo	ria	2 ciclos
Divis	sión	40 ciclos



Bus Común de Datos (CDB)

DLX32000: Etapas IS, EX y WB



Bus Común de Datos (CDB)

Etapas de Ejecución de Instrucciones en el Algoritmo de Tomasulo

1. Envío a Ejecutar (Issue, IS)—obtiene las instrucciones desde la Cola de Instrucciones FP

Si existen ER libres (no riesgo estructural). Control envía instrucciones y operandos (renombramiento registros en caso de no estar actualizados).

2. Ejecución (EX)—operaciones sobre los operandos

Cuando ambos operandos están disponibles, entonces la operación se envía a ejecutar; si no, observa CDB a que se transmita el resultado.

3. Escritura de Resultados (WB)—finaliza ejecución

Envía resultado de operación por CDB a todas las ER que lo están esperando; ER marca que el operando está disponible en ER

- · bus "normal" de datos: datos + destino ("go to" bus)
- · Bus Común de Datos: dato + fuente ("come from" bus)
 - 64 bits de datos + 4 bits dirección fuente de la FU
 - Escribe el resultado en ER' si la FU+ER que produce el resultado coincide con la FU+ER desde donde se espera el resultado y que está anotado en ER'

Componentes de las Estaciones de Reserva

Op: Operación (ej.: +, -, x, /)

Vj. Vk: Valor de los operandos fuente

Qj, Qk: Estaciones de Reserva que producirán resultado

Qj,Qk=0 => listo, valor está en Vj/Vk

Busy: Estación de Reserva ocupada

A: Dirección de acceso a memoria

Estaciones de Reserva		S1	S2	RS	RS	
Tiempo Nombre	Ocupa	Op	Vj	Vk	Qj	Qk
Add1	No					
Add2	No					
Add3	No					
Mult1	No					
Mult2	No					

Componentes del Registro de Estados



Registro de Estado—Indica qué FU+ER será la última que escribirá cada registro de la arquitectura. En blanco cuando no existan instrucciones pendientes que escriban en ese registro.

Estado de los resultados

Simulación de Tomasulo en el Procesador DLX32000




Estado de la Instrucción: I	S = EX	X WB
-----------------------------	--------	------

Instrucció	ón	j	k	Issue	Termina	Escribe
LD	F6	34+	R2			
LD	F2	45+	R3			
MULTD	F0	F2	F4			
SUBD	F8	F6	F2			
DIVD	F10	F0	F6			
ADDD	F6	F8	F2			

	Ocupada	Dirección
Load1	No	
Load2	No	
Load3	No	

Estaciones de Reserva



SI

Estado de los resultados

CICLO F0 F2 F4 F6 F8 F10 F12 ... F30

ER

*S*2

RS

RS



	1 1	1 1	/ 7	7	• /
HCTAA	αd	0	\cap	nctrii	cción:
Lsiaa	o u	$\epsilon \iota$	\boldsymbol{u}	<i>lisii u</i>	ccion.

F8

F10

F6

IS	EX	$W\!B$
		"ID

k	Issue	Termina	Escribe	Ti
R2	1			
R3				
F4				
F2				
F6				
F2				

SI

Vj

*S*2

Vk

iempo	restante	Ocupada
2	Load1	SI

Load2
Load3

RS

Qk

SI	34+R2
No	
No	

Dirección

Estaciones de Reserva

SUBD

DIVD

ADDD

Tiempo Nombre	Осира	Op
Add1	No	
Add2	No	

F6

F0

F8

Add3 No Mult1 No Mult2 No

Estado de los resultados

CICLO

ER

F0 F2 F4

F6

Load1

RS

Qj

F8

F10

F12

F30

Resumen Ejemplo



CICLOS	1	2	3	4	5	6	7	8	9	10	11	12	 15	16	17	•••	55	56	57
LD	IS																		
LD																			
MULTD																			
SUBD																			
DIVD																			
ADDD																			

Leyendas:

IS: etapa enviar a ejecutar

EX: etapa ejecución en la unidad funcional

WB: etapa postescritura/retirado/terminación de la instrucción


<...>!: instrucción está bloqueada en una etapa determinada <...>



Estado de la Instrucción:

 I^{g}

EX WB



Estado de los resultados

CICLO

ER

F0 F2

F4 F6

F8

F10

F12

F30

Load2 Load1

 Nota: Se copia la dirección de acceso a memoria de Load1 en un registro del controlador de memoria

Resumen Ejemplo



CICLOS	1	2	3	4	5	6	7	8	9	10	11	12	 15	16	17	 55	56	57
LD	IS	EX																
LD		IS																
MULTD																		
SUBD																		
DIVD																		
ADDD																		


Leyendas:

IS: etapa enviar a ejecutar

EX: etapa ejecución en la unidad funcional

WB: etapa postescritura/retirado/terminación de la instrucción

<...>!: instrucción está bloqueada en una etapa determinada <...>



Estado de los resultados

- · Nota: nombres de registros "renombrados" en ER
- · Load1 accede a cache datos; quién espera por Load1?

Resumen Ejemplo



CICLOS	1	2	3	4	5	6	7	8	9	10	11	12	 15	16	17	 55	56	57
LD	IS	EX	EX															
LD		IS	EX															
MULTD			IS															
SUBD																		
DIVD																		
ADDD																		

Leyendas:

IS: etapa enviar a ejecutar

EX: etapa ejecución en la unidad funcional

WB: etapa postescritura/retirado/terminación de la instrucción

<...>!: instrucción está bloqueada en una etapa determinada <...>



Estado de	e la Ir	nstruc	ción:	IS	EX	WB						111111111
Instrucci	ón	j	k	Issue	Termina	Escribe	Tiempo		Ocupada	Dirección	_	
LD	F6	34+	R2	1	3	4		Load1	No			
LD	F2	45+	R3	2	4		0	Load2	SI	45+R3		
MULTD	F0	F2	F4	3				Load3	No			
SUBD	F8	F6	F2	4								
DIVD	F10	F0	F6									
ADDD	F6	F8	F2									
Estacione	es de	Reser	va		S1	<i>S</i> 2	RS	RS				
	Tiempo	Nombre (Осира	Op	Vj	Vk	Qj	Qk	_			
		Add1	SI	SUBD	M(A1)			Load2				
		Add2	No									
		Add3	No									
		Mult1	SI	MULTD		R(F4)	Load2					
		Mult2	No									
Estado de	e los i	resulta	ados									
CICLO)			F0	<i>F</i> 2	<i>F4</i>	F6	F8	F10	F12	•••	F30

M(A1) Add1

· Load2 completada; quién espera por Load2?

Mult1 Load2

UF

Resumen Ejemplo



CICLOS	1	2	3	4	5	6	7	8	9	10	11	12	 15	16	17	 55	56	57
LD	IS	EX	EX	WB														
LD		IS	EX	EX														
MULTD			IS	EX!														
SUBD				IS														
DIVD																		
ADDD																		

Leyendas:


IS: etapa enviar a ejecutar

EX: etapa ejecución en la unidad funcional

WB: etapa postescritura/retirado/terminación de la instrucción

<...>!: instrucción está bloqueada en una etapa determinada <...>





Estado de los resultados

CICLO F0*F*2 F4 *F*6 F8 F10 F12 F30 5 UFMult1 M(A2)M(A1)Add1 Mult2

 Nota: Se copia el resultado de Load2 en Add1 y Mult1, y se inicializan los contadores. En este ciclo empiezan las operaciones SUBD y MULTD

Resumen Ejemplo



CICLOS	1	2	3	4	5	6	7	8	9	10	11	12	 15	16	17	 55	56	57
LD	IS	EX	EX	WB														
LD		IS	EX	EX	WB													
MULTD			IS	EX!	EX!													
SUBD				IS ^{F6}	EX!													
DIVD					IS													
ADDD																		

Leyendas:

IS: etapa enviar a ejecutar

EX: etapa ejecución en la unidad funcional

WB: etapa postescritura/retirado/terminación de la instrucción

<...>!: instrucción está bloqueada en una etapa determinada <...>

S1 S2

RS

RS



Estado de la Instrucción:	IS	EX	WB
---------------------------	----	----	----

Instrucció	ón	j	k	Issue	Termina	Escribe
LD	F6	34+	R2	1	3	4
LD	F2	45+	R3	2	4	5
MULTD	F0	F2	F4	3		
SUBD	F8	F6	F2	4		
DIVD	F10	F0	F6	5		
ADDD	F6	F8	F2	6		

	Ocupada	Dirección
Load1	No	
Load2	No	
Load3	No	

Estaciones de Reserva

Tiempo Nombre	Осира	Op	Vj	Vk	Qj	Qk
1 Add1	SI	SUBD	M(A1)	M(A2)		
Add2	SI	ADDD		M(A2)	Add1	
Add3	No					
9 Mult1	SI	MULTD	M(A2)	R(F4)		
Mult2	SI	DIVD		M(A1)	Mult1	

Estado de los resultados

CICLO		F0	<i>F</i> 2	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
6	UF	Mult1	M(A2)		Add2	Add1	Mult2			

Resumen Ejemplo



CICLOS	1	2	3	4	5	6	7	8	9	10	11	12	 15	16	17		55	56	57
LD	IS	EX	EX	WB												I			
LD		IS	EX	EX	WĄ	F2													
MULTD			IS	EX!		EX													
SUBD				IS	EX!	EX													
DIVD					IS	EX!													
ADDD						IS													

Leyendas:

IS: etapa enviar a ejecutar

EX: etapa ejecución en la unidad funcional

WB: etapa postescritura/retirado/terminación de la instrucción

<...>!: instrucción está bloqueada en una etapa determinada <...>



Estado de	la In	struc	ción:	IS	EX	WB				
Instrucció	ón	j	k	Issue	Termina	Escribe			Ocupada	Dirección
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4	7					
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6						
Estacione	s de 1	Reser	<i>a</i>		S1	<i>S</i> 2	RS	RS		
	Tiempo	Nombre	Осира	Op	Vj	Vk	Qj	Qk	_	
	0	Add1	SI	SUBD	M(A1)	M(A2)				
		Add2	SI	ADDD		M(A2)	Add1			
		Add3	No							
	8	Mult1	SI	MULTD	M(A2)	R(F4)				

Estado de los resultados

Mult2

CICLO		F0	<i>F</i> 2	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
7	UF	Mult1	M(A2)		Add2	Add1	Mult2			

M(A1) Mult1

· Add1 completada; quién espera por ella?

DIVD



Estado de	la In	struc	ción:	IS	EX	WB			
Instrucció	ón	j	k	Issue	Termina	Escribe		Ocupada	Dirección
LD	F6	34+	R2	1	3	4	Load1	No	
LD	F2	45+	R3	2	4	5	Load2	No	
MULTD	F0	F2	F4	3			Load3	No	
SUBD	F8	F6	F2	4	7	8			
DIVD	F10	F0	F6	5					
ADDD	F6	F8	F2	6					

Estaciones de Reserva *S*2 SI RS Vj VkOp Q_j Tiempo Nombre Ocupa

Add1 No

2 Add2 Yes ADDD (M-M) M(A2)

Add3 No

7 Mult1 Yes MULTDM(A2) R(F4)

Mult2 Yes **DIVD** M(A1) Mult1

Estado de los resultados

CICLO

8

UF

F0F2 *F4*

F6

F8

RS

Qk

F10

F12

F30

Mult1 M(A2) Add2

(M-M) Mult2

Resumen Ejemplo



CICLOS	1	2	3	4	5	6	7	8	9	10	11	12		15	16	17	•••	55	56	57
LD	IS	EX	EX	WB.									l	I						
LD		IS	EX	EX	WĘ.	\														
MULTD			IS	EX!	EX	EX	EX	EX												
SUBD				IS F	EX!	EX	EX	WB												
DIVD					IS	EX!	EX!	EX!												
ADDD						IS	EX!	EX!												

Leyendas:

IS: etapa enviar a ejecutar

EX: etapa ejecución en la unidad funcional

WB: etapa postescritura/retirado/terminación de la instrucción

<...>!: instrucción está bloqueada en una etapa determinada <...>

*S*2



E_{s}	stado de	la In	struc	ción:	IS	EX	WB
	Instrucció	, on	j	k	Issue	Termina	Escribe
	LD	F6	34+	R2	1	3	4
	LD	F2	45+	R3	2	4	5
	MULTD	F0	F2	F4	3		
	SUBD	F8	F6	F2	4	7	8
	DIVD	F10	F0	F6	5		

F2

	Ocupada	Dirección
Load1	No	
Load2	No	
Load3	No	

Estaciones de Reserva

F6

F8

ADDD

Vj VkQkOp Q_j Tiempo Nombre Ocupa Add1 No

1 Add2 SI ADDD (M-M) M(A2) Add3 No 6 Mult1 MULTDM(A2) R(F4) Mult2 SI **DIVD** M(A1) Mult1

SI

Estado de los resultados

CICLO

9

UF

F0F2

F4

F6

F8

RS

F10

F12

F30

Mult1 M(A2) Add2

RS

(M-M) Mult2



Estado de	la In	struc	ción:	IS	EX	$W\!B$				
Instrucció	'n	\dot{j}	k	Issue	Termina	Escribe			Ocupada	Dirección
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	10					
Estaciones	s de 1	Reser	va		S1	<i>S</i> 2	RS	RS		
	Tiempo	Nombre	Осира	Op	Vj	Vk	Qj	Qk		
		Add1	No							
	0	Add2	SI	ADDD	(M-M)	M(A2)				
		Add3	No							
	5	Mult1	SI	MULTE	M(A2)	R(F4)				

Estado de los resultados

Mult2 SI

CICLO		F0	<i>F</i> 2	<i>F4</i>	<i>F6</i>	F8	F10	F12	•••	F30
10	UF	Mult1	M(A2)		Add2	(M-M)	Mult2			

M(A1) Mult1

· Add2 completada; quién espera por ella?

DIVD



Estado	de la	Instrucción:	IS	EX	$W\!B$
-			7		

Instrucció	n	\dot{J}	k	Issue	Termina	Escribe
LD	F6	34+	R2	1	3	4
LD	F2	45+	R3	2	4	5
MULTD	F0	F2	F4	3		
SUBD	F8	F6	F2	4	7	8
DIVD	F10	F0	F6	5		
ADDD	F6	F8	F2	6	10	11

	Ocupada	Dirección
Load1	No	
Load2	No	
Load3	No	

Estaciones de Reserva

```
V_j
                                Vk
                  Op
                                       Qj
                                             Qk
Tiempo Nombre Ocupa
     Add1
            No
     Add2
            No
     Add3
            No
   4 Mult1
             SI
                MULTDM(A2) R(F4)
     Mult2
             SI
                  DIVD
                               M(A1) Mult1
```

SI

Estado de los resultados

S2

RS

RS

 Todas las instrucciones rápidas se han completado en este ciclo!



Estado de	la In	struc	ción:	IS	EX	$W\!B$				
Instrucció	ón	j	k	Issue	Termina	Escribe			Ocupada	Dirección
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	10	11				
Estacione	s de 1	Reseri	va		S1	<i>S</i> 2	RS	RS		
	Tiempo	Nombre	Осира	Op	Vj	Vk	Qj	Qk	_	
		Add1	No							
		Add2	No							

MULTD M(A2) R(F4)

Estado de los resultados

Add3

Mult2

3 Mult1

No

SI

DIVD

CICLO		F0	<i>F</i> 2	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
12	UF	Mult1	M(A2)		(M-M+N)	(M-M)	Mult2			



Estado de	la In	struc	ción:	IS	EX	WB			
Instrucció	n	j	k	Issue	Termina	Escribe		Ocupada	Dirección
LD	F6	34+	R2	1	3	4	Load1	No	
LD	F2	45+	R3	2	4	5	Load2	No	
MULTD	F0	F2	F4	3			Load3	No	
SUBD	F8	F6	F2	4	7	8			
DIVD	F10	F0	F6	5					
ADDD	F6	F8	F2	6	10	11			
Estaciona	a da l	Dagam	10		C 1	CO	DC DC		

Estaciones de Reserv	va		S1	<i>S</i> 2	RS	RS
Tiempo Nombre	Осира	Op	Vj	Vk	Qj	Qk
Add1	No					
Add2	No					
Add3	No					
2 Mult1	SI	MULTD	M(A2)	R(F4)		
Mult2	SI	DIVD		M(A1)	Mult1	

Estado de los resultados

CICLO		F0	<i>F</i> 2	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
13	UF	Mult1	M(A2)		(M-M+N)	(M-M)	Mult2			



Estado de	la Ir	istruc	ción:	IS	EX	WB				
Instrucció	'n	j	k	Issue	Termina	Escribe			Ocupada	Dirección
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	FO	F6	5						
ADDD	F6	F8	F2	6	10	11				
Estaciones	s de l	Reser	va		S1	<i>S</i> 2	RS	RS		
	Tiempo	Nombre	Осира	Op	Vj	Vk	Qj	Qk	_	
		Add1	No							

MULTDM(A2) R(F4)

Estado de los resultados

Add2

Add3

Mult2

1 Mult1

No

No

SI

DIVD

CICLO		F0	<i>F</i> 2	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
14	UF	Mult1	M(A2)		(M-M+M)	(M-M)	Mult2			



Estado de	la In	istruc	ción:	IS	EX	$W\!B$				
Instrucció	ón	\dot{j}	k	Issue	Termina	Escribe			Ocupada	Dirección
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3	15			Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	FO	F6	5						
ADDD	F6	F8	F2	6	10	11				
Estacione	s de l	Reser	va		S1	<i>S</i> 2	RS	RS		
	Tiempo	Nombre	Осира	Op	Vj	Vk	Qj	Qk	_	
		Add1	No							

MULTD M(A2) R(F4)

Estado de los resultados

Add2

Add3

Mult2

0 Mult1

No

No

SI

DIVD

CICLO		F0	<i>F</i> 2	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
15	UF	Mult1	M(A2)		(M-M+M)	(M-M)	Mult2			



Estado de	la In	nstruc	ción:	IS	EX	WB				
Instruccio	ón	j	k	Issue	Termina	Escribe			Ocupada	Dirección
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3	15	16		Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	10	11				
Estacione	s de	Reser	<i>ra</i>		S1	<i>S</i> 2	RS	RS		
	Tiempo	o Nombre	Осира	Op	Vj	Vk	Qj	Qk	_	
		Add1	No							
		Add2	No							
		Add3	No							
		Mult1	No							
	40	Mult2	SI	DIVD	M*F4	M(A1)]	

Estado de los resultados

 Se ha evitado el riesgo por dependencia WAR entre las instrucciones DIVD y ADDD



Computación más rápida que la luz (se saltan unos cuantos ciclos)



Estado de	la In	struc	ción:	IS	EX	WB				
Instrucció	'n	\dot{j}	k	Issue	Termina	Escribe			Ocupada	Dirección
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3	15	16		Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	FO	F6	5						
ADDD	F6	F8	F2	6	10	11				
Estaciones	s de 1	Reseri	<i>r</i> a		S1	<i>S</i> 2	RS	RS		
	Tiempo	Nombre	Осира	Op	Vj	Vk	Qj	Qk	_	
		Add1	No							
		Add2	No							

DIVD M*F4 M(A1)

Estado de los resultados

No

No

SI

Add3

Mult1

1 Mult2

CICLO		F0	<i>F</i> 2	<i>F4</i>	<i>F6</i>	F8	F10	<i>F12</i>	•••	F30
55	UF	M*F4	M(A2)		(M-M+M)	(M-M)	Mult2			



Estado de	la In	ıstruc	ción:	IS	EX	WB				
Instruccio	ón	j	k	Issue	Termina	Escribe			Ocupada	Dirección
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3	15	16		Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	F0	F6	5	56					
ADDD	F6	F8	F2	6	10	11				
Estacione	s de	Reser	va		S1	<i>S</i> 2	RS	RS		
	Tiempo	Nombre	Ocupa	Op	Vj	Vk	Qj	Qk		
		Add1	No							
		Add2	No							
		Add3	No							
		Mult1	No							
	C	Mult2	SI	DIVD	M*F4	M(A1)				

Estado de los resultados

CICLO F0 F2 F4 F6 F8 F10 F12 ... F30

56 UF M*F4 M(A2) (M-M+M) (M-M) Mult2

· Mult2 completada; quién espera por ella?

WB

S2

RS

RS




Estado	de	la	Instrucción:	IS	EX	
--------	----	----	--------------	----	----	--

Instrucció	\dot{j}	k	Bout	Т	scrive	1			
LD	F6	34+	R2	1		3	4		
LD	F2	45+	R3	2		4	5		
MULTD	F0	F2	F4	3		15		16	
SUBD	F8	F6	F2	4		7		8	
DIVD	F10	F0	F6	5		56		57	
ADDD	F6	F8	F2	6	10			11	
			L						,

	Ocupada	Dirección
Load1	No	
Load2	No	
Load3	No	

Estaciones de Reserva



SI

Estado de los resultados

CICLO F0 F2 F4 F6 F8 F10 F12 ... F30
UF M*F4 M(A2) (M-M+M) (M-M) Result

 Conclusión: Envío a ejecutar En-Orden, Ejecución y Terminación Fuera-De-Orden.

Resumen Ejemplo



CICLOS	1	2	3	4	5	6	7	8	9	10	11	12		15	16	17	•••	55	56	57
LD	IS	EX	EX	WB																
LD		IS	EX	EX	WŖ															
MULTD			IS	EX!	EX!	EX	EX	EX	EX	EX	EX	EX		EX	WB					
SUBD				IS ^{F6}	EX!	EX	EX	WB,							`					
DIVD					IS				•	EX!		EX!		EX!	EX!	EX		EX	EX	WB
ADDD						IS	EX!	EX!	EX	EX	WB									
													-	-			•			

Leyendas:

IS: etapa enviar a ejecutar

EX: etapa ejecución en la unidad funcional

WB: etapa postescritura/retirado/terminación de la instrucción

<...>!: instrucción está bloqueada en una etapa determinada <...>