Arquitectura de Computadores



Tema 3-1. Planificación Estática de Instrucciones



Sumario

- Terminología
- · Reordenación de instrucciones
- · Desenrollamiento de bucles
- · Procesadores de gran tamaño de palabra
- · Desenrollamiento simbólico de bucles



Terminología

- · Planificación estática de instrucciones
 - Tarea realizada por el compilador antes de ejecutar el código que implementa un determinado algoritmo
 - Esta tarea consiste en la ordenación previa de las instrucciones que ejecutará posteriormente el procesador de forma secuencial en el tiempo

Jerarquía de los niveles de abstracción del computador



Programa de Lenguaje de alto Nivel

Compilador (incluye Planificación Estática de Instrucciones)

Modelo del Programador de la Arquitectura de Repertorio de Instrucciones

Programa en Lenguaje Ensamblador

Ensamblador

Modelo del Hardware de la Arquitectura de Repertorio de Instrucciones

Programa en Lenguaje Máquina temp = v[k];Problema Algoritmos v[k] = v[k+1];**Programas** Sistema Operativo v(k+1) = temp;Compilador **Firmware** Arquitectura del Repertorio de Instrucciones lw \$15,0(\$2) MEM Procesador Ruta de Datos + Control \$16,4(\$2) Diseño Digital sw \$16,0(\$2) Circuitos Electrónicos sw \$15,4(\$2) Integración

0000 1001 1100 0110 1010 1111 0101 1000 1010 1111 0101 1000 0000 1001 1100 0110 1100 0110 1010 1111 0101 1000 0000 1001 0101 1000 0000 1001 1100 0110 1010 1111

Arquitectura del Repertorio de Instrucciones

Interpretación máquina

Microarquitectura:
Modelo Hardware
de los circuitos
electrónicos que
forman el
procesador


Especificación de la ruta de datos y el control


Reg1 C
Reg2

ALUOP[0:3] <=

InstReg[9:11] & MASK

Microarquitectura de DLX32p (arquitec=DLX)







Instrucciones DLX que usaremos a continuación



- LD (Load Double-Precision Floating-Point)
 - -LD Rd, offset(Rs1); LD F4, -95(R2)
- SD (Store Double-Precision Floating-Point)
 - SD offset(Rs1), Rd; SD -95(R2), F4
- ADDD (Double-Precision Floating-Point Add Signed)
 - ADDD Rd, Rs1, Rs2; ADDD F2, F0, F4
- SUBI (Integer Substract Immediate Signed)
 - SUBI Rd, Rs1, immediate; SUBI R1,R1,8
- ADDI (Integer Add Immediate Signed)
 - ADDI Rd, Rs1, immediate; ADDI R5, R2, -645
- BNEZ (Branch On Integer NotEqual To Zero)
 - BNEZ R8, Salto; BNEZ R1, Loop
- MULTD (Double-Precision Floating-Point Multiply Signed)
 - MULTD Rd, Rs1, Rs2; MULTD F2, F0, F4

F

Bucles: ¿Dónde están las Penalizaciones?

```
double A[80],Cte;
for (i=79; i>=0; i--) A[i] = A[i] + Cte;
```

```
Loop: LD F0,0(R1) ;F0=elemento de un vector
ADDD F4,F0,F2 ;suma cte en F2 y F0
SD 0(R1),F4 ;almacena resultado
SUBI R1,R1,8 ;decrementa puntero 8B (DW)
BNEZ R1,Loop ;salto condicional si R1!=0
NOP ;salto retardado
```

DLX32mf + Saltos retardados + resolución de saltos en ID



Instrucción produce resultado	Instrucción dependiente utiliza resultado	Latencia (ciclos entre instrucciones dependientes)
FP ALU op	Otra FP ALU op	3
FP ALU op	Almacenamiento DW	2
Carga DW	FP ALU op	1
Carga DW	Almacenamiento DW	0
Op enteros	Op enteros	0



Penalizaciones por Dependencias en la Máquina de Referencia (BASE)



ciclos

```
F0,0(R1); F0=elemento de un vector
▶1 Loop: LD
        parada \ 1° Dependencia RAW
2
             F4,F0,F2; suma cte en F2 y F0
        parada
                   2ª Dependencia RAW
5
        parada
6
        SD
              0(R1), F4
                        : almacena resultado
        SUBI R1,R1,8; decrementa puntero 8B (DW)
                        : salto condicional: R1!=0
        BNEZ
             R1,Loop
        parada
                        ; salto retardado
```

- · Codificación Inicial: 9 ciclos/iteración
- Próxima Optimización: Reordenar para disminuir penalizaciones



Reordenando Instrucciones: Optimización "-01"



ciclos

```
1 Loop: LD F0,0(R1)
2 parada
3 ADDD F4,F0,F2
4 SUBI R1,R1,8
5 BNEZ R1,Loop ;salto retardado
6 SD 8(R1),F4 ;inmediato modificado
```

Reordenación Instrucciones: <u>6 ciclos</u>/iteración (1.5X) Próxima Optimización: Desenrollar 4 veces para

mejorar prestaciones suponiendo que R1 es múltiplo de 4

Desenrollamiento de Bucles: Optimización





Tema 3-1/32

Metodología-Paso1: copiar & pegar + actualización índices + eliminación saltos

```
instrucciones
                             for (i=79; i>=0; i=i-4)
    1 Loop:LD
                   F0,0(R1)
                                    A[i]
                                            = A[i] + Cte;
                  F4,F0,F2
    2
           ADDD
                                    A[i-1] = A[i-1] + Cte;
    3
                   0(R1),F4
           SD
                                    A[i-2] = A[i-2] + Cte;
    4
                   F0,0(R1)
           LD
                                    A[i-3] = A[i-3] + Cte;
    5
           ADDD
                   F4,F0,F2
    6
                   O(R1),F4 ;eliminado SUBI & BNEZ
           SD
    7
                   F0,0(R1)
           \mathbf{L}\mathbf{D}
    8
           ADDD
                   F4,F0,F2
    9
                   O(R1),F4 ;eliminado SUBI & BNEZ
            SD
    10
                   F0,0(R1)
           \mathbf{L}\mathbf{D}
    11
           ADDD
                   F4,F0,F2
    12
                   0(R1),F4
            SD
    13
                   R1,R1,#32;alterar a 4*8
            SUBI
                                 Dependencias WAW +
    14
           BNEZ
                   R1,LOOP
    15
           NOP
                                 Memoria Ambigüa!!
```



"-02"

Metodología-Paso2: Desambigüamiento de la

Memoria

instrucciones

1 L	oop:LD	F0,0(R1)
2	ADDD	F4,F0,F2
3	SD	0(R1),F4
4	LD	F0,-8(R1)
5	ADDD	F4,F0,F2
6	SD	-8(R1),F4
7	LD	F0,-16(R1)
8	ADDD	F4,F0,F2
9	SD	-16(R1),F4
10	LD	F0,-24(R1)
11	ADDD	F4,F0,F2
12	SD	-24(R1),F4
13	SUBI	R1,R1,#32
14	BNEZ	R1,LOOP
15	NOP	

Permancen las Dependencias de Nombre WAW. ¿Se pueden eliminar?



"-02"

Metodología-Paso3: Renombramiento de Registros

instrucciones

```
F0,0(R1)
  Loop: LD
2
       ADDD
               F4,F0,F2
3
               0(R1),F4
       SD
4
       LD
               F6,-8(R1)
5
       ADDD
               F8,F6,F2
6
       SD
               -8(R1),F8
7
               F10,-16(R1)
       LD
8
       ADDD
               F12,F10,F2
9
               -16(R1),F12
       SD
10
       LD
               F14,-24(R1)
11
       ADDD
               F16,F14,F2
12
       SD
               -24(R1),F16
13
       SUBI
               R1,R1,#32
14
       BNEZ
               R1,LOOP
15
       NOP
```

OBSERVACIÓN: LAS CUATRO ITERACIONES SE PODRÍAN EJECUTAR EN PARALELO



"-02": Análisis de Prestaciones



```
instrucciones
                                    Penalización 1 ciclo
                      F0,0(R1)
      1 Loop:LD
                                     Penalización 2 ciclos
                      F4,F0,F2
              ADDD
                      0(R1),F4
              SD
      4
                      F6,-8(R1)
              \mathbf{L}\mathbf{D}
                      F8,F6,F2
              ADDD
              SD
                      -8(R1),F8
              LD
                      F10,-16(R1)
              ADDD
                      F12,F10,F2
      9
                      -16(R1), F12
              SD
      10
                      F14,-24(R1)
              I_1D
      11
              ADDD
                      F16,F14,F2
      12
              SD
                      -24(R1),F16
      13
                      R1,R1,#32
              SUBI
      14
                      R1,LOOP
              BNEZ
      15
              NOP
```

Desenrrollamiento Bucles: $15 + 4 \times (1+2) = 27$ ciclos para 4 iteraciones ,, 6.8 ciclos/iteración (1.3X)

Próxima Optimización: Reordenar el código



Desenrrollamiento de Bucles + Reordenamiento de Código: Optimización "-03"



	F0,0(R1)	op:LD	1 Loc
· ¿Qué suposiciones se	F6,-8(R1)	LD	2
han hecho?	F10,-16(R1)	LD	3
- Se movió un SD después	F14,-24(R1)	LD	4
de SUBI cambiando su	F4,F0,F2	ADDD	5
inmediato	F8,F6,F2	ADDD	6
- Se movieron LDs antes d	F12,F10,F2	ADDD	7
SDs: ccorrecto?	F16,F14,F2	ADDD	8
¿Memoria desambigüada?	0(R1), F4	SD	9
- ¿Cuándo es seguro	-8(R1),F8	SD	10
realizar estos cambios po	-16(R1),F12	SD	11
el compilador?	R1,R1,#32	SUBI	12
	R1,LOOP	BNEZ	13
; 8-32 = -24	8(R1),F16	SD	14

Desenrrollamiento Bucles + Reordenamiento: 14 ciclos para 4 iteraciones ,, 3.5 ciclos/iteración (2.6X)



Resumen de Prestaciones

- · Codificación Inicial sin optimización: 9 ciclos/iteración
- "-01" Reordenación Instrucciones: 6 ciclos/iteración (1.5X)
- "-O2" Desenrollamiento Bucles: 6.8 ciclos/iteración (1.3X)
- "-03" Desenrollamiento Bucles + Reordenamiento Instrucciones: 3.5 ciclos/iteración (2.6X)



Modelo EPIC




(Explicitily Parallel Instruction Computer)

 El compilador o el programador pueden expresar paralelismo de instrucciones en el propio código, lo cual permite dirigir el funcionamiento del hardware para proporcionar la mayor eficiencia posible

Arquitecturas VLIW (Very Long Instrucion Word)


· El compilador agrupa explícitamente las instrucciones <u>no</u> <u>dependientes</u> en paquetes





Arquitecturas VLIW

 Cada paquete es enviado a ejecutar en paralelo por un hardware sencillo que no analiza dependencias



Arquitecturas VLIW

- Para el procesador VLIW se define tanto la Arquitectura ISA como las características de la ruta segmentada (operaciones en paralelo + latencia entre operaciones)
 - Decodificación simple.
 - El formato de instrucción largo tiene capacidad para muchas operaciones.
 - Por definición, todas las operaciones que el compilador incluye en una instrucción larga son independientes. Es decir, se ejecutan en paralelo.
- Mientras más ancha sea la instrucción VLIW, se obtendrán mayores prestaciones. Por ejemplo: 2 operaciones enteros, 2 operaciones FP, 2 accesos a memoria, 1 salto
 - 16 24 bits por campo => 7*16 = 112 bits ... 7*24 = 168 bits (ancho)

Modelo EPIC y Arquitecturas VLIW



- Tecnología Compiladores (optimización) es necesaria para extraer ILP (selección + planificación de instrucciones) y conseguir altas prestaciones
- Objetivo: mantener todas las unidades funcionales ocupadas
- · Técnicas de Compilación/Optimización:
 - "Desenrollamiento Simbólico de Bucles" (Software Pipelining)
 - "Planificación de Trazas" (Trace Schedulling). Se requieren técnicas de compilación que seleccione instrucciones a lo largo de varios saltos.

Ejemplo Académico: DLX32vliw



NUEVO Procesador "DLX32vliw"

 1 operación enteros/salto, 2 operaciones FP, 2 accesos a memoria

Instrucción produce resultado	Instrucción utiliza resultado	Latencia (ciclos)
Operación ALU FP	Almacena DoblePal	2
Carga DoblePalab	Operación ALU FP	1

Acceso	Acceso	Operación	Operación	Op. Int/
Memoria 1	Memoria 2	FP - 1	FP - 2	Salto

- · 32 Registros Int + 32 Registros FP: todos 32 bits
- Instrucción DLX32vliw: 160 bits (5 x 32)

1 Loop	:LD	F0,0(R1)	
2	ADDD	F4,F0,F2	
3	SD	0(R1), F4	
4	LD	F6,-8(R1)	
5	ADDD	F8,F6,F2	
6	SD	-8(R1), F8	
7	LD	F10,-16(R1)	
8	ADDD	F12,F10,F2	
9	SD	-16(R1),F12	
10	LD	F14,-24(R1)	
11	ADDD	F16,F14,F2	
12	SD	-24(R1),F16	
13	LD	F18,-32(R1)	
14	ADDD	F20,F18,F2	
15	SD	-32(R1), F20	
16	LD	F22,-40(R1)	
17	ADDD	F24,F22,F2	
18	SD	-40(R1), F24	
19	LD	F26,-48(R1)	
20	ADDD	F28,F26,F2	
21	SD	-48(R1), F28	
22	SUBI	R1,R1,#56	
23	BNEZ	R1,LOOP	

Optimización "-04": Desenrollamiento de Bucles para DLX32vliw

Desenrollamiento de 7 iteraciones con desambiguamiento de la memoria y renombramiento de registros +

reordenamiento (que no se ve!)

Datos en doble precisión

F

Optimización "-04": Desenrollamiento de Bucles + Reordenamiento en DLX32vliw

Instrucción VLIW

Acceso Memoria 1	Acceso Memoria 2	Operación FP - 1	Operación FP - 2	Op. Int/ Salto	<i>Ciclo</i>
LD F0,0(R1)	LD F6,-8(R1)	S 4		i I	1 1
LD F10,-16(R1)	LD F14, 24(R1)	≥ 1 ciclo		 	1 2
LD F18,-32(R1)	LD F22,-40(R1)	ADDD F4,F0,F2	ADDD F8,F6,F2		1 3
LD F26,-48(R1)		ADDD F12,F10,F2	ADDD F16,F14,F2	i ! L	4
\geq 2 cicle	S	ADDD F20,F18,F2	ADDD F24,F22,F2	 	5
SD 0(R1),F4	SD -8(R1),F8	ADDD F28,F26,F2	 	 	6
SD -16(R1),F12	SD -24(R1),F16			! ! !	7
SD -32(R1),F20	SD -40(R1),F24			SUBI R1,R1,#56	8
SD 8(R1),F28				BNEZ R1,LOOP	9

7 iteraciones desenrolladas para evitar retardos (¿7?)

7 resultados en 9 ciclos: 1.3 ciclos/iteración (6.9X)

Promedio: 2.6 instruc/ciclo (23/9), 51% eficiencia (23/45)

Nota: Se requieren más registros VLIW (15 vs. 6 en SS)



Resumen de Prestaciones

- · Codificación Inicial sin optimización: 9 ciclos/ iteración
- "-01" DLX32mf + Reordenamiento Instrucciones: 6 ciclos/ iteración (1.5X)
- "-O2" DLX32mf + Desenrollamiento Bucles: 6.8 ciclos/ iteración (1.3X)
- "-03" DLX32mf + Desenrollamiento Bucles +
 Reordenamiento Instrucciones: 3.5 ciclos/ iteración (2.6X)
- "-04" DLX32vliw + Desenrollamiento Bucles +
 Reordenamiento Instrucciones: 1.3 ciclos/ iteración (6.9X)

Inconvenientes VLIW

· Aumento en el tamaño de código

- Requiere mucho desenrrollamiento para rellenar los campos de las intrucciones VLIW
- Los campos no ocupados de la instrucciones VLIW son NOP (baja eficiencia)
- SOLUCIONES para reducir el tamaño del código:
 - » Limitar el número de inmediatos de una instrucción VLIW
 - » Comprimir instrucciones VLIW en memoria y expandirlas en IF o ID

· No análisis de dependencias de datos

- Todas las unidades funcionales deben acabar al unísono y por eso, la ejecución de una nueva instrucción requiere que la anterior haya acabado completamente. Puede aceptarse!
- Problemas cuando se accede a la cache que a veces puede ser acierto y otras fallo. Inaceptable!
- SOLUCIONES:
 - » Compilador asegura la ausencia de dependencias a la hora de enviar a ejecutar en la etapa EX
 - » Hardware "arregla" las posibles desincronizaciones que surjan en la etapa EX

Inconvenientes VLIW




- · Compatibilidad del código binario
 - Distintas versiones del hardware requieren "recompilar" el código, lo cual es una desventaja respecto a otras arquitecturas como la de los procesadores superescalares (Pentium 4)
 - SOLUCION:
 - » Traducción/Emulación de código en tiempo de ejecución
 - » IA-64: la compatibilidad de código es posible
- Aumento del número de registros en el Banco de Registros

Desenrrollamiento Simbólico de Bucles (Software Pipelining)

- Objetivo: aumentar el paralelismo ILP, encontrar instrucciones independientes que se puedan ejecutar en paralelo (por ejemplo, en una máquina VLIW)
- Observación: si las operaciones realizadas en distintas iteraciones son independientes, se consigue mayor ILP escogiendo instrucciones de iteraciones diferentes
- Software Pipelining: reorganiza los bucles de forma tal que cada iteración se construye a partir de instrucciones escogidas de iteraciones distintas del bucle original

Desenrrollamiento Simbólico de Bucles (Software Pipelining)



Ejemplo: Optimización "-05" en DLX32p



ANT	TES: 3		DE	SPUES	S: Softw	are P	ipelined		
1	LD	F0,0(R1)	× 1	SD			Almacen	na M[i	1
2	ADDD	F4,F0,F2	× 2	ADDD		_	Suma á	_	_
3	SD	0(R1),F4//	3	LD		-	Carga	_	_
4	LD	F6,-8(R1)	/ 4	SUBI	R1,R1		,		-
5	ADDD	F8,F6,F2 /	, . 5	BNEZ	R1,L00	-			
6	SD	-8(R1),F8		בוועם	KI / LO	J			
7	LD	F10,-16(R1)	T	• • •		l T	• • •		
8	ADDD	F12,F10,F2		rucción			ucción	,	Latencia
9	SD	-16(R1),F12	•		sultado		a resultad		(ciclos)
10	SUBI	R1,R1,#24	op F	P ALU		Otra	op FP AL	U	3
11	BNEZ	R1,LOOP	op F	PALU		Almad	ena DW		2
		,	Card	ga DW		op FP	ALU		1

Desenrrollamiento Simbólico

- PRO: Maximiza la distancia resultado-uso
- PRO: Menor cantidad de código que desenrrollamiento NORMAL
- CON: Requiere ejecutar instrucciones Prólogo y Epílogo

Ejemplo: Optimización "-05" en DLX32p Modificaciones

```
Código
         double A[80], Cte;
  fuente
         for (i=79; i>=0; i--) A[i] = A[i] + Cte;
   en C
                                    ; inicialización "i=79"
                        R1,R0,79×8
  ; Carga A[79]
                                    ; Suma "A[79]+Cte"
                                    ; Carga A[78]
                      R1,R1,#8
                                    : i = i-1 = 78
78 iteraciones
             SD
                        8(R1),F4
                                    ; Almacena A[i]
                                    ; i=i-1
                        R1,R1,#8
             SUBI
                                    ; Suma "A[i-1]+Cte"
             ADDD
                        F4,F0,F2
                        R1,LOOP
             BNEZ
             LD
                        F0,0(R1)
                                    ; Carga A[i-2]
   Epílogo { SD ADDD SD
                     8(R1),F4
                                  ; R1=0; Almacena A[1]
                   F12,F0,F2
                                  ; Suma A[0]+Cte
```

0(R1),F12


; Almacena A[0]



Resumen de Prestaciones

- · Codificación Inicial sin optimización: 9 ciclo/iteración
- "-01" Reordenamiento Instrucciones: 6 ciclo/iteración (1.5X)
- · "-O2" Desenrollamiento Bucles: 6.8 ciclo/iteración (1.3X)
- "-03" Desenrollamiento Bucles + Reordenamiento Instrucciones: 3.5 ciclo/iteración (2.6X)
- "-04" DLX32vliw + Desenrollamiento Bucles + Reordenamiento Instrucciones: 1.3 ciclo/iteración (6.9X)
- "-O5" DLX32p + Software Pipelining + Reordenación: 5 ciclo/iteración (1.8X)

Desenrrollamiento Simbólico de Bucles (Software Pipelining, SP)





Cálculo de número de desenrollamiento para extraer el paralelismo de instrucciones

LOOP: LD F0,0(R1)

ADDD F4,F0,F2

SD 0(R1),F4

Potencial de paralelismo de instrucciones para VLIW:
3 instrucciones (2

accesos a memoria + 1 operación FP)


Es necesario buscar 3
instrucciones
independientes con
desenrrollamiento de 3
iteraciones

Máxima penalización: 2 ciclos entre operación ADDD y almacenamiento SD

Es necesario llenar 2
instrucciones VLIW
después de una que
incluye instrucciones
que generan dependencas



Total: 3 instrucciones VLIW con 3 instrucciones en cada una de ellas, en total 9 iteraciones (3 x 3)




"-06" Software Pipelining + Desenrollamiento de Bucles en VLIW


Instrucción VLIW

Acceso	Acceso	Operación	Operación	Int/	Ciclo
Memoria 1	Memoria 2	FP - 1	FP - 2	salto	
LD F0,-48(R1)	SD 0(R1),F4	ADDD F4,F0,F2			1
LD F6,-56(R1)	SD -8(R1),F8	ADDD F8,F6,F2	SUBI	R1,R1,#24	2
LD F10,-40(R1)	SD 8(R1),F12	ADDD F12,F10,F2	BNEZ	R1,LOOP	3

- 9 resultados en 9 ciclos, 1 ciclo por iteración (9X)
- Promedio: 3.6 ops por ciclo (11/3), 73% eficiencia (11/15)

Note: Requiere menos registros con SP que DB (sólo 7 registros FP "-O6", frente a los 15 de "-O4")






Resumen de Prestaciones


- · Codificación Inicial sin optimización: 9 ciclo/iteración
- "-01" Reordenamiento Instrucciones: 6 ciclo/iteración (1.5X)
- · "-O2" Desenrollamiento Bucles: 6.8 ciclo/iteración (1.3X)
- "-03" Desenrollamiento Bucles + Reordenamiento Instrucciones: 3.5 ciclo/iteración (2.6X)
- "-04" DLX32vliw + Desenrollamiento Bucles +
 Reordenamiento Instrucciones: 1.3 ciclo/iteración (6.9X)
- "-05" DLX32p + Software Pipelining + Reordenación: 5 ciclo/iteración (1.8X)
- "-06" DLX32vliw + Software Pipelining +
 Desenrollamiento Bucles : 1 ciclo/iteración (9X)

Software Pipelining en IA-64









Recursos Propios de IA-64 implementados en HW para SP

- · Instrucciones especiales de saltos condicionales
- Registros LC (loop count) y EC (epilogue count)
- Registros rotantes



Desenrrollamiento Simbólico de Bucles en IA-64

```
for(i=0; i< n; i++) x[i]=y[i]+1;
```



Software Pipelining

Software Pipelining: Estado inicial después del ejecutar el código de inicialización


Se suponen 5 iteraciones y latencias de 1 ciclo de reloj

loop:

Registros Globales

r32	
r33	
r34	
r35	
r36	
r37	
r38	

Registros Predicado





LC

Primera iteración en la etapa Prólogo: sólo se ejecuta "ld1"


loop:

(p16) ld1 r32 = [r12], 1
(p17) add r34 = 1, r33
(p18) st1 [r13]= r35, 1
 br.ctop loop

Registros Globales

r32
r33=X1
r34
r35
r36
r37
r38

Registros Predicado



LC



EC

Segunda iteración en la etapa Prólogo: sólo se ejecuta "ld1" y "add"


loop:

```
(p16) ld1 r32 = [r12], 1
(p17) add r34 = 1, r33
(p18) st1 [r13]= r35, 1
    br.ctop loop
```

Registros Globales

r32
r33=X2
r34=X1
r35=Y1
r36
r37
r38

Registros Predicado



2

LC

p16 p17 p18

EC



Primera iteración completa


loop:

(p16) ld1 r32 = [r12], 1
(p17) add r34 = 1, r33
(p18) st1 [r13]= r35, 1
 br.ctop loop

Registros Globales

r32
r33=X3
r34=X2
r35=Y2
r36=Y1
r37
r38

Registros Predicado



p16 p17 p18

LC

1

EC



Segunda iteración completa


loop:

(p16) ld1 r32 = [r12], 1
(p17) add r34 = 1, r33
(p18) st1 [r13]= r35, 1
 br.ctop loop

Registros Globales

r32
r33=X4
r34=X3
r35=Y3
r36=Y2
r37=Y1
r38

Registros Predicado



p16 p17 p18

LC

0

EC



Tercera iteración completa

loop:

(p16) ld1 r32 = [r12], 1
(p17) add r34 = 1, r33
(p18) st1 [r13]= r35, 1
 br.ctop loop

Registros Globales

r32
r33=X5
r34=X4
r35=Y4
r36=Y3
r37=Y2
r38=Y1

Registros Predicado



p16 p17 p18

LC

0

EC

Penúltima iteración de la etapa Epílogo


loop:

(p16) ld1 r32 = [r12], 1(p17) add r34 = 1, r33(p18) st1 [r13]= r35, 1 br.ctop loop

Registros Globales

r32
r33
r34=X5
r35=Y5
r36=Y4
r37=Y3
r38=Y2

Registros Predicado



p16 p17 p18

LC



Última iteración de la etapa Epílogo


loop:

(p16) ld1 r32 = [r12], 1
(p17) add r34 = 1, r33
(p18) st1 [r13]= r35, 1
 br.ctop loop

Registros Globales

r32
r33
r34
r35=X5
r36=Y5
r37=Y4
r38=Y3

Registros Predicado



EC

LC