

Projeto Hierárquico

EEL5105 – Circuitos e Técnicas Digitais

Objetivos

- Entender o conceito de **Projeto Hierárquico**.
- Implementar projetos em VHDL usando component e port map.

Introdução ao Projeto Hierárquico

Tarefas


Tarefas Avançadas

Introdução ao Projeto Hierárquico

Projeto Hierárquico

- Abordagem de projeto usada n\u00e3o somente em VHDL.
- Idéia: compartimentalizar o projeto em múltiplos componentes que podem ser criados separadamente e depois integrados e reutilizados.
- Facilita a leitura, entendimento e manutenção do código.

 Exemplo 1: somador de números de 4 bits construído usando um half adder e full adders




 Exemplo 1: somador de números de 4 bits construído usando um half adder e full adders

Componentes internos são primeiramente projetados:


Full Half Adder

• Em seguida, são integrados para construir o somador desejado:



 Exemplo 1: somador de números de 4 bits construído usando um half adder e full adders

• Circuito:




Hierarquia:



• **Exemplo 1**: Componentes internos são primeiramente projetados como na aula anterior: Half

Full


```
Adder
                                         Adder
fulladder. vhd
                                                                halfadder.vhd
library IEEE;
                                            library IEEE;
use IEEE.Std Logic 1164.all;
                                            use IEEE.Std Logic 1164.all;
entity fulladder is
                                            entity halfadder is
port (A: in std logic;
                                            port (A: in std logic;
      B: in std logic;
                                                  B: in std logic;
      Cin: in std logic;
                                                  S: out std logic;
      S: out std logic;
                                                  Cout: out std logic
      Cout: out std logic
                                                  );
                                            end halfadder;
end fulladder;
                                            architecture ...
architecture ...
```



Exemplo 1

(forma posicional para port map):


```
library IEEE;
                                               component fulladder is
use IEEE.Std Logic 1164.all;
                                                 port (A: in std logic;
                                                       B: in std logic;
entity somador is
                                                       Cin: in std logic;
port (A,B: in std logic vector(3 downto 0);
                                                       S: out std logic;
      S: out std logic vector(4 downto 0)
                                                       Cout: out std logic);
     );
                                                end component;
end somador;
                                               begin
architecture soma4 of somador is
                                                HA: halfadder port map (A(0), B(0), S(0), C0);
 signal C0,C1,C2: std logic;
                                                FA1: fulladder port map (A(1),B(1),C0,S(1),C1);
 component halfadder is
  port (A: in std logic;
                                                FA2: fulladder port map (A(2),B(2),C1,S(2),C2);
        B: in std logic;
                                                FA3: fulladder port map (A(3),B(3),C2,S(3),S(4));
        S: out std logic;
        Cout: out std logic);
                                               end soma4:
 end component;
```



Exemplo 1

(forma posicional para port map):

```
component fulladder is
use IEEE.Std Logic 1164.all;
                                                 port (A: in std logic;
           Declarações dos
                                                       B: in std logic;
entity son
           componentes já
                                                       Cin: in std logic;
                              r(3 downto 0);
port (A,B:
           existentes (de
                                                       S: out std logic;
                              (4 downto 0)
           outros arquivos)
                                                       Cout: out std logic);
end somador:
                                                end component;
architecture soma4 of somador is
                                                HA: halfadder port map (A(0),B(0),S(0),C0);
 signal C0,C1,C2: std logic;
                                                FA1: fulladder port map (A(1),B(1),C0,S(1),C1);
component halfadder is
  port (A: in std logic;
                                                FA2: fulladder port map (A(2),B(2),C1,S(2),C2);
        B: in std logic;
                                                FA3: fulladder port map (A(3),B(3),C2,S(3),S(4));
        S: out std logic;
        Cout: out std logic);
                                               end soma4:
end component;
```



Exemplo 1

(forma posicional para port map):

```
component fulladder is
use IEEE.Std Logic 1164.all;
                                                port (A: in std logic;
                                                      B: in std logic;
entity somador is
                                                      Cin: in std logic;
port (A,B: in std logic vector(3 downto 0);
                                                      S: out std logic;
                              4 downto 0)
              Descrição das
                                                      Cout: out std logic);
              conexões dos
                                               end component;
              componentes
architecture soma4 of somador is
                                               HA: halfadder port map (A(0),B(0),S(0),C0);
signal C0,C1,C2: std logic;
                                               FA1: fulladder port map (A(1),B(1),C0,S(1),C1);
 component halfadder is
 port (A: in std logic;
                                               FA2: fulladder port map (A(2),B(2),C1,S(2),C2);
                                               FA3: fulladder port map (A(3),B(3),C2,S(3),S(4));
        S: out std logic;
        Cout: out std logic);
                                              end soma4;
 end component;
```

• Exemplo 1: port map nominal

```
library IEEE;
                                                                  begin
use IEEE.Std Logic 1164.all;
                                                                   HA: halfadder port map (A => A(0),
entity somador is
                                                                                              B \Rightarrow B(0),
port (A,B: in std logic vector(3 downto 0);
                                                                                              S \Rightarrow S(0),
      S: out std logic vector(4 downto 0));
                                                                                              Cout => C0);
end somador;
                                                                   FA1: fulladder port map (A => A(1),
architecture soma4 of somador is
                                                                                               B \implies B(1),
 signal C0,C1,C2: std logic;
                                                                                               Cin => C0,
                                                                                                S \Rightarrow S(1),
 component halfadder is
                                                                                                Cout => C1):
 port (A: in std logic;
                                                                   FA2: fulladder port map (A => A(2),
        B: in std logic;
                                                                                               B \implies B(2),
        S: out std logic;
                                                                                               Cin => C1,
        Cout: out std logic);
                                                                                                S \Rightarrow S(2),
 end component;
                                                                                                Cout => C2);
 component fulladder is
                                                                   FA3: fulladder port map (A \Rightarrow A(3),
  port (A: in std logic;
                                                                                               B => B(3),
        B: in std logic;
                                                                                               Cin => C2,
        Cin: in std logic;
                                                                                                S \Rightarrow S(3),
         S: out std logic;
                                                                                                Cout \Rightarrow S(4));
        Cout: out std logic);
 end component;
                                                                  end soma4;
```

Somador

 A_3 B_3

FA3

A, B,

FA2

FA1

HA

• Exemplo 1: port map nominal

```
use IEEE.Std Logic 1164.all;
                                                               HA: halfadder port map (A => A(0),
port (A,B: in std logic vector(3 downto 0);
      S: out std logic vector(4 downto 0));
                                                               FA1: fulladder port map (A => A(1),
architecture soma4 of somador is
signal C0,C1,C2: std logic;
                                                                                        Cin => C0,
                                                                                           => S(1),
                                                                      Declarações dos
 component halfadder is
                                                                      componentes já
 port (A: in std logic;
                                                                                           => A(2),
                                                                      existentes (de
        B: in std logic;
        S: out std logic;
                                                                      outros arquivos)
                                                                                          n \Rightarrow C1,
        Cout: out std logic);
 end component;
 component fulladder is
                                                               FA3: fulladder port map (A => A(3),
 port (A: in std logic;
        B: in std logic;
        Cin: in std logic;
        S: out std logic;
                                                                                         Cout \Rightarrow S(4));
        Cout: out std logic);
 end component;
                                                              end soma4;
```

Somador

FA3

FA2

HA

FA1

• Exemplo 1: port map nominal

```
use IEEE.Std Logic 1164.all;
                                                                    HA: halfadder port map (A => A(0),
                                                                                                B \Rightarrow B(0),
port (A,B: in std logic vector(3 downto 0);
                                                                                                S \Rightarrow S(0),
      S: out std logic vector(4 downto 0));
                                                                                                Cout => C0);
                                                                    FA1: fulladder port map (A \Rightarrow A(1),
                                                                                                 B \implies B(1),
 signal co,ci Descrição das conexões
                                                                                                 Cin => C0,
                                                                                                 S \Rightarrow S(1),
               dos componentes
                                                                                                 Cout => C1);
               (note que múltiplas
  port (A: ir
                                                                     FA2: fulladder port map (A => A(2),
        B: in instâncias de um mesmo
                                                                                                 B \implies B(2),
         S: of componente podem ser
                                                                                                 Cin => C1,
               utilizadas)
                                                                                                 S \Rightarrow S(2),
 end componer
                                                                                                 Cout => C2);
                                                                    FA3: fulladder port map (A \Rightarrow A(3),
  port (A: in std logic;
                                                                                                 B \implies B(3),
                                                                                                 Cin => C2,
        Cin: in std logic;
                                                                                                 S \Rightarrow S(3),
         S: out std logic;
                                                                                                 Cout \Rightarrow S(4)):
         Cout: out std logic);
 end component;
                                                                    end soma4;
```

Somador


FA3

FA2

HA


FA1

• **Exemplo 2**: multiplicador por 3 construído usando somadores, que por sua vez foram construídos com *half adder* e *full adders*




Exemplo 2: multiplicador por 3
 construído usando somadores,
 que por sua vez foram construídos
 com half adder e full adders.





• Exemplo 2:


Port map sequencial



```
library IEEE;
use IEEE.Std Logic 1164.all;
entity mult3 is
port (X: in std logic vector(3 downto 0);
     Y: out std logic vector(4 downto 0));
end mult3:
architecture mult3arch of mult3 is
 signal S: std logic vector(4 downto 0);
 component somador is
 port (A,B: in std logic vector(3 downto 0);
        S: out std logic vector(4 downto 0));
end component;
begin
 SUM1: somador port map (X, X, S);
SUM2: somador port map (X, S(3 downto 0), Y);
end mult3arch;
```

• Exemplo 2:

Port map **nominal**



```
library IEEE;
use IEEE.Std Logic 1164.all;
entity mult3 is
port (X: in std logic vector(3 downto 0);
      Y: out std logic vector(4 downto 0) );
end mult3:
architecture mult3arch of mult3 is
 signal S: std logic vector(4 downto 0);
 component somador is
  port (A,B: in std logic vector(3 downto 0);
         S: out std logic vector(4 downto 0) );
 end component;
begin
 SUM1: somador port map (A => X,
                            B \Rightarrow X,
                            S \Rightarrow S;
 SUM2: somador port map (A => X,
                            B \Rightarrow S(3 \text{ downto } 0),
                            S \Rightarrow Y);
end mult3arch;
```

Introdução ao Projeto Hierárquico

Tarefas

Tarefas Avançadas

Observação importante: mapeamento de ports para SW/LEDR/KEY precisa ser feito apenas para a top level entity (arquivo principal do projeto). Ou seja, é preciso:

- Conectar ports da top level entity a SW/LEDR/KEY usando o Mapper;
 ou
- Nomear as ports da top level entity como SW/LEDR/KEY.

- Faça a implementação do **Somador de 4 Bits** mostrado anteriormente. Para tal, siga os seguintes passos:
 - Faça a implementação do half adder no arquivo halfadder.vhd.


Similarmente, faça a implementação do full adder no arquivo fulladder.vhd.

Somador

- Faça a implementação do somador de 4 bits no arquivo somador.vhd.
- Finalmente, faça o mapeamento de portas e a emulação do seu circuito.

- Implementar um Somador de 4 Bits com entradas e saídas apresentadas em displays de 7 segmentos, usando o componente bin7seg99 disponível no Moodle.
 - bin7seg99: recebe entradas de 7 bits e converte o valor binário dessas entradas para displays de 7 segmentos, funcionando para valores de entrada de 0 a 99.


```
entity bin7seg99 is
    port (
        binaryin: in std_logic_vector (6 downto 0);
        hex1, hex0: out std_logic_vector (6 downto 0)
    );
end bin7seg99;
```



- Somador de palavras de 4 bits com saída para display de 7 segmentos:
 - Dica: use signals para fazer as concatenações.


Exemplo: concatA <= "000" & A;----

- Utilize o seguinte mapeamento (pode ser via *Mapper*):
 - A₁ para HEX5;
 - A_o para **HEX4**;
 - B₁ para HEX3;
 - B_o para HEX2;
 - **S**₁ para **HEX1**;
 - S_o para **HEXO**;
 - A para SW(7 downto 4);
 - B para SW(3 downto 0).



- Como nos laboratórios anteriores, vamos colocar agora o somador4bits para funcionar no DE1-SoC usando o Quartus II.
- Para tal:
 - Configure o somador4bits como Top Level no Emulador Web.
 - Exporte o projeto para o DE1-SoC/Quartus II.
 - Abra o projeto exportado no Quartus II:
 - File > Open project...
 - Processing > Start Compilation...
 - Faça a gravação no DE1-SoC.
 - Ver slides das aulas anteriores.

 Faça a implementação do Multiplicador por 3 discutido anteriormente seguindo passos similares aos usados para implementar o Somador de 4 Bits.




Introdução ao Projeto Hierárquico Tarefas

Tarefas Avançadas


 Implementar um circuito somador/subtrator de 4 bits capaz de realizar soma ou subtração com dois operandos, ou ainda incremento e decremento de um dos operandos.


| | | | A ∤4 | В ∤ 4 | |
|-----|----------|------------|----------------|-----------------|--------------|
| С | Operação | | ↓ • | 1 | |
| 0 0 | A + B | | | | 2 |
| 0 1 | A + 1 | Overflow - | Soma | aSub . | 4 ← C |
| 10 | A – 1 | | | | |
| 11 | A – B | | · | ¥ 4 | |
| | | | | ♥ S | |

• **Somador/subtrator** a ser implementado:




- Implementação do Somador/subtrator
 - Primeiramente implementar componentes básicos:






| C ₁ C ₀ B | S |
|---------------------------------|---|
| 0 0 0 | 0 |
| 0 0 1 | 1 |
| 0 1 0 | 0 |
| 0 1 1 | 0 |
| 1 0 0 | 1 |
| 1 0 1 | 1 |
| 1 1 0 | 1 |
| 1 1 1 | 0 |

- Implementação do Somador/subtrator
 - Primeiramente implementar componentes básicos:



- Em seguida, integrá-los em um arquivo somasub.vhd.
- Finalmente, conectar com as chaves e leds do kit.



 Implemente um somador de números de 8 bits usando um half adder e full adders. Para tal, pesquise sobre a estrutura for generate disponível em VHDL e use-a para fazer essa implementação.