

Laboratório 6: FSMs


EEL5105 – Circuitos e Técnicas Digitais

Objetivos

- Entender a implementação de FSMs usando processos em VHDL.
- Implementar FSMs usando dois processos (essa forma não é a única).
- Fazer estudos de caso visando fixar os conceitos estudados.


• FSM (Máquina de Estados Finitos):

Entrada: b; Saída: x



- Estados: Off On1 etc...
- Ações (saídas): x=1 x=0 etc...

• Implementação de uma FSM:



- Uma forma de implementação em VHDL:
 - Usar dois processos
 - Processo 1: implementa lógica combinacional
 - Cálculo do próximo estado
 - Cálculo da saída
 - Processo 2: implementa registrador
 - Atualiza estado na transição do clock



• Exemplo 1:

```
x=0
                        x=1
   Off
                       On1
              EAtual
reset
           Registrador
clock '
             PEstado
       Lógica
   Combinacional
                     ➤ PEstado
       EAtual
```

```
library ieee;
use ieee.std logic 1164.all;
entity FSM1 is port (
   clock: in std logic;
   reset: in std logic;
   x: out std logic );
end FSM1;
architecture fsmlarq of FSM1 is
   type STATES is (Off, On1);
   signal EAtual, PEstado: STATES;
begin
    process(clock, reset)
    begin
        if (reset = '1') then
             EAtual <= Off;</pre>
        elsif (clock'event AND clock = '1') then
             EAtual <= PEstado;</pre>
        end if;
    end process;
    process (EAtual)
    begin
         case EAtual is
             when Off => Pestado <= On1;
                           x \leq '0';
             when On1 => Pestado <= Off;
                           x \le '1';
         end case;
    end process;
end fsmlarq;
```


• Exemplo 1:



```
Lógica
Combinacional
PEstado

EAtual
```

```
library ieee;
use ieee.std logic 1164.all;
entity FSM1 is port (
   clock: in std logic;
   reset: in std logic;
   x: out std logic );
end FSM1;
architecture fsmlarq of FSM1 is
   type STATES is (Off, On1);
   signal EAtual, PEstado: STATES;
begin
    REG: process(clock, reset)
    begin
        if (reset = '1') then
             EAtual <= Off;</pre>
        elsif (clock'event AND clock = '1') then
             EAtual <= PEstado;</pre>
        end if;
    end process;
    COMB: process(EAtual)
    begin
         case EAtual is
             when Off => Pestado <= On1;
                           x \leq 0;
             when On1 => Pestado <= Off;
                           x \le '1';
         end case;
    end process;
end fsmlarq;
```



Exemplo 2:

```
library ieee;
use ieee.std logic 1164.all;
                                               begin
entity FSM2 is port (
                                                 case EAtual is
  clock,reset,a,b: in std logic;
                                                      v <= '1';
  y: out std logic );
end FSM2:
architecture fsm2arq of FSM2 is
                                                      else
  type STATES is (Travado, Destrav);
  signal EAtual, PEstado: STATES;
                                                      end if:
begin
  process(clock, reset)
  begin
    if (reset = '1') then
                                                        else
      EAtual <= Travado;</pre>
    elsif (clock'event AND clock = '1') then
                                                      end if:
      EAtual <= PEstado;</pre>
                                                 end case;
    end if:
                                               end process;
  end process;
                                            end fsm2arq;
```

```
process (EAtual, a, b)
    when Travado =>
         if ((a='1') \text{ AND } (b='1')) then
          PEstado <= Destray:</pre>
          PEstado <= Travado;</pre>
     when Destray =>
          v <= '0';
          if ((a='1') \text{ AND } (b='1')) then
             PEstado <= Destray;</pre>
             PEstado <= Travado;</pre>
```

Tarefa 1 - Parte 1

- Projete um circuito digital que controla o acendimento de 3 leds da seguinte forma:
 - Quando o circuito é resetado (a partir de uma entrada de reset), todos os leds devem ficar acesos.
 - Após 1 segundo, o primeiro led deve ser apagado;
 - Após mais 1 segundo, o segundo led também apaga;
 - Finalmente, 1 segundo depois, o terceiro led deve ser apagado;
 - Após 1 segundo com os três leds apagados, eles devem ser todos acesos e o processo iniciar novamente.
- Elabore o diagrama de estados e implemente a máquina de estados correspondente a esse circuito, usando CLK_1Hz como clock.


Tarefa 1 - Parte 2

- Elabore um testbench para a FSM implementada na Parte 1 da Tarefa 1.
 - Lembrete sobre como gerar o clock no testbench:
 - Declarar um **signal** com valor inicial: signal meuclock: std_logic := '0';
 - Na architecture do testbench, fazer: meuclock <= not meuclock after 5 ns;
 - Nesse exemplo, o clock obtido terá período de 10 ns.

Tarefa 2

- Implementar máquina de estados que controla abertura de um cofre a partir do acionamento dos botões KEY(0) a KEY(3) do DE2.
 - Detalhe importante: os botões KEY(0) a KEY(3) geram 0
 quando são pressionados e 1 quando não estão pressionados.
 - O botão KEY(3) deve ser utilizado para dar reset no processo (ou seja, KEY(3) = 0 leva a máquina para seu estado inicial).
 - Para abrir o cofre, os demais botões devem ser acionados na seguinte sequencia: KEY(2), KEY(0), KEY(1).
 - LEDR(0) deve ser usado para indicar se cofre está travado ou destravado.
 - Utilize a port CLK_500Hz do usertop como sinal de *clock* (trata-se de um *clock* de 500 Hz).

Tarefa 2



Tarefa Avançada

 Modifique sua FSM para que ela trabalhe com códigos de abertura de 4 cliques nos botões ao invés de 3 (por exemplo, KEY(2), KEY(2), KEY(0), KEY(1)).