

## Laboratório: Simulação com Testbenches

**EEL5105 – Circuitos e Técnicas Digitais** 

#### **Objetivos**

- Obter uma visão geral acerca do uso de testbenches para verificação/simulação em VHDL.
- Foco em conceitos básicos e introdutórios.
- Fazer estudos de caso visando fixar os conceitos estudados.

**Tarefas** 

Tarefa Avançada

- Verificação de funcionalidade por simulação é algo essencial no fluxo de projeto de sistemas digitais.
- Testbench: mecanismo para simulação com VHDL
  - Ideia: gerar padrões de entrada para teste e observar saídas para verificar a correta operação de um sistema.
  - Em linhas gerais, testbench é um arquivo VHDL sem entradas/saídas, onde o componente a ser testado (DUT - device under test) é declarado/instanciado e onde são descritos os padrões de entrada e teste.
  - Resultados são tipicamente observados a partir de gráficos de formas de onda ou mensagens/alertas.

- Nesta aula: simulação lógica básica.
- Para simulação usaremos:
  - GHDL para simulação dentro do Emulador Web
     (GTKWave pode ser usado para visualização dos resultados).
  - ModelSim.

- Exemplo 1: Testbench para um Half Adder
  - Tabela/Código do Half Adder:

Α	В	Sum	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

#### halfadder.vhd

```
library ieee;
use ieee.std_logic_1164.all;
entity halfadder is port (
   A,B: in std_logic;
   Sum,Cout: out std_logic );
end halfadder;
architecture hadder of halfadder is begin
   Sum <= A xor B;
   Cout <= A and B;
end hadder;</pre>
```

- Exemplo 1: Testbench para um Half Adder
  - Testbench básico:

usertest.vhd

```
library ieee;
use ieee.std logic 1164.all;
entity usertest is
end usertest;
architecture tb of usertest is
    signal SA, SB, SSum, SCout : std logic;
    component halfadder is port (
     A,B: in std logic;
      Sum,Cout: out std logic );
    end component;
begin
    DUT : halfadder port map (A => SA, B => SB, Sum => SSum, Cout => SCout);
    SA <= '0', '1' after 20 ns, '0' after 40 ns;
    SB <= '0', '1' after 10 ns, '0' after 20 ns, '1' after 30 ns;
end tb;
```


- Exemplo 1: Testbench para um Half Adder
  - Testbench básico:

usertest.vhd

```
library ieee;
use ieee.std logic 1164.all;
entity usertest is
                               Entity sem ports.
lend usertest:
architecture tb of usertest is
    signal SA, SB, SSum, SCout : std logic;
    component halfadder is port (
      A,B: in std logic;
      Sum,Cout: out std logic );
    end component;
begin
    DUT : halfadder port map (A => SA, B => SB, Sum => SSum, Cout => SCout);
   SA <= '0', '1' after 20 ns, '0' after 40 ns;
                                                                         Estímulos para o DUT.
   ISB <= '0', '1' after 10 ns, '0' after 20 ns, '1' after 30 ns; ►►</pre>
                                                                         Obs.: after não é sintetizável e,
end tb;
                                                                         portanto, não pode ser usado
                                                                         em projetos.
```

- Exemplo 1: Testbench para um Half Adder
  - Resultado da simulação:

Α	В	Sum	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1





- Exemplo 2: Testbench para um Half Adder
  - Testbench básico com process:

usertest.vhd

```
library ieee;
                                                         process
use ieee.std_logic_1164.all;
entity usertest is
                                                             begin
end usertest:
architecture tb of usertest is
    signal A, B, Sum, Cout : std_logic;
    component halfadder is port (
      A,B: in std_logic;
      Sum,Cout: out std_logic );
    end component;
begin
                                                                 wait;
    DUT: halfadder port map (A => A,
                                                         end process;
                               B \Rightarrow B
                               Sum => Sum.
                                                    end tb;
                               Cout => Cout);
```

```
constant period: time := 10 ns;
   A <= '0'; B <= '0';
   wait for period;
   A <= '0'; B <= '1';
   wait for period;
   A <= '1'; B <= '0';
   wait for period;
   A <= '1'; B <= '1';
   wait for period;
```

- Noções iniciais de processos em VHDL
  - Permitem modelar lógica sequencial em VHDL.
  - Atribuições são executadas na ordem que elas aparecem (execução sequencial). - - - - - -
  - Atribuições somente são efetivadas quando processo termina ou é suspenso (wait).
  - Não se pode declarar signals dentro de um processo.
  - Algumas estruturas só podem ser usadas dentro de processos (e.g., if...then...else).
  - Mais informações em outra aula...

```
process
 constant period: time := 10 ns;
 begin
  A <= '0'; B <= '0';
   wait for period;
   A <= '0'; B <= '1';
   wait for period;
    wait for period;
   A <= '1'; B <= '1';
   wait for period;
end process;
```

- Exemplo 2: Testbench para um Half Adder
  - Testbench básico com process:

```
library ieee;
use ieee.std_logic_1164.all;
                               Entity sem ports.
entity usertest is -
end usertest;
architecture tb of usertest is
    signal A, B, Sum, Cout : std_logic;
    component halfadder is port (
      A,B: in std_logic;
      Sum,Cout: out std_logic );
    end component;
begin
    DUT : halfadder port map (A => A,
                               B \Rightarrow B
                               Sum => Sum.
                               Cout => Cout);
```


```
process
        constant period: time := 10 ns; ı
         begin
             A <= '0'; B <= '0';
             wait for period;
             A <= '0'; B <= '1';
             wait for period;
             A <= '1'; B <= '0';
             wait for period;
             A <= '1'; B <= '1';
             wait for period;
             wait:
     end process:
end tb:
```


Constante definida no contexto de um process.

Wait for não é sintetizável, portanto não é usado para projeto, mas em testbenches sim.

- Exemplo 2: Testbench para um Half Adder
  - Resultado:

Α	В	Sum	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1





- Exemplo 3: Testbench para um Half Adder Incorreto
  - Tabela/Código do Half Adder Incorreto:

Α	В	Sum	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

halfadder.vhd


```
library ieee;
use ieee.std_logic_1164.all;
entity halfadder is port (
 A,B: in std logic;
  Sum,Cout: out std_logic );
end halfadder;
architecture hadder of halfadder is
begin
   Sum <= A xnor B;
    Cout <= A and B;
end hadder;
```


- Exemplo 3: Testbench para um Half Adder Incorreto
  - Testbench com Assert/Report:

```
library ieee;
                                                            A <= '0'; B <= '0';
                                                            wait for period;
use ieee.std logic 1164.all;
                                                           assert ((Sum = '0') and (Cout = '0'))
entity usertest is
                                                           report "Failed for 00." severity error;
end usertest:
                                                            A <= '0': B <= '1':
architecture tb of usertest is
                                                            wait for period;
    signal A, B, Sum, Cout : std logic;
                                                           [assert ((Sum = '1') and (Cout = '0'))
                                                           report "Failed for 01." severity error;
    component halfadder is port (
                                                            A <= '1': B <= '0':
      A,B: in std logic;
                                                            wait for period;
      Sum,Cout: out std logic );
                                                           [assert ((Sum = '1') and (Cout = '0'))
    end component;
                                                           report "Failed for 10." severity error;
begin
                                                            A <= '1': B <= '1':
    DUT : halfadder port map (A => A,
                                                            wait for period;
                              B \Rightarrow B
                                                           (assert ((Sum = '0') and (Cout = '1'))
                              Sum => Sum,
                                                           report "Failed for 11." severity error;
                              Cout => Cout);
                                                            wait;
 process
                                                         end process;
  constant period: time := 10 ns;
  begin
                                                        end tb:
```

- Exemplo 3: Testbench para um Half Adder Incorreto
  - Resultado (no FPGAEmu):

Α	В	Sum	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1






- Exemplo 3: Testbench para um Half Adder Incorreto
  - Resultado (no ModelSim):

Α	В	Sum	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


```
#
** Error: Failed for 00.
# Time: 10 ns Iteration: 0 Instance: /usertest
# ** Error: Failed for 01.
# Time: 20 ns Iteration: 0 Instance: /usertest
# ** Error: Failed for 10.
# Time: 30 ns Iteration: 0 Instance: /usertest
# ** Error: Failed for 11.
# Time: 40 ns Iteration: 0 Instance: /usertest
```



- Exemplo 4: Testbench para Half Adder com algumas novidades
  - Ver próximo slide...

```
library ieee;
                     use ieee.std logic 1164.all;
                     use ieee.std logic unsigned.all;
                     entity usertest is
                     end usertest;
                     architecture tb of usertest is
                         signal SA, SB, SSum, SCout : std_logic;
                                                                                   Signal que irá armazenar uma
                         signal cnt : std_logic_vector(1 downto 0) := "00";
                                                                                   contagem de 2 bits (00,01,10,11).
                         component halfadder is port (
                                                                                   O "00" depois de := é a definição
                           A,B: in std logic;
                                                                                   do valor inicial de cnt.
                           Sum,Cout: out std logic );
                         end component;
                     begin
                         DUT: halfadder port map (A => SA, B => SB, Sum => SSum, Cout => SCout);
                        (SA <= cnt(1);
                        SB <= cnt(0);
                                                                     MSB de cnt conectado em A e LSB em B (signals
                         process
Essa soma (+)
                                                                     SA e SB são usados para fazer essa conexão).
                          constant period: time := 10 ns;
faz o incremento
                          begin
de cnt. Requer
                                                                     for de 1 a 8. Esse for não é o mesmo do for/generate e
                             for k in 1 to 8 loop
importação de
                                                                     só pode ser usado dentro de process.
                                 wait for period;
std logic unsigned.
                                cnt <= cnt + '1';
                              end loop;
                                                                     Esse wait termina a simulação após o for. Sem
                              wait;
                                                                     ele, process iria ser reiniciado pois ele é cíclico.
                         end process;
                     end tb;
```

- Exemplo 4: Testbench para Half Adder com algumas novidades
  - Resultado:



### **Tarefas**


Tarefa Avançada

- Ideia:
  - Usar o Emulador Web (GHDL) inicialmente para fazer a simulação.
  - Usar o **ModelSim** posteriormente.

 Atenção: para fazer a simulação, não é preciso compilar, basta acessar o menu Simulation e rodar por lá. É interessante, entretanto, analisar seu código antes de ir para simulação.




 Crie um testbench para um full adder de tal forma que todas as possíveis condições de entrada sejam testadas. Faça a simulação usando seu testbench e veja os resultados no FPGAEmuWeb.




- Com o testbench testado no FPGAEmuWeb, vamos fazer a simulação no ModelSim seguindo os seguintes passos:
  - 1) Baixe os dois arquivos .vhd que importam (seu testbench e o fulladder) para uma pasta local vazia no computador.
  - 2) Para abrir o ModelSim, abra um terminal e execute os seguintes

comandos: ./config13 vsim


3) Com o ModelSim aberto, crie um projeto:





 Com o testbench testado no FPGAEmuWeb, vamos fazer a simulação no ModelSim seguindo os seguintes passos:

4) Com o projeto criado, adicione seus arquivos .vhd:




- 5) Agora, compile seus arquivos: Compile > Compile All...
- 6) Em seguida, clique em Simulate > Start Simulation...

e selecione o seu testbench no diálogo que irá aparecer:




- Com o testbench testado no FPGAEmuWeb, vamos fazer a simulação no ModelSim seguindo os seguintes passos:
  - 7) Na lista **Objects**, selecione os **signals** e **ports** que você deseja ver na sua simulação e adicione à visualização usando opção **Add Wave** do menu de contexto:



- 8) Selecione o tempo máximo de simulação:
- 9) Finalmente, coloque a simulação para rodar clicando em: Simulate > Run > Run All
- 10) Pode ser preciso acertar o **zoom** da janela **Wave** para visualizar os resultados.

 Crie um testbench para o Multiplicador por 3 implementado em aulas anteriores, faça a simulação de tal circuito, e procure entender melhor por que a saída desse circuito não é correta para toda faixa de valores possíveis de entrada.

• **Dica**: observe o sinal que sai de **SUM1** e vai para entrada de **SUM2**.



Introdução Tarefas

# Tarefa Avançada

#### Tarefa Avançada

- Faça o projeto e depois a simulação de um multiplexador 8 x 1 com entrada de enable.
  - Não é necessário fazer o projeto em nível de portas lógicas (use with/select ou when/else).
  - Para enable = 0, saída deve ficar sempre igual a 0.

