

Atribuições Condicionais e de Seleção

EEL5105 – Circuitos e Técnicas Digitais

Objetivos

- Entender o uso de atribuições condicionais (usando estrutura when/else) e atribuições de seleção (usando estrutura with/select) para facilitar o projeto de circuitos em VHDL.
- Trabalhar os conceitos de multiplexador e decodificador.
- Fazer implementações visando fixar os conceitos estudados.

- When/else: permite a atribuição condicional de valores a um sinal.
 - Facilita o projeto, pois permite a descrição de um circuito de forma análoga à sua tabela verdade, sem a necessidade de descrição booleana.
 - Não implica execução sequencial de código.
 - Facilita também a interpretação do código.
 - Exemplo:

- When/else: permite a atribuição condicional de valores a um sinal.
 - Exemplo:

```
saida <= "0001" when entrada = "00" else

"0010" when entrada = "01" else

"0100" when entrada = "10" else

"1000";

E_1 \quad Decod. \quad S_1 \quad E_2 \quad E_3 \quad E_4 \quad E_5 \quad E_5 \quad E_7 \quad E_8 \quad E_8
```


Código estrutural convencional:

```
saida(0) <= (NOT entrada(1)) AND (NOT entrada(0));
saida(1) <= (NOT entrada(1)) AND entrada(0);
saida(2) <= entrada(1) AND (NOT entrada(0));
saida(3) <= entrada(1) AND entrada(0);</pre>
```

- With/select: selected signal assignment
 Outra forma de atribuição em VHDL que permite a seleção de valores para um sinal baseado no valor de outro sinal.
 - Também não envolve execução sequencial de código.
 - Exemplo:




- When/Else é um pouco mais flexível que With/Select
 - Exemplo: Decodificador 2/4 com Enable



• Exemplo 2:

```
saida <= w when sel = "00" else
    x when sel = "01" else
    y when sel = "10" else
    z;</pre>
```


• Exemplo 2: Multiplexador com 4 entradas




```
saida <= w when sel = "00" else
    x when sel = "01" else
    y when sel = "10" else
    z;</pre>
```

Exemplo 2: multiplexador com 4 entradas

Projeto com when/else ou with/select
 é bem mais simples do que o convencional:






VHDL estrutural convencional:

```
saida <= (w and (not sel(1)) and (not sel(0))) or
    (x and (not sel(1)) and sel(0)) or
    (y and sel(1) and (not sel(0))) or
    (z and sel(1) and sel(0));</pre>
```

- Exemplo 3: decodificador para display de 7 segmentos
 - O kit **DE2** possui 8 **displays** de 7 segmentos, todos do tipo anodo comum (**LEDs acendem com zero lógico**).
 - Para apresentar um número ou caractere em um display, é preciso realizar uma conversão para o código de 7 segmentos.
 - Para isso, utiliza-se um decodificador para 7 segmentos:



• Exemplo 3: decodificador para display de 7 segmentos

Decodificador UFSC para 7-segmentos, visando escrita no display anodo

comum do **DE2**

 Anodo comum: segmento acende com nível lógico baixo.

C3	C2	C1	CO	F6	F5	F4	F3	F2	F1	F0	Letra
0	0	0	0	1	0	0	0	0	0	1	U
0	0	0	1	0	0	0	1	1	1	0	F
0	0	1	0	0	0	1	0	0	1	0	S
0	0	1	1	1	0	0	0	1	1	0	С
Outros				1	1	1	1	1	1	1	Apaga

- Neste exemplo:
 - "0000" desenha "U" no display 7-seg.
 - Etc...
 - Qualquer valor maior que "0011": todos os segmentos são desligados.

Decodificador UFSC (when/else):

```
library IEEE;
use IEEE.Std Logic 1164.all;
                                                             4 bits
entity decodUFSC is
port (C: in std logic vector(3 downto 0); <</pre>
      F: out std logic vector(6 downto 0) ); __
                                                               7 bits
end decodUFSC;
architecture decod of decodUFSC is
begin
  F \le "1000001" \text{ when } C = "0000" \text{ else}
       "0001110" when C = "0001" else
       "0010010" when C = "0010" else
       "1000110" when C = "0011" else
       "1111111";
end decod;
```

Decodificador UFSC (with/select):

```
library IEEE;
use IEEE.Std Logic 1164.all;
                                                           4 bits
entity decodUFSC is
port (C: in std logic vector(3 downto 0); <</pre>
      F: out std logic vector(6 downto 0));
                                                            7 bits
end decodUFSC;
architecture decod of decodUFSC is
begin
 with C select
      F <= "1000001" when "0000", -- U
           "0001110" when "0001", -- F
           "0010010" when "0010", -- S
           "1000110" when "0011", -- C
           "1111111" when others;
end decod;
```

 Implementar um circuito decodificador de 4 bits para display de 7 segmentos.




Entrada	Saída 6543210	Display
0000	1000000	[])
0001	1111001	f g e d
0010	0100100	
0011	0110000	3
0100	0011001	
0101	0010010	5
0110	0000010	6
0111	1111000	o d
1000	0000000	8
		9, A, b, C, d
1110	0000110	E
1111	0001110	

- Implementar um circuito decodificador de Complemento de 2 com 4 bits para display de 7 segmentos
 - Se o número de entrada for positivo, mostrar no display.
 - Se o número for negativo, calcular o seu complemento de 2 e mostrar no display.




- Implementar um circuito decodificador de Complemento de 2 com 4 bits para display de 7 segmentos
 - Se o número de entrada for positivo, mostrar no display.

• Se o número for negativo, calcular o seu complemento de 2 e mostrar no display.



- Passo 1: Criar arquivo VHDL com a descrição do Multiplexador
 2x1 para barramentos de 4 bits.
 - Atenção: nome do arquivo deve ser igual ao da entity




 Passo 2: Criar arquivo do tipo VHDL com a descrição do decodificador de binário para 7 segmentos (hex)



• Dica: usar Tarefa 1.

Entrada	Saída 6543210	Display
0000	1000000	[])
0001	1111001	f g g g g g g g g g g g g g g g g g g g
0010	0100100	
0011	0110000	3
0100	0011001	1
0101	0010010	5 ;
0110	0000010	5 b.
0111	1111000	¹ 7
1000	0000000	3 3
		9, A, b, C, d
1110	0000110	<u> </u>
1111	0001110	E


• Passo 3: Criar arquivo do tipo VHDL com a descrição do bloco que calcula o Complemento 2 de um número binário.



Usar código pronto,
 o qual faz inversão
 bit a bit e soma 1:


```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic arith.all;
use IEEE.std logic unsigned.all;
entity Compl2 is
port (X: in std logic vector(3 downto 0);
      Y: out std logic vector(3 downto 0));
end Compl2;
architecture c22 of Compl2 is
begin
  Y \le (not X) + "0001";
end c22;
```

 Passo 4: Criar o VHDL do elemento de topo (C2to7seg.vhd) da arquitetura e conectar os diferentes blocos



- Passo 5: Conectar C2to7seg.vhd com o emulador/kit e testar o seu funcionamento.
 - Testar primeiro no emulador.
 - Em seguida, colocar para funcionar na DE1-SoC.

Fazer uma implementação do C2to7seg, agora para entradas de 8
 bits e com saídas entre -99 a +99:



Testar no emulador e no DE1-SoC.