

Introdução à Linguagem VHDL

EEL5105 – Circuitos e Técnicas Digitais

Objetivos

- Primeiros passos em VHDL
- Estudar exemplos básicos de descrição de hardware em VHDL
- Implementar circuitos usando VHDL no Emulador Web/Quartus II/DE2

Introdução à Linguagem VHDL

Tarefas no Emulador

Testando no DE2

Tarefa Adicional

VHDL - Visão Geral

- VHDL é uma linguagem para descrição de hardware.
- VHDL = VHSIC Hardware Description Language.
- No final da década de 80, VHDL se tornou uma linguagem padrão para o IEEE (*Institute of Electrical and Electronic Engineers*).
- Existem diversas ferramentas para simular e sintetizar (gerar hardware) circuitos descritos em VHDL.
- Outras linguagens de descrição de hardware: Verilog, SystemC, AHDL, Handel-C, System Verilog, Abel, ...

VHDL - Visão Geral

- Permite descrever um circuito digital de diferentes formas (ex.: estrutural, comportamental, fluxo de dados).
- Descrições em VHDL podem então ser utilizadas para gerar hardware (configuração de um FPGA ou projeto de um circuito integrado, por exemplo).
- Descrições em VHDL podem ser simuladas, permitindo eliminar problemas antes da síntese do hardware.
- A geração de estímulos para simulação VHDL é comumente realizada por intermédio de testbenches, onde são definidos estímulos a serem aplicados ao circuito, dentre outras coisas.

- VHDL Visão Geral
 - Anatomia de um projeto simples em VHDL:

exemplo.vhd

Libraries and Packages

Imports necessários, tipicamente IEEE e etc.

Entity


Principalmente a declaração de *ports* (entradas e saídas).

Architecture

Descrição do comportamento ou funcionalidade do sistema.

VHDL é case insensitive!

- VHDL Exemplo de código: *Majority Detector*
 - Majority Detector: saída em nível lógico alto sempre que a maioria dos bits de entrada estiver em nível lógico alto



Y = (A and B) or (A and C) or (B and C) Y = (A . B) + (A . C) + (B . C)

Tabela verdade

ABC	Υ
000	0
001	0
010	0
011	1
100	0
101	1
110	1
111	1

• VHDL – *Majority Detector*

```
library IEEE;
_use IEEE.Std_Logic_1164.all;
                                                              Majority Detector:
                 entity majority is
                 port (A: in std_logic;
                     B: in std_logic;
C: in std_logic;
                       Y: out std logic
                 end majority;
                 architecture circuito logico of majority is
                   signal D,E,F: std logic;
                 begin
                   Y \leq D or E or F;
ARCHITECTURE
                   D \le A and B;
                   E \le A and C;
                   F \le B and C;
                 end circuito logico;
```

• VHDL – Majority Detector majority.vhd library IEEE; **LIBRARIES** use IEEE.Std Logic 1164.all; Arquivo deve ter mesmo nome entity majority is <da **entity**. port (A: in std logic; B: in std logic; C: in std logic; **Architecture** Y: out std logic deve estar end majority; relacionada com a entity. architecture circuito logico of majority is signal D,E,F: std logic; begin $Y \le D$ or E or F; **ARCHITECTURE** VHDL é case $D \le A$ and B; $E \le A$ and C; insensitive $F \le B$ and C;


end circuito logico;

- VHDL Majority Detector
 - LIBRARIES : bibliotecas necessárias.

```
library IEEE;
use IEEE.Std_Logic_1164.all;
```

- Basicamente, essa biblioteca define os tipos std_logic e std_logic_vector, os quais são versões aperfeiçoadas dos tipos nativos bit e bit_vector do VHDL.
- std_logic: '0' ou '1' (com aspas simples).
 Curiosidade: pode também assumir valores como 'U' (uninitialized), 'X' (unknown),
 'Z' (high impedance), 'W' (weak signal), 'L', 'H', e '-'.
- std_logic_vector: "001010" ou "011" ou "01110" etc... (com aspas duplas).


- VHDL Majority Detector
 - **ENTITY**: define as **ports** do circuito digital, ou seja, a **interface** entre a lógica implementada e o mundo externo.




```
entity majority is
port (A: in std_logic;
     B: in std_logic;
     C: in std_logic;
     Y: out std_logic);
end majority;
```

Poderia ser também:

- VHDL *Majority Detector*
 - **ENTITY**: define as **ports** do circuito digital, ou seja, a **interface** entre a lógica implementada e o mundo externo.



- VHDL Majority Detector
 - **ARCHITECTURE** : define a funcionalidade do circuito digital, utilizando as **ports** listadas na **ENTITY**, além de **signals** para fazer as conexões internas.



```
architecture circuito of majority is
   signal D,E,F: std_logic;
begin
   Y <= D or E or F;
   D <= A and B;
   E <= A and C;
   F <= B and C;
end circuito;</pre>
```

- VHDL Majority Detector
 - ARCHITECTURE

```
architecture circuito of majority is
                                                                                           Pouco importa a
                          >> signal D, E, F: std logic;
Declaração de signals.
                                                                                           sequência das
                          begin
                                                                                           atribuições aqui,
                             Y \le D or E or F;
                                                                                           pois elas são
                             D <= A and B;
                                                                                           concorrentes.
                             \mathbf{E} \leq \mathbf{A} and \mathbf{C};
                             F \le B and C;
                          end circuito;
     Operador de
     atribuição.
                                                        Operadores lógicos: not, and,
                                                        nand, or, nor, xor e xnor.
```

VHDL - Exemplo com std_logic_vector:

```
library IEEE;
use IEEE.Std Logic 1164.all;
entity silly is
port (A: in std logic vector(7 downto 0);
      Y: out std logic vector (7 downto 0)
      );
end silly;
architecture myarch of silly is
  signal AUX: std logic vector(3 downto 0);
begin
  Y \leq A(7 \text{ downto } 4) \& AUX;
  AUX <= not A(3 downto 0);
end myarch;
```




Pergunta que você deve ser capaz de responder: o que faz esse circuito para A = 11110000?

Operador de concatenação.

Pouco importa a sequência das atribuições aqui, pois elas são concorrentes.

• Em resumo:



Introdução à Linguagem VHDL


Tarefas no Emulador

Testando no DE2

Tarefa Adicional

- Tarefa 1: Implementar o Majority Detector no Emulador Web.
 - Implementar o **majority detector** no arquivo **majority.vhd**, usando o código dado no início da aula.
 - Atenção: se o nome da entity/arquivo não for usertop/usertop.vhd,
 é preciso aplicar Set Top Level ao arquivo utilizado.

• Além disso, ports precisam ser mapeadas para chaves e leds do hardware ou do emulador.



- Tarefa 1: Implementar o Majority Detector no Emulador Web
 - Alternativas para mapear ports no emulador:

Usar somente uma das duas!

- Usar o mapeador de portas (Mapper) do emulador.
- Renomear as **ports** para:


```
SW: in std_logic_vector(17 downto 0);
LEDR: out std_logic_vector(17 downto 0)

(mapeamento será feito para chaves SW e leds LEDR).

Dica: mudados os nomes das ports, você pode declarar

A, B, C e Y (entradas e saída
do majority detector) como
signals, e fazer: ------


LEDR(0) <= Y;
```



- Tarefa 2: Implementar o código do exemplo "silly" para observar seu funcionamento no Emulador.
 - Novamente, se o nome da entity/arquivo não for usertop/usertop.vhd, é preciso aplicar Set Top Level ao arquivo utilizado.
 - Ports precisam ser mapeadas como na Tarefa 1.



Nas próximas tarefas, serão implementados um meio somador half adder (HA), um somador completo ou full adder (FA), e um




0


1

0


Tarefa 3: Implementar um meio somador ou half adder (HA)



- Tarefa 4: Implementar um somador completo ou full adder (FA).
 - Observação: signals podem ser necessários para conexões internas



 Tarefa 5: Faça a implementação de um somador de números de 2 bits, obtido associando um half adder com um full adder:



Introdução à Linguagem VHDL

Tarefas no Emulador

Testando no DE2

Tarefa Adicional

Testando no DE2

- Seguindos os passos do Laboratório 1, vamos colocar agora os projetos anteriores para funcionar no DE2 usando o Quartus II.
- Para tal:
 - Configure o arquivo desejado como Top Level no Emulador Web.
 - Exporte o projeto para o DE2/Quartus II.
 - Abra o projeto exportado no Quartus II:
 - File > Open project...
 - Processing > Start Compilation...
 - Faça a gravação no DE2.
 - Ver próximos slides...

Testando no DE2

Gravação no DE2

A seguir, com o kit DE2 ligado à tomada e ao computador, acesse
 Tools > Programmer no Quartus II para gravar seu projeto.



- Com o Programmer aberto:
 - 1) Clique em Auto Detect .

Caso Auto Detect esteja desativado (Auto Detect), clique em La Hardware Setup...
e selecione USB Blaster como hardware a ser utilizado.

- 2) Clique em Start
- 3) Pronto, agora é só testar o seu projeto no DE2.

Introdução à Linguagem VHDL

Tarefas no Emulador

Testando no DE2

Tarefa Adicional

Tarefa Adicional

- Tarefa 6: Universalidade das operações NAND e NOR.
 - Obtenha a implementação equivalente somente com portas NAND do Majority Detector e faça a implementação de tal circuito no Emulador/DE1-SoC/Quartus II.
 - Realize o mesmo procedimento, agora com a representação equivalente com portas NOR.
 Majority Detector

er:

Atenção: para implementar,
 3 entradas em VHDL,

Saida <= not (Ent1 and Ent2 and Ent3)

De forma similar, para NOR é preciso:

```
Saida <= not (Ent1 or Ent2 or Ent3)</pre>
```