UNIVERSIDADE FEDERAL DE SÃO CARLOS

Centro de Ciências Exatas e de Tecnologia

Departamento de Computação

Laboratório de Lógica Digital - Prática 10

Reconhecedor de sequência Mealy/Moore.

Professores: Ricardo Menotti e Maurício Fernandes Figueiredo

Integrantes do grupo

Giullio Emmanuel da Cruz di Gerolamo, 790965, Ciência da Computação Guilherme Toledo Vieira da Silva, 791081, Ciência da Computação Maurício Cawanga Chilombo Kessongo, 790647, Engenharia da Computação Pedro Gonçalves dos Santos, 794042, Ciência da Computação Rafael de Camillo Masson, 790774, Engenharia da Computação

São Carlos, 3 de dezembro de 2020

1. Introdução

Edward F. Moore foi um professor americano de matemática e ciência da computação, o inventor do modelo Moore e um antigo pioneiro de vida artificial [1].

George H. Mealy foi um matemático e cientista da computação americano que inventou o modelo Mealy [2].

O modelo de Moore (ou máquina de Moore) é definido como uma máquina de estado finito a qual os valores de saída são determinados somente pelo seu estado atual. Por outro lado, o modelo de Mealy (ou máquina de Mealy) é uma máquina de estado finito a qual os valores de saída são determinados pelo seu estado atual e os valores de sua entrada [3].

O presente relatório visa analisar e mostrar a implementação e o funcionamento dos dois modelos em um determinado circuito dentro da linguagem Verilog, através da forma estrutural e comportamental.

2. Descrição da execução do projeto

A princípio, precisou-se criar diagramas, tabelas e esquemáticos para a elaboração do projeto. Nesse sentido, foram utilizadas ferramentas como Paint para criação dos esboços dos diagramas e mapas de karnaugh, Google Planilhas para criação das tabelas, e o simulador FALSTAD para o esboço do esquemático dos 2 circuitos.

A partir disso, utilizou-se também da ferramenta EDAPlayerground para criação dos códigos estruturais e comportamentais em verilog para realizar a testagem dos circuitos. Ainda, o grupo produziu um novo *testbench* que utiliza uma tabela verdade para verificação dos resultados.

3. Apresentação dos resultados do experimento

A)

Para fazer o diagrama de Moore da máquina de estados finitos, foram utilizados quatro estados (A, B, C, e D) para poder identificar a sequência 1-0-1. A é o estado inicial. Quando é identificado o primeiro 1 da sequência, passa-se para o estado B. O estado C representa que foi identificada a sequência 1-0 e, por fim, quando ocorre a sequência 1-0-1, chegamos ao estado D, que possui saída z igual a 1.

No diagrama de Mealy, foram utilizados apenas três estados (A, B e C), para identificar a sequência 1-0-1, sendo A o estado inicial. Esse diagrama funciona de maneira parecida com o de Moore, a diferença é que quando estamos no estado C, que representa a sequência 1-0, e um 1 é identificado, voltamos para o estado B, mas, dessa vez, com saída z igual a 1.

B)

Para a realização das tabelas de estados, foram descritos os diagramas da máquina de estados finitos, com o estado atual, o estado seguinte e a saída z. Nas tabelas de atribuição de estados, assumimos A = 00, B = 01, C = 10 e D = 11.

C)

Para a construção dos mapas de Karnaugh e suas expressões resultantes, foi descrito o comportamento de Y1, Y2 e z de acordo com os valores de y1, y2 e w.

D)

Os diagramas esquemáticos dos circuitos são representações visuais das expressões resultantes dos mapas de Karnaugh.

E)

Para a implementação do modelo comportamental no Verilog [4], foram utilizados como base os diagramas das máquinas de estados finitos.

Na implementação do modelo estrutural, por sua vez, foram utilizadas como base as expressões resultantes do mapas de Karnaugh.




Figura 1 - Diagrama de Moore da máquina de estados finitos

Circu	uito de Moore - Tab	ela de Estado	200
	Next		
Present State	W = 0	w = 1	Output Z
А	Α	В	0
В	С	В	0
С	А	D	0
D	С	В	1

Figura 2 - Tabela de estado do circuito de Moore

	Circ	cuito de M	oore - Atril	ouição de	Estado	
Presen	t State		Next	state		Output Z
		W	= 0	w	= 1	
y2	y1	Y2	Y1	Y2	Y1	
0	0	0	0	0	1	0
0	1	1	0	0	1	0
1	0	0	0	1	1	0
1	1	1	0	0	1	1

Figura 3 - Tabela de atribuição de estado do circuito de Moore




Figura 4 - Mapa de Karnaugh do circuito de Moore com as expressões resultantes




Figura 5 - Esquemático do circuito de Moore




Figura 6 - Diagrama de Mealy da máquina de estados finitos

	Circuito M	ealy - Tabela de Est	ado		
Present State	Next	state	Output Z		
	W = 0	w = 1	W = 0	w = 1	
Α	Α	В	0	0	
В	С	В	0	0	
С	Α	В	0	1	
D	dd	dd	d	d	

Figura 7 - Tabela estado do circuito de Mealy

Present State		8	Next state			0.1-17	
rresen	t State	w = 0		w = 1		Output Z	
y2	y1	Y2	Y1	Y2	Y1	w = 0	w = 1
0	0	0	0	0	1	0	0
0	1	1	0	0	1	0	0
1	0	0	0	0	1	0	1
1	1	d	d	d	d	d	d

Figura 8 - Tabela de atribuição de estado do circuito de Mealy




Figura 9 - Mapa de Karnaugh do circuito de Mealy com as expressões resultantes




Figura 10 - Esquemático do circuito de Mealy




Figura 12 - Gráfico de ondas com os resultados dos modulos

4. Conclusões

Dessa forma, as diferenças entre os dois modelos ficam aparentes. O modelo de Moore possui dependência, em suas saídas, apenas de seu estado atual, enquanto que o de Mealy depende também de suas entradas atuais conjuntamente com seu estado. Além do mais, o modelo de Moore necessita de mais números de estado e menos hardware dedicado, por outro lado o modelo de Mealy precisa de menos números de estado e mais hardware dedicado.

Portanto, devido aos fatos anteriores, eles se diferenciam quanto a sua saída, sendo no de Moore mostrada em seus estados e no de Mealy em suas transições, o qual fez com que a saída do circuito mealy, dentro do gráfico de ondas do EDAPlayerground, se alterasse um clock antes da saída do circuito moore.

5. Referências Bibliográficas

- [1] Informações sobre Edward F. Moore. Disponível em: <en.wikipedia.org>. Acesso em: 3 dez. 2020.
- [2] Informações sobre George H. Mealy. Disponível em: <en.wikipedia.org>. Acesso em: 3 dez. 2020.
- [3] Informações sobre cada modelo presente. Disponível em: <GeeksForgeGeeks.org>. Acesso em: 3 dez. 2020.
- [4] Prática 10 Grupo D Lógica Digital . Disponível em https://www.edaplayground.com/x/Spcq. Acesso em: 5 dez. 2020