



Εθνικό Μετσόβιο Πολυτεχνείο

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Εξάμηνο 8^ο: Σχεδίαση Αναλογικών Ηλεκτρονικών Συστημάτων, 2025-2026

8^η Εργαστηριακή Αναφορά

Στοιχεία Φοιτητών: Άγγελος Καραβάς, 03122095

Αριστοτέλης Δρίτσας, 03122127

Γεώργιος Μπαρκάς, 03122139

Total PLL System Design


Εισαγωγή:

Σκοπός της συγκεκριμένης τελικής εργαστηριακής άσκησης είναι ο συνδυασμός όλων των επιμέρους κυκλωμάτων που έχουμε κατασκευάσει και μελετήσει στις προηγούμενες εργαστηριακές ασκήσεις για την κατασκευή ενός PLL ως RF Synthesizer.

Οι RF Synthesizers έχουν σκοπό την RF σύνθεση, δηλαδή η παραγωγή περιοδικών σημάτων που οδηγούν έναν RF transceiver. Διακρίνονται στις κατηγορίες των integer-N και των fractional-N. Εμείς καλούμαστε να κατασκευάσουμε έναν Integer-N RF Synthesizer, οποίος παράγει ως έξοδο ένα σήμα με συχνότητα πολλαπλάσια της συχνότητας αναφοράς, που επιλέγεται να είναι πολλαπλάσιο της απόστασης του καναλιού, δηλαδή:

$$f_{out} = M \cdot f_{ref} \quad M = 1,2,4$$

Το κυκλωματικό διάγραμμα του RF Synthesizer φαίνεται παρακάτω, τροφοδοτείται από ένα τροφοδοτικό 5 V και το ρολόι αναφοράς θα παρέχεται από τη γεννήτρια σήματος.



Σχήμα 1: Κυκλωματικό διάγραμμα του synthesizer με τη χρήση παθητικών στοιχείων, διπολικών/mosfet, διόδων, TE, και ψηφιακών στοιχείων με τιμές στοιχείων: $A_1, A_2, A_3 = \text{LM324}$, $D_1, D_2, D_3, D_4 = 74\text{HCT74}$, $N_1, N_2, N_3, N_4 = 74\text{HCT00}$, $R_1 = R_2 = R_3 = 100\text{ k}\Omega$, $R_4 = 56\text{ k}\Omega$, $R_5 = R_6 = R_7 = 27\text{ k}\Omega$, $R_8 = R_9 = R_{10} = 33\text{ k}\Omega$, $R_{11} = R_{12} = 47\text{ k}\Omega$, $C_1 = 1\text{ nF}$, $C_2 = 470\text{ nF}$, $C_3 = 47\text{ nF}$

Περιγραφή Λειτουργίας του Κυκλώματος:

Όπως αναφέραμε, σκοπός του κυκλώματος είναι η παραγωγή ενός σήματος εξόδου με συχνότητα πολλαπλάσια της συχνότητας αναφοράς, δηλαδή:

$$f_{out} = M \cdot f_{ref} \quad M = 1, 2, 4$$

Θα αναλύσουμε κάθε επιμέρους κύκλωμα ξεχωριστά:

Phase-Frequency Detector (PFD):

Σκοπός του είναι να ανιχνεύσει και μεταδώσει την ύπαρξη και το μέγεθος της διαφοράς φάσης ή συχνότητας μεταξύ του σήματος αναφοράς v_{ref} και του σήματος ανάδρασης v_{fb} . Σε ουδέτερη κατάσταση $Q_A = 1$ και $Q_B = 0$. Αν το v_{in} προηγείται ή έχει μεγαλύτερη συχνότητα από το v_{fb} τότε θα προκύψει $Q_A = 0$ και αντίστοιχα για το v_{fb} θα προκύψει $Q_B = 1$.

Οι NAND πύλες χρησιμοποιούνται για το RESET των τιμών των $Q_{A,B}$ σύμφωνα με την λειτουργία του PFD που έχουμε αναλύσει σε προηγούμενη εργαστηριακή άσκηση.

Η NAND πύλη N_4 χρησιμοποιείται για είναι το κύκλωμα ENABLED ή DISABLED.

Charge Pump (CP):

Το Charge Pump χρησιμοποιείται για να μεταφράσει αυτήν την διαφορά μεταξύ v_{ref} και v_{fb} που ανιχνεύει το PFD σε ρεύμα. Συγκεκριμένα, αν το v_{ref} προηγείται κατά φάση ή έχει μεγαλύτερη συχνότητα από το v_{fb} τότε θα έχουμε για χρονικές περιόδους $Q_A = 0$, το οποίο θα ενεργοποιήσει το PNP του CP και θα στέλνει σταθερό ρεύμα προς το Loop Filter, αφού το CP λειτουργεί ως δύο συμμετρικές ιδανικές πηγές ρεύματος. Το NPN δεν θα ενεργοποιηθεί γιατί σχεδόν πάντα, εκτός από μεταβατικά στάδια, θα έχουμε $Q_B = 0$ (λόγω των NAND και του CLR).

Αντίστοιχα για το v_{fb} θα έχουμε $Q_B = 1$ επομένως θα ενεργοποιηθεί το NPN του CP και θα τραβάει ρεύμα από το Loop Filter (ίδιες έντασης με το ρεύμα του PMOS). Επομένως, το Charge Pump μεταφράζει την διαφορά φάσης από ψηφιακές τιμές τάσης σε αναλογικές τιμές και φορά ρεύματος.

Loop Filter (LF):

Το Loop Filter χρησιμοποιείται για μετάφρασης του ρεύματος του CP σε εξομαλυμένη τάση. Ο Buffer χρησιμοποιείται ως απομονωτής ώστε όλο το ρεύμα του CP να πηγαίνει προς ή να φεύγει από τους πυκνωτές και αντιστάσεις του LF και να μεταφέρεται αυτούσια (κέρδος = 1 V/V) η τάση του LF στην VCO.

Voltage-Controlled Oscillator (VCO):

Η διαφορά στην φάση ή/και την συχνότητα μεταξύ v_{ref} και v_{fb} έχει μεταφραστεί σε αναλογική τάση, η οποία φτάνει αυτούσια στην VCO ως v_{ctrl} . Η VCO από την θεμελιώδη γραμμική σχέση μεταξύ συχνότητας εξόδου και τάσης εισόδου:

$$f_{out} = K_{VCO} \cdot v_{ctrl}$$

Παράγει ένα τετραγωνικό σήμα v_{sq} με συχνότητα εξόδου να καθορίζεται από την παραπάνω σχέση.

Στην συνέχεια το v_{sq} περνάει από ένα Schmitt Trigger που έχει σκοπό να καταστήσει πιο απότομη/κατακόρυφη την μετάβαση μεταξύ του HIGH και του LOW της v_{sq} , προκειμένου να λειτουργεί και πιο ορθά ο Divider που ακολουθεί. Η έξοδος αυτού του Schmitt Trigger είναι το σήμα εξόδου v_{out} με συχνότητα εξόδου f_{out} (το Schmitt Trigger δεν το επηρεάζει).

Divider:

Ο Διαιρέτης Συχνότητας (Divider) αποτελεί την ανάδραση του κυκλώματος και η έξοδος του είναι ακριβώς το σήμα ανάδρασης v_{fb} . Σκοπός του είναι, ανάλογα με τους διακόπτες που είναι κλειστοί (δεν φαίνονται στο Σχήμα 1) να διαιρεί την συχνότητα του σήματος εισόδου (που είναι το v_{out} και άρα η f_{out}) κατά έναν παράγοντα $M = 1,2,4$, δηλαδή:

$$f_{fb} = \frac{f_{out}}{M}$$

Στην συνέχεια το v_{fb} ανατροφοδοτείται στο PFD.

Κλείδωμα Κυκλώματος (Equilibrium):

Προκειμένου το παραπάνω κύκλωμα να κλειδώσει σε ένα σήμα εξόδου v_{out} πρέπει τα $Q_{A,B}$ να παραμείνουν στις default τιμές τους $Q_A = 1$ και $Q_B = 0$. Με αυτόν τον τρόπο το v_{ctrl} δεν θα μεταβάλλεται καθώς το CP ούτε θα ωθεί, ούτε θα τραβάει ρεύμα στο LF και άρα η συχνότητα εξόδου του VCO, από τον τύπο $f_{out} = K_{VCO} \cdot v_{ctrl}$, θα είναι σταθερή, και άρα το v_{out} θα είναι σταθερό.

Για να έχουμε $Q_A = 1$ και $Q_B = 0$ πρέπει τα v_{ref} και v_{fb} να έχουν μηδενική διαφορά στην φάση και στην συχνότητα, δηλαδή στην ισορροπία θα ισχύει:

$$f_{fb,eq} = f_{ref}$$

Όμως λόγω του Divider γνωρίζουμε ότι πάντα, και άρα και στην ισορροπία, ισχύει:

$$f_{out,eq} = M \cdot f_{fb,eq}$$

$$f_{out} = M \cdot f_{ref}$$


Επομένως όταν το κύκλωμα φτάσει σε ισορροπία, υλοποιεί σωστά την λειτουργία του.

Χαρακτηρισμός του Synthesizer:


Βήμα 1: Κατασκευή του Κυκλώματος:

Ο σχεδιασμός του κυκλώματος έγινε στην εφαρμογή Altium, παρακάτω παρατίθενται τα επιμέρους κομμάτια του κυκλώματος, το PCB αλλά και φωτογραφίες από την κολλημένη πλακέτα.


Phase-Frequency Detector (PFD):




Charge Pump (CP):



Loop Filter (LF)- Voltage-Controlled Oscillator (VCO):




Divider:




(ο λόγος που υπάρχουν διάφοροι υποδοχείς για jumpers είναι γιατί μέσω διαφορετικών συνδυασμών αυτών μπορεί να γινεί η επιλογή του λόγου διαίρεσης)

Το top layer του τελικού PCB είναι το παρακάτω:



Ενώ το bottom layer του τελικού PCB είναι το παρακάτω:



Έχοντας υλοποιήσει το παραπάνω PCB design το παραγγείλαμε από την JLC PCB και το κολλήσαμε στο εργαστήριο.

Το τελικό αποτέλεσμα είναι το εξής:



Βήμα 2-5: Προεργασία:

Η προεργασία μας για την εξαγωγή κυματομορφών και μετρήσεων περιέλαβε τα παρακάτω:


- Τροφοδοσία Κυκλώματος με $V_{CC} = 5\text{ V}$
- Δημιουργία Σήματος στην Γεννήτρια Συχνοτήτων με τα εξής χαρακτηριστικά:
 - Τετραγωνικό
 - 5 V_{pp}
 - 2.5 V_{DC}
 - 1 kHz
- Εφαρμογή Σήματος Γεννήτριας στο v_{ref} του Κυκλώματος
- Ρύθμιση Παλμογράφου σε Λειτουργία Y-T
- Σύνδεση Καναλιών Παλμογράφου στα v_{ref} και v_{out}

Βήμα 6,8: Ρύθμιση $M = 1$, Έλεγχος Κλειδώματος και Μεταβολή f_{ref} :

Με τους κατάλληλους διακόπτες στην πλακέτα μας ρυθμίζουμε το κύκλωμα να έχει λόγο

$\frac{f_{out}}{f_{ref}} = M = 1$ και ελέγχουμε αν το κύκλωμα κλειδώνει ως προς συχνότητα και φάση.


Για $f_{ref} = 1.25\text{ kHz}$:



$$M = 1 \text{ \& } f_{ref} = 1.25\text{ kHz}$$

Παρατηρούμε πως το κύκλωμα ΔΕΝ κλειδώνει.

Για $f_{ref} = 7.56 \text{ kHz}$:



$$M = 1 \text{ \& } f_{ref} = 7.56 \text{ kHz}$$

Παρατηρούμε πως το κύκλωμα κλειδώνει οριακά και υπάρχει μια μικρή διαφορά φάσης μεταξύ εισόδου-εξόδου.


Με βάση αυτά συμπεραίνουμε πως η ελάχιστη και η μέγιστη συχνότητα εξόδου στην οποία κλειδώνει το κύκλωμα μας είναι περίπου 1.3 kHz και 7.6 kHz , δηλαδή το εύρος συχνοτήτων της f_{out} που μπορεί να παραγάγει ορθά το κύκλωμα μας είναι:

$$f_{out} \in (1.3, 7.6) \text{ kHz}$$

Αυτό οφείλεται λόγω των περιορισμών της VCO.

Για να επιβεβαιώσουμε την ορθότητα του κυκλώματος επιλέγουμε ως $f_{ref} = 7 \text{ kHz}$ και θα προκύψει και $f_{out} = f_{ref} = 7 \text{ kHz}$ και θα πρέπει να αναμένουμε αποτελεσματικό κλείδωμα.

Για $f_{ref} = 7 \text{ kHz}$:




$M = 1$ & $f_{ref} = 7 \text{ kHz}$


Πράγματι παρατηρούμε ότι για $f_{ref} = 7 \text{ kHz}$ και $M = 1$ το κύκλωμα του κλειστού βρόγχου φάσης κλειδώνει σε συχνότητα και φάση.

Βήμα 7-8: Ρύθμιση $M = 2,4$, Έλεγχος Κλειδώματος και Μεταβολή f_{ref} :

Επαναλαμβάνουμε την διαδικασία για $M = 2$:



$M = 2$ & $f_{ref} = 800 \text{ Hz}$




$M = 2$ & $f_{ref} = 3 \text{ kHz}$

Και στις δύο περιπτώσεις:

$$f_{ref} = 800 \text{ Hz} \Rightarrow f_{out} = 1.6 \text{ kHz} \text{ \& } f_{ref} = 3 \text{ kHz} \Rightarrow f_{out} = 6 \text{ kHz}$$


Η συχνότητα εξόδου f_{out} βρίσκεται στο επιθυμητό εύρος τιμών και άρα το κύκλωμα ορθά κλειδώνει.

Αν όμως είχαμε $f_{ref} = 4 \text{ kHz} \Rightarrow f_{out} = 8 \text{ kHz}$, όπως φαίνεται και παρακάτω το κύκλωμα ΔΕΝ κλειδώνει επειδή το f_{out} είναι εκτός του επιθυμητού πεδίου τιμών:




$$M = 2 \text{ \& } f_{ref} = 4 \text{ kHz}$$

Επαναλαμβάνουμε την διαδικασία για $M = 4$:



$$M = 4 \text{ \& } f_{ref} = 1 \text{ kHz}$$



$$M = 4 \text{ \& } f_{ref} = 1.5 \text{ kHz}$$


Και στις δύο περιπτώσεις:

$$f_{ref} = 1 \text{ kHz} \Rightarrow f_{out} = 4 \text{ kHz} \text{ \& } f_{ref} = 1.5 \text{ kHz} \Rightarrow f_{out} = 6 \text{ kHz}$$


Η συχνότητα εξόδου f_{out} βρίσκεται στο επιθυμητό εύρος τιμών και άρα το κύκλωμα ορθά κλειδώνει.

Βήμα 7: Επανάληψη Βημάτων 6-8 για v_{ctrl} :


Αποσυνδέσαμε το κανάλι 1 από το v_{ref} , το συνδέσαμε στο v_{ctrl} και επαναλάβαμε τα βήματα:




$$M = 1 \text{ \& } f_{ref} = 7 \text{ kHz} \Rightarrow v_{ctrl} = 3.86 \text{ V}$$




$$M = 1 \text{ \& } f_{ref} = 7.56 \text{ kHz} \Rightarrow v_{ctrl} = 4.42 \text{ V}$$




$$M = 2 \text{ \& } f_{ref} = 1 \text{ kHz} \Rightarrow v_{ctrl} = 0.96 \text{ V}$$



$$M = 2 \text{ \& } f_{ref} = 3 \text{ kHz} \Rightarrow v_{ctrl} = 2.97 \text{ V}$$



$$M = 4 \text{ \& } f_{ref} = 400 \text{ Hz} \Rightarrow v_{ctrl} = 0.88 \text{ V}$$



$$M = 4 \text{ \& } f_{ref} = 1 \text{ kHz} \Rightarrow v_{ctrl} = 1.77 \text{ V}$$

Ένα τελικό πινακάκι τιμών με τιμές της συχνότητας εξόδου f_{out} και τις αντίστοιχες τιμές της τάσης εισόδου της VCO v_{ctrl} με βάση τις παραπάνω μετρήσεις, φαίνεται παρακάτω:

Συχνότητα Εξόδου f_{out} (kHz)	Τάση Ελέγχου v_{ctrl} (V)
1.6	0.88
2	0.96
4	1.77
6	2.97
7	3.86
7.56	4.42

Εφόσον το εύρος τιμών της f_{out} όπως αναφέραμε είναι περίπου (1.3, 7.6) kHz και η v_{ctrl} αυξάνεται με αύξηση της f_{out} τότε για το εύρος τιμών της v_{ctrl} προσεγγιστικά έχουμε:

$$v_{ctrl} \in (0.88, 4.42) \text{ V}$$