



ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ

ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ

ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ

Ψηφιακά Συστήματα VLSI

5η Εργαστηριακή Άσκηση

“Υλοποίηση Debayering Φίλτρου με AXI διεπαφή σε Ζυγη SoC FPGA”

Ομάδα 6

Μέλος 1:

Ονοματεπώνυμο: Γιώργος Μπάρκας

Αριθμός Μητρώου: el22139

Μέλος 2:


Ονοματεπώνυμο: Δημήτρης Βλασακάκης

Αριθμός Μητρώου: el22818

Εισαγωγή

Στη συγκεκριμένη εργαστηριακή άσκηση υλοποιήσαμε ένα debayering φίλτρο, το οποίο μετατρέπει τα ακατέργαστα δεδομένα από έναν αισθητήρα Bayer σε εικόνα RGB. Η αρχιτεκτονική του συστήματος βασίζεται σε τρεις βασικές υπομονάδες που συνεργάζονται για τη σωστή επεξεργασία των δεδομένων. Συνολικά, το σύστημα αξιοποιεί 3 FIFO και ένα κινούμενο παράθυρο 3×3 ώστε να υπολογίζει τα χρωματικά κανάλια που λείπουν από κάθε pixel, ακολουθώντας μια λογική σάρωσης της εικόνας.

Μπλοκ Διάγραμμα του Κυκλώματος



Βασικές Δομικές Μονάδες

- **Pixel Processor**

Η συγκεκριμένη οντότητα είναι υπεύθυνη για τον υπολογισμό των RGB τιμών ενός pixel. Ως generics διαθέτει τον αριθμό των bits ανά pixel και τη διάσταση της εικόνας N . Δέχεται ως είσοδο τις τιμές μιας γειτονιάς 3×3 γύρω από το υπό επεξεργασία pixel, καθώς και τους δείκτες γραμμής και στήλης, ώστε να προσδιοριστεί ο τύπος του (red, green ή blue) βάσει του Bayer pattern. Ανάλογα με το είδος του pixel, υπολογίζει τα δύο ελλείποντα χρωματικά κανάλια μέσω κατάλληλων μέσων όρων των γειτονικών τιμών, ενώ διατηρεί το υπάρχον κανάλι. Τέλος, εξάγει τις τιμές R, G και B που αντιστοιχούν στο συγκεκριμένο pixel.

- **Serial Parallel**


Η οντότητα αυτή είναι υπεύθυνη για τη μετατροπή της σειριακής ροής των pixel σε παράλληλη μορφή, ώστε να είναι δυνατός ο σχηματισμός της γειτονιάς 3x3 που απαιτείται για την επεξεργασία. Για τον σκοπό αυτό χρησιμοποιεί τρεις FIFO ουρές σε σειρά, οι οποίες λειτουργούν ως line buffers και επιτρέπουν την αποθήκευση προηγούμενων γραμμών της εικόνας. Παράλληλα, με τη βοήθεια καταχωρητών (D flip-flops) δημιουργείται ένα κυκλόμενο παράθυρο 3x3, το οποίο ενημερώνεται σε κάθε

κύκλο ρολογιού. Με βάση τη θέση του εκάστοτε pixel (row, col), η μονάδα αντιστοιχίζει σωστά τις τιμές της γειτονιάς και εφαρμόζει όπου χρειάζεται zero padding στα όρια της εικόνας. Έτσι, εξασφαλίζεται ότι σε κάθε χρονική στιγμή είναι διαθέσιμα τα κατάλληλα 9 pixel για επεξεργασία.

- **Debayering**

Η τελευταία οντότητα αποτελεί το top-level του συστήματος και είναι υπεύθυνη για τον συνολικό έλεγχο της λειτουργίας του φίλτρου. Συνδέει τις υπομονάδες **serial_parallel** και **pixel_processor**, διαχειριζόμενη τη ροή των δεδομένων μεταξύ τους. Η λειτουργία της βασίζεται σε ένα FSM με καταστάσεις: IDLE, RECEIVING, FLUSHING, PAUSE και DONE, οι οποίες ελέγχουν πότε γίνεται λήψη δεδομένων, πότε συνεχίζεται η επεξεργασία μετά τη διακοπή της εισόδου και πότε ολοκληρώνεται η εικόνα. Παράλληλα, μέσω μετρητών και δεικτών γραμμής/στήλης εξασφαλίζεται ο σωστός συγχρονισμός των δεδομένων και η παραγωγή έγκυρων εξόδων (valid_out, image_finished), λαμβάνοντας υπόψη και την καθυστέρηση του pipeline.

Διάγραμμα FSM



Καταγραφή και Ανάλυση των Πόρων του FPGA (για N = 64 και N = 128)

Για N = 64 καταναλώθηκαν οι παρακάτω πόροι:

Name	Constraints	Status	WNS	TNS	WHS	THS	WBSS	TPWS	Total Power	Failed Routes	Methodology	RQA Score	QoR Suggestions	LUT	FF	BRAM
✓ synth_1 (active)	constrs_1	synth_design Complete!												154	129	0
✓ impl_1	constrs_1	route_design Complete!	1.416	0.000	0.050	0.000	8.930	0.000	1.713	0	3 CW			3581	5211	12.5
Out-of-Context Module Runs																
✓ fifo_generator_0_synth_1	fifo_generator_0	synth_design Complete!												61	60	0.5
> design_1		Submodule Runs Complete														

Για N = 128 καταναλώθηκαν οι παρακάτω πόροι:

Name	Constraints	Status	WNS	TNS	WHS	THS	WBSS	TPWS	Total Power	Failed Routes	Methodology	RQA Score	QoR Suggestions	LUT	FF	BRAM
✓ synth_1 (active)	constrs_1	synth_design Complete!												174	133	0
✓ impl_1	constrs_1	route_design Complete!	0.972	0.000	0.030	0.000	9.041	0.000	1.713	0	3 CW			3612	5215	12.5
Out-of-Context Module Runs																
✓ fifo_generator_0_synth_1	fifo_generator_0	synth_design Complete!												61	60	0.5
> ✓ design_1		Submodule Runs Complete														

Παρατηρούμε ότι για N = 128 καταναλώνονται περισσότερες Lut και ff . Η διαφορά αυτή είναι αναμενόμενη λόγω της παραμετροποίησης καθώς αναλόγως το N παράγουμε το κατάλληλο υλικό. Ο αριθμός των BRAM παραμένει ίδιο καθώς το μέγεθος των fifo παραμένει σταθερό στο 2048.

Υπολογισμός της Καθυστέρησης (latency)

Το πρώτο σωστό αποτέλεσμα θα υπολογιστεί μετά από μια καθυστέρηση καθώς περιμένουμε να συσσωρευτούν (στον **Serial_Parallel**) τα απαραίτητα pixels. Άρα το Latency είναι 2N+2 και για εικόνα 64x64 με για κύκλο ρολογιού ίσο με 10ns έχουμε καθυστέρηση 1.3μs.

Υπολογισμός της Απόδοσης (throughput)

Τρέχοντας το κύκλωμα στο zybo υπολογίσαμε ότι η ο συνολικός χρόνος εκτέλεσης του PL διήρκεσε 3429467 κύκλους. Ακόμη γνωρίζουμε ότι η συχνότητα λειτουργίας του PL είναι διπλάσια αυτή του PS. Άρα για τον υπολογισμό του throughput έχουμε.

$$\begin{aligned} Throughput &= 2 * (total_pix / total_time_pl) = 2 * (1024 * 1024 / 3429467) \\ &= 0,611 \text{ pixels per cycles} \end{aligned}$$

Ενώ το θεωρητικό είναι:

$$\begin{aligned} Throughput &= 2 * (total_pix / total_pix + latency) \\ &= 1024 * 1024 / 1024 * 1024 + 2 * 1024 + 2 = 0.99 \text{ pixels per cycles} \end{aligned}$$

Παρατηρούμε ότι το θεωρητικό throughput με αυτό της προσομοίωσης διαφέρουν. Αυτή η διαφορά οφείλεται στην καθυστέρηση που εισάγει το axi stream.