# ARKITEKTURA E KOMPJUTERËVE

Viti Akademik 2022/2023

### DETYRA 2

Valon Raca & Synim Selimi

## 1. Hyrje

Sipas syllabusit të lëndës Arkitektura e Kompjuterëve vlerësimi i studentëve është i përzier. Nga 100% të pikëve që formojnë notën përfundimtare, vlerësimi i vazhdueshëm merr pjesë me 40% dhe testi përfundimtar me 60%.

Detyra 2 vlerësohet me maksimalisht 30% (40% bashkë me bonus) dhe është detyra e fundit semestrale.

Detyra dorëzohet në formën e kodit dhe raportit.

## 2. Formimi i grupit

Grupi në përbërje prej maksimalisht tre anëtarëve duhet të krijohet më së largu deri me 09.01.2023 në ora 23.59. Për të deklaruar grupin luteni që të shënoheni emrat e anëtarëve të grupit në formën e krijuar enkas në http://www.kompjuterika.tk me emrin "Forma per deklarimin e grupeve per detyren e dyte" që është vendosur në ballinën e lëndës Arkitektura e Kompjuterëve apo që u është shpërndarë përmes email-it.

## 3. Detyra

Detyra është e ndarë në pjesë që mbivendosen njëra mbi tjetrën (hollësitë në seksionin 3.3 të këtij dokumenti).

Detyra e juaj është dizajnimi i një CPU 24-bitëshe (Single-Cycle).

### 3.1. Materiali bazë

- 1. Si pikë startuese e këtij projekti duhet të jetë dizajni i ALU-së 32 bitëshe që e kemi bërë në Javën e II (Shtojca B.5 e librit kryesor, Ushtrimet në Verilog: Java XIII IX). Për dizajnimin e funksioneve nuk mund të përdoren rrugë të shkurtra në Verilog si p.sh. A + B, për mbledhësin. Për secilin funksion duhet krijuar moduli i posaçëm strukturor apo behavior-ist.
- 2. Si bazë për kontroll të përdoret Njësia e Kontrollit të cilën e kemi punuar në ushtrime.

3. Register File, Data Memory dhe Instruction Memory do t'iu jepen të gatshme në javën e X-XII.

### 3.2. Specifikimi i sistemit

CPU duhet të jetë 24 bitëshe (3 oktete / 3 bajtësh).

### Formati i instruksioneve

CPU duhet të përkrah instruksione të formatit R dhe I.

#### Formati R

Ī	OPCODE 23   22   21   20			Ē		R	_			K	Т			R	D			SHA	МТ	1		FUN	VСТ	
Ī	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

#### Formati I

(	OPC	OD]	E		R	•			R	Т					C	onst	ant o	or ac	ddre	SS			
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

## $\underline{ALU}$

ALU do të përkrah operacione në numra me gjatësi 24 bitëshe.

ALU do të ketë dy hyrje A dhe B, dhe hyrjen CarryIn; një dalje për Rezultat, një dalje 1-biteshe për CarryOut dhe nje dalje 1-biteshe Zero, 1-biteshe per Overflow.

Hyrja B do të ketë përpara një multiplekser që zgjedh në mes regjistrit RT apo vlerës imediate.

#### Njësia e kontrollit

Nga OPCODE-i trebitësh Njësia Kontrolluese kontrollon dhe drejton njësitë tjera.

Daljet e njësisë së kontrollit:

input	input.gjatësia[bit]	output	output.gjatësia [bit]
OPCODE	4	RegDst	1
		ALUSrc	1
		MemToReg	1
		RegWrite	1
		MemRead	1
		MemWrite	1
		ALUOp	2
		Branch	1

#### ALU Control

#### <u>Hyrjet</u>

Në hyrje kemi 4 bit nga fusha FUNCT e instruksionit dhe 2 bit nga ALUOp.

ALUOp përcakton se për çfarë kryhet operacioni:

ALUOp	Selekto	Arsyeja
00	Mbledhje	LW apo SW
01	Zbritje	BEQ/BNE
10	Sipas FUNCT	Operacionet ALU
11	Ne baze te OPCODE	Operacioni MUL

Një dekoder do të merr hyrjet dhe do t'i shndërroj në dalje sipas specifikimit mëposhtë.

#### <u>Daljet</u>

Një linjë për invertimin e hyrjes B në ALU - BNegate. BNegate bëhet 1 vetëm në rast të zbritjes dhe shërben për invertimin e B-së dhe për furnizimin e CarryIn me 1.

Tre bitat tjerë shërbejnë për multiplekserin që zgjedh operacionin.

BNegate	Bit1	Bit2	Bit3	Operacioni
0	0	0	0	AND
0	0	0	1	OR
0	0	1	0	ADD
1	0	1	0	SUB
0	0	1	1	SLT
0	1	0	0	MUL
0	1	0	1	XOR
0	1	1	0	SLL

### Register File

Numri i regjistrave do të jetë 16 (regjistri \$zero dhe 15 të tjerë për përdorim të përgjithshëm). Regjistrat do të jenë të gjerë 24 bit.

Register File ka tre hyrje katër bitëshe për përcaktimin e regjistrave RS, RT, RD.

Register file ka një hyrje 24 bitëshe për të shkruar në regjistrin RD.

Register File ka dy dalje 24 bitëshe për të lexuar të dhënat nga regjistrat e përcaktuar në RS dhe RT.

### Adresat e regjistrave:

\$zero	0000	\$r8	1000
\$r1	0001	\$r9	1001
\$r2	0010	\$r10	1010
\$r3	0011	\$r11	1011
\$r4	0100	\$r12	1100
\$r5	0101	\$r13	1101
\$r6	0110	\$r14	1110
\$r7	0111	\$r15	1111

Regjistri PC po ashtu është 24 bitësh dhe është i ndarë nga Register File. Për PC të krijohet mbledhës i veçantë. Inkrementuesi e rrit PC për 3 (3 bajt / 24 bit) ne te gjitha rastet përveç kur kemi degëzime përmes BEQ.

MULREG eshte regjistër 48 bitesh special i ndare nga Register File. Sherben per te ruajtur rezultatet e shumëzimit mes numrave 24 bitesh.

### $\underline{\text{Memoria}}$

Dy memorie nga 128 bajt secila (Instruction dhe Data Memory)

Harta e memories:

Adresa	Segmenti
0 - 9	E rezervuar
10 - 127	Instruction apo Data

Instruction Memory është vetëm Read-Only. Hyrje 24 bitëshe nga PC për përcaktimin e adresës së instruksionit. Dalje 24 bitëshe për leximin e instruksionit.

Data Memory është Read-Write. Hyrje 24 bitëshe për përcaktimin e adresës së fjalës 3 bajtëshe (sesqui¹) që lexohet/shkruhet. Hyrje 24 bitëshe për fjalën (sesqui) që shkruhet. Dalje 24 bitëshe për fjalën (sesqui) që lexohet.

Sistemi memorik te jete ne Big Endian.

<sup>&</sup>lt;sup>1</sup> sesqui –  $1\frac{1}{2}$ ; half-word (16 bit) + 50%

## $\underline{Instruksionet}$

## $\underline{Instruksionet\ R\text{-}Format}$

## AND

	OPCODE 23   22   21   20			E		R				К	Т			R	D			SHA	MT	1		FUN	IСТ	
2	3	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
(	)	1	1	0	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	X	0	0	0	0	0	0	0	0

Formati: R

Shablloni: AND rd, rs, rt

Shembull: AND r1, r2, r3

Kryhet DHE logjike bit për bit ndërmjet regjistrit \$r2 dhe \$r3. Rezultati ruhet në \$r1.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
1	0	0	1	0	0	10	0

# $\underline{OR}$

(	)PC	ODI	3		R				K	Т			R	D			SHA	MT	1		FUN	IСТ	
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	X	Χ	Χ	X	X	X	X	X	X	X	X	X	0	0	0	0	0	0	0	1

Formati: R

Shablloni: OR rd, rs, rt

Shembull: OR \$r1, \$r2, \$r3

Kryhet OSE logjike bit për bit ndërmjet regjistrit \$r2 dhe \$r3. Rezultati ruhet në \$r1.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
1	0	0	1	0	0	10	0

# ADD

	OPC	ODI	E		R	•			R	Т			R	D			SHA	MT	ı		FUN	VСТ	
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	X	0	0	0	0	0	0	1	0

Formati: R

Shablloni: ADD rd, rs, rt

Shembull: ADD r1, r2, r3

Kryhet mbledhje ndërmjet vlerave të regjistrit \$r2 dhe \$r3. Rezultati ruhet në \$r1.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
1	0	0	1	0	0	10	0

### $\underline{SUB}$

(	OPC	ODI	<del>-</del> ]		R	•			К	Т			R				SHA	МТ	1		FUN	VСТ	ı
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	X	Χ	X	X	X	X	X	Χ	X	X	Χ	X	0	0	0	0	0	0	1	1

Formati: R

Shablloni: SUB rd, rs, rt

Shembull: SUB \$r1, \$r2, \$r3

Kryhet zbritje ndërmjet vlerave të regjistrit \$r2 dhe \$r3. Rezultati ruhet në \$r1.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
1	0	0	1	0	0	10	0

## $\underline{\text{SLT}}$

(	ЭРС	ODI	<u>-</u>		R				K	Т			R	D			SHA	MT	1		FUN	IСТ	I
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	X	X	X	Χ	X	X	X	Χ	X	X	Χ	X	0	0	0	0	0	1	0	0

Formati: R

Shablloni: SLT rd, rs, rt

Shembull: SLT \$r1, \$r2, \$r3

Kryhet funksioni SET LESS THAN ne mes regjistrit r2 dhe r3. Biti i fundit (LSB) behet 1 nese r2 < r3 (bitat tjerë 0), dhe ne te kundërtën LSB behet 0.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
1	0	0	1	0	0	10	0

# $\underline{\mathrm{MUL}}$

(	)PC	ODI	Ð		R	S			К	Т			R	D			SHA	MT	1		FUN	VCT	
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	X	X	X	X	X	X	X	X	0	0	0	0	0	0	0	0	0	1	0	1

Formati: R

Shablloni: MUL rs, rt

Shembull: MUL \$r1, \$r2

Kryhet shumezim ndërmjet vlerave të regjistrit \$r1 dhe \$r2. Rezultati ruhet ne regjistrin 48 bitesh MULREG.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
X	0	0	X	0	0	11	0

# $\underline{XOR}$

(	ЭРС	ODI	Ŧ		R				К	Т			R	D			SHA	МТ	1		FUN	VСТ	
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	X	X	X	X	X	X	X	X	X	X	X	X	0	0	0	0	0	1	1	0

Formati: R

Shablloni: XOR rd, rs, rt

Shembull: XOR r1, r2, r3

Kryhet EKSKLUZIV-OSE logjike bit për bit ndërmjet regjistrit \$r2 dhe \$r3. Rezultati ruhet në \$r1.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
1	0	0	1	0	0	10	0

### $\underline{\operatorname{SLL}}$

(	)PC	ODI	<del>-</del> ]		R	S			К	Т			R	D			SHA	MT	1		FUN	VСТ	ı
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	Χ	Χ	Χ	Χ	Χ	Χ	X	Χ	Χ	Χ	Χ	Χ	Y	Y	Y	Y	0	1	1	1

Formati: R

Shablloni: SLL rd, rs, shamt(rt)

Shembull: SLL \$r1, \$r2, 2(\$r3)

Kryhet shtyerje logjike majtas. Vlera e regjistrit r2 shtyhet per shumen ne mes vlerës se SHAMT (ne shembull 2) dhe vlerës ne regjistrin r3. Vlera ne SHAMT eshte 0 deri ne 15. Vlera ne regjistrin r3 nuk mund te kaloj numrin 8 (15+8 = 23, max i shtyerjes ne regjistrat 24 bitesh, 23 here nga 1 bit). Rezultati ruhet në r1.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
1	0	0	1	0	0	10	0

#### <u>Instruksionet I-Format</u>

### **ADDI**

(	OPC	OD	E		R	•			R'						cc	nst	ant (	or ac	ddre	SS			
23	22	21	20	19	18	17	16	15   14   13   12				11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	1	X	X	X	X	X	X	X	X	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Formati: I

Shablloni: ADDI rt, rs, immediate

Shembull: ADDI \$r1, \$r2, 5

Vlera imediate e instruksionit zgjerohet nga 12-bit në 24-bit.

Kryhet mbledhje ndërmjet vlerës së regjistrit \$r2 dhe vlerës imediate 5 (shembull). Rezultati ruhet në \$r1.

Vlerat dalëse të Njësisë Kontrolluese:

Ī	RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
	0	1	0	1	0	0	00	0

# LS (Load Sesqui)

(	OPC	OD	Е		R	<u> </u>			R	Τ			constant or address 11   10   9   8   7   6   5   4   3   2   1   0										
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	1	0	X	X	X	Χ	Χ	Χ	X	X	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Formati: I

Shablloni: LS rt, (immediate)rs

Shembull: LS \$r1, 8(\$r2)

Vlera imediate e instruksionit zgjerohet nga 12-bit në 24-bit.

Kryhet mbledhje ndërmjet vlerës së regjistrit \$r2 dhe vlerës imediate. Rezultati përcakton adresën e cila shërben si input në memorien e të dhënave. Vlera që lexohet nga ajo adresë ruhet në \$r1.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
0	1	1	1	1	0	00	0

## SS (Store Sesqui)

(	OPC	OD	Е		R	S			R'			constant or address           11         10         9         8         7         6         5         4         3         2         1           Y         Y         Y         Y         Y         Y         Y         Y         Y											
23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4			1	0
0	0	1	1	Χ	Χ	X	Χ	Χ	Χ	Χ	X	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Formati: I

Shablloni: SS rt, (immediate)rs,

Shembull: SS \$r1, 2(\$r2)

Vlera imediate e instruksionit zgjerohet nga 12-bit në 24-bit.

Kryhet mbledhje ndërmjet vlerës së regjistrit \$r2 dhe vlerës imediate. Rezultati përcakton adresën e cila shërben si input në memorien e të dhënave. Vlera që gjendet në \$r1 shkruhet në adresën e përcaktuar në memorie.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
X	1	0	X	0	1	00	0

#### BEQ

	C	PC	OD	E		R				R	Τ					co	onst	ant (	or ac	ddre	SS			
2	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
(	1	1	0	0	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y

Formati: I

Shablloni: BEQ rs, rt, L1

Shembull: BEQ \$r1, \$r2, kercimi

Vlera imediate e instruksionit zgjerohet nga 12-bit në 24-bit.

Vlera imediate përmban numrin e bajtave qe duhet kërcyer (jo numrin e instruksioneve si ne sistemet MIPS 32 biteshe qe i kemi mësuar). Andaj, nuk ka nevoje te shtyhet. Vlera imediate eshte relative sipas 2-komplementit (numrat negative i bie qe duhet kërcyer lart ne program nga PC+3, numrat pozitive i bie qe duhet kërcyer poshtë ne program nga PC+3).

Zbritet \$r2 nga \$r1, nëse rezultati është zero biti Zero i ALU bëhet 1, që sinjalizon se vlera e PC+3 duhet të mblidhet me vlerën imediate të përpunuar më lartë dhe të vendoset në PC.

Vlerat dalëse të Njësisë Kontrolluese:

RegDst	ALUSrc	MemToReg	RegWrite	MemRead	MemWrite	ALUOp	Branch
0	0	0	0	0	0	01	1

### 3.3. Detyrat dhe pikët përkatëse

Të detyrueshme [max. 30 pikë]

- a) [5 pikë] Të dizajnohet ALU 24-bitëshe në Verilog sipas dizajnit nga Java e II-të
  - i. Të kthehet nga 32-bitëshe në 24 bitëshe ALU sipas specifikimit më sipër
  - ii. Të përkrahet së paku AND, OR, ADD, SUB si operacione të ALU
  - iii. Të përdoret Ripple-Carry për mbledhësin
- b) [3 pikë] Të krijohet Sigle-Cycle Datapath përmes ndërlidhjes së ALU me Register File, Data & Instruction Memory
- c) [3 pikë] Të ndërlidhet njësia e kontrollit me pjesët a) dhe b)
  - i. Të shtohet ALU Control sipas dizajnit nga ligjëratat
  - ii. Të ndryshohet Njësia e Kontrollit dhe ALU Control varësisht nga instruksionet që shtohen sipas këtij specifikimi
- d) [7 pikë] Instruksionet bazë që duhet të përkrahen nga CPU
  - i. and, or, slt (1 pikë)
  - ii. add, sub (1 pikë)
  - iii. lw (1 pikë)

```
iv. sw (1 pikë)
v. bne (2 pikë)
vi. addi (1 pike)
```

e) [7 pikë] Të ekzekutohet programi i mëposhtëm nga memoria:

```
addi $r1, $zero, 10 #ne DataMemory ne adresën 10 te vendoset vlera 1 addi $r2, $zero, 2 lw $r3, 0($r1) slt $r4, $r2, $r3 beq $r4, $zero, kercimi and $r3, $r1, $r2 kercimi: sw $r3, 4($r2) addi $r6, $zero, $zero xor $r5, $r4, $r2 #vetëm nëse është implementuar instruksioni nga bonus sll $r5, $r4, $r6 #vetëm nëse është implementuar instruksioni nga bonus mul $r5, $r6 #vetëm nëse është implementuar instruksioni nga bonus
```

f) [5 pikë] Raporti përfundimtar

Opsionale [Bonus pikë – max. 10 pikë]

- g) [0 10 pikë] Të shtohen instruksionet e mëposhtme
  - i. [1 pikë] XOR
  - ii. [3 pikë] SLL
  - iii. [3 pikë] MUL
  - iv. [3 pikë] Te ekzekutohen me sukses tre rreshtat e fundit te programit ne piken e)

Detyra duhet të dizajnohet ne Verilog dhe testohet në Vivado (apo ndonjë tjetër softuer).

#### 4. Dorëzimi

Detyra dorëzohet dhe pranohet si e tillë, nëse respektohen rregullat e mëposhtme:

- Afati i fundit për dorëzim është 09.01.2023 23.59.
- Dorëzimi pranohet vetëm përmes platformës Moodle të vendosur në ueb faqen <a href="http://www.kompjuterika.tk">http://www.kompjuterika.tk</a>. Kutia për pranimin e detyrës së dytë është vendosur në javën 8-9.
- Detyra dorëzohet nga vetëm njëri student, jo nga te gjithë anetaret vec e vec.
- Detyra duhet të jetë e mbështjellur si .zip apo .rar ne formatin GrupiX.zip (numri X do t'i jepet secilit grup se shpejti kur te përfundon periudha e formimit të grupeve). Fajlli i kompresuar ngarkohet te File Submission.
- Në kuadër të .zip/.rar fajllit duhet të jenë dy fajlla:

- 1. Në një folder me emrin Kodi vendosini të gjithë fajllat që përmbajnë kod.
- 2. Në një folder me emrin Test vendosini të gjithë fajllat që përmbajnë kodin testues.
- 3. Fajlli Raporti\_GrupiX.pdf (ku X eshte numri i grupit) që e përmban përshkrimin e punës tuaj. Më gjerësisht shih seksionin Raporti më poshtë.

## 5. Sanksionet

Studentët janë përgjegjës individualisht dhe kolektivisht si grup për përmbajtjen e detyrës dhe të raportit.

Rreptësishtë ndalohet kopjimi i detyrës nga studentë/grupe të tjera.

Kopjimi i detyrës do të ndëshkohet me 0 pikë dhe anulim të pikëve të detyrës së parë. Po ashtu mësimdhënësi do ta shfrytëzoj të drejtën që ta paraqes studentin në Komision disiplinor/Komision të Etikës në FIEK, duke kërkuar sanksionim minimal prej 6 muaj mos-lejim të paraqitjes së asnjë provimi e deri te humbja e të drejtës së studimeve.

# 6. Raporti

Raporti duhet të përmbledh përvojën tuaj me këtë detyrë dhe të faktojë observimet tuaja.

Raporti duhet të përmbajë këto seksione:

Emril Mbiemril, nr. i ID1

Emri2 Mbiemri2, nr. i ID2

Emri3 Mbiemri3, nr. i ID3

#### 1. Hyrje

Përshkruaj detyrën.

#### 2. Dizajni

Përshkruaj se si janë të organizuar fajllat dhe çfarë module ka në secilin prej tyre. Çfarë pune kryejnë këto module.

#### 3. Ekzekutimi

Përshkruaj ku është fajlli i Testbench dhe si të ekzekutohet.

#### 4. Përfundimi

Në këtë pjesë përshkruani konkluzionet tuaja nga përvoja me këtë detyrë. Kjo pjesë nuk është e domosdoshme.

Raporti të mos jetë më i gjatë se 10 faqe.

## 7. Vlerësimi

Vleresimi behet ne forme te kombinuar: nje pjese te pikëve e merrni prej punimit te projektit dhe pjesën kryesore te pikëve e merrni nga prezantimi i projektit.

Pikët janë akumulative.

Ju keni mundësi për këto kombinime:

- Zgjedh vetëm pikën a [max. 5 pikë]; +Raporti max. 2 pikë
- Zgjedh a, b, c [max. 11 pikë] (Vetëm a dhe b, apo a dhe c nuk lejohet Numërohet si vetëm a); +Raporti max. 3 pikë
- Zgjedh pikat a, b, c, d, e [max. 25 pikë]; +Raporti max. 5 pikë.
- Pika g mund të kombinohet me cilëndo nga kombinimet e mësipërme për max. 10 pikë shtesë.