```
            -- Το clear έχει μεγαλύτερη προτεραιότητα
                        q <= '0';
                elsif preset = '1' then
                        q <= '1';
                elsif clk'event and clk='1' then
                        q <= d;
                end if;
        end process;
end bhv_dff;
```

Πρέπει να σημειωθεί εδώ ότι το κύκλωμα που προκύπτει από αυτή την περιγραφή δεν είναι υλοποιήσιμο σε όλες τις τεχνολογίες. Μερικές επιτρέπουν και τις δύο ασύγχρονες εισόδους, ενώ άλλες επιτρέπουν την χρήση μόνο της μιας.


Ζητούμενα:

1. Με βάση την περιγραφή του D Flip-Flop να ορίσετε την behavioral περιγραφή ενός T Flip-Flop με ασύγχρονες εισόδους preset και clear.

   Υπόδειξη: Το Flip-Flop τύπου T είναι αυτό που σε κάθε παλμό του ρολογιού αλλάζει (toggle) η έξοδός του.
2. Με οδηγό την περιγραφή ενός D Flip-Flop, να περιγράψετε σε behavioral VHDL έναν καταχωρητή 4 bits με είσοδο παράλληλης φόρτωσης.

   Υπόδειξη: Να χρησιμοποιήσετε τον τύπο std_logic_vector για να περιγράψετε την είσοδο και την έξοδο του καταχωρητή.

Θέμα Β.2: Καταχωρητής ολίσθησης των 4 bits με παράλληλη φόρτωση



Σχ. 2.7: *Καταχωρητής δεξιάς ολίσθησης των 4 bits*

Ο καταχωρητής ολίσθησης (σχήμα 2.7) είναι ένα κύκλωμα το οποίο δέχεται μια παράλληλη είσοδο din (Data in) η οποία φορτώνεται μέσω του σύγχρονου


σήματος ενεργοποίησης παράλληλης φόρτωσης pl (Parallel Load). Η ενεργοποίηση της ολίσθησης γίνεται μέσω του σήματος en (Enable). Ο καταχωρητής έχει και μια σειριακή είσοδο si (Serial Input), καθώς και μια σειριακή έξοδο so (Serial Output). Κατά την δεξιά ολίσθηση το περιεχόμενο του καταχωρητή ολισθαίνει κατά μια θέση προς το LSB (bit 0). Το LSB βγαίνει στην έξοδο so και η είσοδος si περνά στο MSB του καταχωρητή. Αυτό γίνεται σε κάθε θετικό παλμό του ρολογιού clk. Η ασύγχρονη είσοδος rst (reset) μηδενίζει τα flip-flops του καταχωρητή ολίσθησης. Η περιγραφή του καταχωρητή ολίσθησης σε behavioral VHDL είναι η εξής:

```
library IEEE;
use IEEE.std_logic_1164.all;

entity rshift_reg3 is
        port (
                clk,rst,si,en,pl: in std_logic;
                din: in std_logic_vector(3 downto 0);
                so: out std_logic);
end rshift_reg3;

architecture rtl of rshift_reg3 is
        signal dff: std_logic_vector(3 downto 0);
begin
        edge: process (clk,rst)
        begin
                if rst='0' then
                        dff<=(others=>'0');
                elsif clk'event and clk='1' then
                        if pl='1' then
                                dff<=din;
                        elsif en='1' then
                                dff<=si&dff(3 downto 1);
                        end if;
                end if;
        end process;
        so <= dff(0);
end rtl;
```

Με τη βοήθεια του Active-HDL εξομοιώστε την αρχιτεκτονική του παραδείγματος. Το κύκλωμα που προκύπτει από τον synthesizer για την περιγραφή αυτή είναι αυτό που φαίνεται στο σχήμα 2.8. Φαίνονται τα Flip-Flops που αποτελούν τον καταχωρητή, μαζί με το συνδυαστικό κύκλωμα που καθορίζει τη λειτουργία του shift register. Ελέγξτε την ορθότητα λειτουργίας του κυκλώματος αυτού και αν θα μπορούσε να σχεδιαστεί "με το χέρι" σε απλούστερη μορφή.



Σχ. 2.8: Καταχωρητής ολίσθησης των 4 bits – Κύκλωμα που προκύπτει από τον synthesizer

Ζητούμενο: Να περιγραφεί η οντότητα του καταχωρητή ολίσθησης με μια επιπλέον είσοδο (std_logic) η οποία θα επιλέγει ανάμεσα σε αριστερή και δεξιά ολίσθηση. Υπενθυμίζεται ότι στην αριστερή ολίσθηση η έξοδος είναι το MSB του καταχωρητή και η σειριακή είσοδος γίνεται από το LSB. Για την περιγραφή την οποία θα φτιάξετε να ελέγξετε και το κύκλωμα που προκύπτει από τον synthesizer, παρατηρώντας τις διαφορές που έχει από το κύκλωμα που δίνεται στο σχήμα 2.8

Υπόδειξη: Χρησιμοποιήστε την περιγραφή του καταχωρητή δεξιάς ολίσθησης, με έναν επιπλέον έλεγχο (μέσω εντολής case) για την επιλογή αριστερής ή δεξιάς ολίσθηση. Εναλλακτικά, δώστε μια δεύτερη λύση με χρήση της εντολής if.

Θέμα Β.3: Μετρητής 3 bit με είσοδο ενεργοποίησης και κρατούμενο εξόδου

Ο μετρητής που θα παρουσιάσουμε στα επόμενα είναι μονής κατεύθυνσης (δηλαδή μετράει μόνο προς τα πάνω) και διαθέτει ασύγχρονη είσοδο μηδενισμού