洲江水学

课程设计报告

中文题目:	基于 Multi CPU 的 White Tile 游戏		
英文题目:	WhiteTile Game Design based on MCPU		
姓名 / 学号:	3170103551		
指导教师:	施青松		
参加成员:	王玥		
专业类别:	计算机		
所在学院:	计算机学院		

论文提交日期 2019 年 6 月 25 日

i

摘要

计算机组成的大作业,利用 Mips 指令下的多周期框架,进行 White Tile 游戏的设计。自行搭建顶层框架,利用 verilog 语言和 asm 设计,将 asm 转化为 coe 文件加载在 CPU 中。

基本实现游戏功能,添加 VGA 现实和 PS2 键盘交互,利用所学知识,完成整体设计。

关键词: 多周期 CPU Mips Assemble

目录

ii
5
5
5
5
5
5
5
5
6
7
7
8
8
15
16
17
18
19
19
19
23
23
23
23
23
23
24
24
25
26
26
26
26
27
28
29

图目录


图表	1 总线框架	5
	2 显示器扫描模式	
	3 扫描机状态	
图表	4 显示接口	6
	5 PS2 键盘传输时序	
图表	6 顶层框架	7
图表	7 系统流程图	7
图表	8 主要接口逻辑	7
图表	9 VGA 代码	15
图表	10 PS2 代码	16
图表	11 MIO_BUS	17
图表	12 ASM 设计流程图	19
图表	13 模块调用层级图	23
图表	14 初始化图像	29
图表	15 SW[7:5]=100	29
图表	16 键盘按键	29
图表	17 SW[7:5]=110	29
图表	18 SW[2]调整速度	30

第1章 绪论

第2章 设计原理

2.1 设计相关内容


2.1.1 总线控制框架



图表 1 总线框架


整体 SOC 框架沿用实验框架,其中 MIO_BUS 总线控制框架作为 CPU 和各个其他模块关联的重要部件,在对应的地址线下实现 CPU 控制数据的转换和对不同设备的控制。

2.1.2 VGA 显示原理



图表 2 显示器扫描模式

扫描从屏幕左上角开始,从左向右逐点扫描。 每扫描完一行,电子束回到下一行的起始位置,期间 CRT 对电子束进行消隐。 每行结束时,用行同步信号进行同步,当扫描完全部的行,形成一帧,用场同步信号进行同步,回到屏幕左上角,同时进行场消隐,开始下一帧




图表 3 扫描机状态

同步信号每个周期可以分为四个时间段:

Tdisp: 显示时间

Tpw: 负脉冲(消隐)时间


Tfp: 前沿时间(消隐信号的前沿) Tbp: 后沿时间(消隐信号的后沿)



图表 4 显示接口

显示时,通过场同步和行同步实现同步信号输出,颜色信号分为 12 位,RGB 三个颜色通道各 4 位。

2.1.3 PS2 键盘设计



图表 5 PS2 键盘传输时序

单次传送数据控制位有:

ps2_clk,ps2_data:空闲时高电平,传输数据时产生信号 start:当 data 在 clk 的下降沿从高电平变为低电平

parity:用于奇偶校验以降低误码率


stop:单次传输数据结束位

当键盘发送数据时,时钟信号的下降沿被读取; 当主机发送数据时,时钟信号的上升沿被读取。

2.2 设计方案


2.2.1 整体设计方案

结构框图:




图表 6 顶层框架

系统流程图:



图表 7 系统流程图

主要接口逻辑:



图表 8 主要接口逻辑

2.3 硬件设计

这里主要列出和课程实验内容不一样或者有更改的地方。

2.3.1 顶层模块

顶层模块基本和实验 13 一致,其中增加了 VGA、PS2 和 TOP 模块,TOP 模块负责解码 CPU 传出的 position 数据到 VGA 的 color 上,VGA 负责输出板子的扫描信号,PS2 输出键盘的输入代码

其中主要模块的接口关系见图表 8, 主要代码如下:

```
module Multi_SOC(input RSTN,
                 output [4:0]BTN_x,
                 input[3:0]BTN_y,
                 input [15:0]SW,
                 input clk_100mhz,
 6
                 output CR,
                 output RDY,
 8
                 output readn,
 9
                 output seg_clk,
                 output seg_sout,
11
                 output SEG_PEN,
12
                 output seg_clrn,
                 output led_clk,
14
                 output led_sout,
                 output LED PEN,
16
                 output led_clrn,
                 output [7:0] SEGMENT,
18
                 output [3:0]AN,
                 output [7:0] LED,
19
20
                 input PS2_c1k,
21
                 input PS2_data,
22
                 output [3:0]Red,
24
                 output [3:0]Green,
25
                 output [3:0]Blue,
                 output h_sync,
26
                 output v_sync
        );
28
     wire V5, N0;
29
30
     assign V5=1'b1;
     assign NO=1'b0;
    wire [4:0]Key_out;
     wire [3:0]Pulse;
    wire [15:0]SW_OK;
    wire [3:0]BTN OK;
```

```
37
38
    wire [63:0]point_out_U5, LES;
39
    wire [31:0]Data1;
    40
41
    assign Data1={NO, NO, PC[31:2]};
    42
43
    wire [31:0]test_addr, test_pos;
    wire [31:0]test_CPUpos;
    assign test_CPUpos={20' h0, CPUpos};
45
    SAnti_jitter U9(.RSTN(RSTN),
46
                                                            .clk(clk_100mhz),
47
48
                                                            .Key_y(BTN_y),
                                                            . Key_x(BTN_x),
49
50
                                                            .SW(SW),
51
                                                            .readn(readn),
52
                                                            . CR (CR).
53
                                                            .Key_out(Key_out),
54
                                                            .Key_ready(RDY),
55
                                                            .pulse_out(Pulse),
                                                            .BTN_OK(BTN_OK),
56
                                                            .SW OK(SW OK),
58
                                                            .rst(rst)
59
                                                           );
    wire [31:0]Div;
60
    wire IO_c1k, C1k_CPU;
61
    assign IO_c1k = ~C1k_CPU;
    clk_div = \frac{U8}{Clk(clk_100mhz)},
63
64
                                       .rst(rst),
                                       .SW2(SW_OK[2]),
65
                                       .clkdiv(Div),
66
                                       . C1k\_CPU(C1k\_CPU)
67
68
                                      );
69
    wire [31:0]Ai,Bi;
70
    wire [7:0]blink;
72
    wire [4:0]Ctrl;
    assign Ctrl = {SW_OK[7:5], SW_OK[15], SW_OK[0]};
73
74
    {\tt SEnter\_2\_32~M4(.clk(clk\_100mhz),}
75
                                                           .Din(Key_out),
                                                           .D_{\rm ready}({\rm RDY}),
76
77
                                                           .BTN(BTN_OK[2:0]),
78
                                                           .Ctrl(Ctrl),
                                                           .readn(readn),
79
                                                           . Ai (Ai),
```

```
81
                                                                     .Bi(Bi),
 82
                                                                     .blink(blink)
 83
                                                                     );
      wire [7:0]LE_out, point_out;
 84
      wire [31:0]Disp_num;
 85
      SSeg7_Dev U6 (.clk(clk_100mhz),
                                                         .rst(rst),
 87
                                                         .Start(Div[20]),
 88
 89
                                                         .SWO(SW_OK[0]),
                                                         .flash(Div[25]),
                                                         .Hexs(Disp_num),
 91
 92
                                                         .point(point_out),
                                                         .LES(LE_out),
 93
 94
                                                         .seg_clk(seg_clk),
 95
                                                         .seg_sout(seg_sout),
 96
                                                         . SEG PEN (SEG PEN),
                                                         .seg_clrn(seg_clrn)
 98
                                                        );
     wire [1:0]counter_set;
100
      wire [15:0]LED_out;
      wire [31:0]CPU2IO;//out from MIO_BUS
      wire GPIOFO;//out from MIO_BUS
102
      SPIO U7 (. clk(IO clk),
104
                                 .rst(rst),
                                 .EN(GPIOFO),
                                 .Start(Div[20]),
                                 . P_Data(CPU2I0),
108
                                 .counter_set(counter_set),
109
                                 .LED_out(LED_out),
                                 .GPIOf0(),
111
112
                                 .led_clk(led_clk),
113
                                 .led_sout(led_sout),
                                 .LED_PEN(LED_PEN),
114
115
                                 .led_clrn(led_clrn)
116
                                 );
      wire counter0_OUT, counter1_OUT, counter2_OUT;
117
118
      wire [31:0]counter_out;
119
                  counter we; //out from MIO BUS
      Counter_x U10(.clk(I0_clk),
120
121
                                                          .rst(rst),
                                                          .clk0(Div[8]),
                                                          .clk1(Div[9]),
124
                                                           .clk2(Div[11]),
```

```
125
                                                            .counter_we(counter_we),
126
                                                            .counter_ch(counter_set),
                                                            .counter_val(CPU2I0),
128
                                                            .counter0_OUT(counter0_OUT),
129
                                                            .counter1_OUT(counter1_OUT),
130
                                                            .counter2 OUT(counter2 OUT),
                                                            .counter_out(counter_out)
                                                            );
134
136
     wire mem_w;
     wire [31:0]Addr_out, Data_out, inst, PC;
137
      wire [4:0]State;
138
139
      wire [31:0]Data_in;//out from MIO_BUS
140
     Multi CPU U1 (.clk(Clk CPU),
141
                                                           .reset(rst),
142
                                                           . INT(counter0_OUT),
143
                                                           .MIO_ready(V5),
144
                                                           .Data_in(Data_in),
145
146
                                                           . \operatorname{mem\_w}(\operatorname{mem\_w}),
147
                                                           .Addr_out(Addr_out),
                                                           .Data_out(Data_out),
148
149
                                                           .state(State),
                                                           .CPU_MIO(),
                                                           .inst_out(inst),
152
                                                           .PC out (PC)
                                                           );
153
      wire [31:0]ram_data_out;
154
      wire [9:0]ram_addr;//out from MIO_BUS
156
      wire [31:0] ram data in;
157
      wire data_ram_we;//out from MIO_BUS
      RAM_B U3(.clka(clk_100mhz),
158
159
                                             .addra(ram_addr),
160
                                             .wea(data_ram_we),
161
                                             .dina(ram_data_in),
162
163
                                             .douta(ram_data_out)
164
                                             );
      wire GPIOE0;
165
      wire [2:0]Scan;
      assign Scan={SW_OK[1],Div[19:18]};
167
     Seg7_Dev U61 (. Scan (Scan),
```

```
169
                                                         .SWO(SW_OK[0]),
                                                         .flash(Div[25]),
171
                                                         .Hexs(Disp_num),
172
                                                         .point(point_out),
                                                         .LES (LE_out),
174
175
                                                         . SEGMENT (SEGMENT),
176
                                                         . AN (AN)
                                                         );
178
      PIO U71 (. clk(IO_clk),
                                 .rst(rst),
179
180
                                 .EN(GPIOFO),
                                 .PData_in(CPU2IO),
181
182
183
                                 .counter_set(),
184
                                 .LED_out(LED),
185
                                 .GPIOf0()
                                 );
186
187
188
      //----for vga and ps2 and key
189
      wire [15:0]key;
      wire [11:0]CPUpos;
190
191
     wire [31:0] testdata, score;
192
      wire clk_25mhz, inside_video;
      wire [9:0]x_position;
193
      wire [8:0]y_position;
195
      assign c1k_25mhz=Div[1];
196
      vga_controller VGA (
                               .clk(clk_25mhz),
197
198
                               .reset(rst),
199
                               .h_sync(h_sync),
200
                               .v_sync(v_sync),
201
                               .inside_video(inside_video),
                               .x_{position}(x_{position}),
                               .y_position(y_position)
                  );
     wire [11:0] color;
206
      assign Red = inside_video ? color[11:8] : 4'b0000;
207
      assign Green = inside_video ? color[7:4] : 4'b0000;
      assign Blue = inside_video ? color[3:0]: 4'b0000;
208
209
     ps2\ keyboard(.clk(Div[0]),.reset(rst),.PS2\_clk(PS2\_clk),.PS2\_data(PS2\_data),.key(key));\\
      wire [31:0]gametime;
211
212
     MAIN top(.c1k(c1k_25mhz),
```

```
213
                                             .video(inside_video),
214
                                             .datafromCPU(CPUpos),
                                             .x(x_position),
216
                                             .y(y_position),
217
                                             .color(color),
                                             .test_addr(test_addr),
218
                                             .\ {\tt test\_pos}\,({\tt test\_pos})
219
220
      Multi_8CH32 U_5(.clk(IO_clk),
                                                                      .rst(rst),
224
                                                                      .EN(GPIOEO),
                                                                      .Test(SW_OK[7:5]),
226
                                                                      .point_in(point_out_U5),
                                                                      . LES (LES),
228
                                                                      .Data0(CPU2I0),
229
                                                                      .data1(test_CPUpos),
                                                                      .data2(test_pos),
                                                                      .data3({key,key}),
                                                                      .data4(score),
233
                                                                      .data5(testdata),
234
                                                                      .data6(gametime),
                                                                      .data7(PC),
236
237
                                                                      .Disp_num(Disp_num),
                                                                      .point_out(point_out),
239
                                                                      .LE_out(LE_out)
240
                                                                      );
      MIO\_BUS U4(.clk(clk_100mhz),
241
242
                                               .rst(rst),
                                               .BTN(BTN_OK),
243
                                               .SW(SW OK),
244
245
                                               . mem_w (mem_w),
                                               .led_out(LED_out),
246
247
                                               .addr_bus(Addr_out),
248
                                               .Cpu_data2bus(Data_out),
249
                                               .ram_data_out(ram_data_out),
                                               .counter_out(counter_out),
251
                                               .counter0 out(counter0 OUT),
                                               .counter1_out(counter1_OUT),
                                               .counter2_out(counter2_OUT),
254
                                               . Cpu_data4bus (Data_in),
                                               .ram_data_in(ram_data_in),
```

```
257
                                              .data_ram_we(data_ram_we),
258
                                              .ram_addr(ram_addr),
259
                                              . GPIOf00000000_{we} (GPIOF0),
260
                                              .GPI0e0000000_we(GPI0E0),
261
                                              .counter_we(counter_we),
                                              .Peripheral_in(CPU2I0),
262
263
264
                                              .video(inside_video),
265
                                              .key(key),
                                              .pos(CPUpos),
266
267
                                              .score(score),
268
                                              .testdata(testdata),
269
                                              .gametime(gametime)
270
                                              );
      endmodule
```

2.3.2 VGA 模块

VGA 模块通过扫描信号输出此时 x, y 的点位置和行、场同步信号, 主要分成行同步信号计时、hsync 的脉冲信号产生两大部分。VGA 产生的信号传送给 MAIN 进行判断, 从而得到 color 值输出到显示屏, 扫描时钟为 25mhz。

具体原理解析见原理部分, 主要代码如下:

```
1 module vga_controller(input clk,
                                                                   // clk_25mhz
                                                                                               input reset,
                                                                                               output reg h_sync,
                                                                                              output reg v_sync,
output reg inside_video,
                                                                                              output [9:0]x_position,
output [8:0]y_position
8 );
9 // SYNC, BPORCH, VIDEO, FPORCH.
10 parameter H_SYNC = 96;
11 parameter H_BPORCH = 144;
12 parameter H_FPORCH = 784;
parameter M_FFORCH = 704;

parameter M_TOTAL = 800;

parameter V_SYNC = 2;

parameter V_BPORCH = 35;

parameter V_FPORCH = 511;
      parameter V_TOTAL = 525;
19 reg [9:0] h_counter = 0;
20 reg [9:0] v_counter = 0;
21 reg v_enable = 0;
23
24
25
26
27
28
     always @(posedge clk or posedge reset) begin
                               if (reset) begin
                               h_counter <= 0;
end else if (h_counter == H_TOTAL - 1) begin
h_counter <= 0;
                               v_enable <= 1;
end else begin
29
30
31
                                           h_counter <= h_counter + 1'b1;
32
33
34
35
36
37
38
                                           v_enable <= 0;
                  always @(*) begin
                               if (h_counter < H_SYNC) begin</pre>
                               h_sync = 0;
end else begin
39
40
                                           h_{sync} = 1;
41
42
                  end
43
                  always @(posedge clk or posedge reset) begin
45
                               if (reset) begin
                               v_counter <= 0;
end else if (v_enable) begin
if (v_counter == V_TOTAL - 1) begin
v_counter <= 0;
end else begin
46
47
48
49
50
51
52
                                                       v_counter <= v_counter + 1'b1;</pre>
53
54
55
56
57
58
59
                  end
                  always @(*) begin
if (v_counter < V_SYNC) begin
                               v_sync = 0;
end else begin
60
61
                                           v_sync = 1;
63
64
                  always @(*) begin
65
66
                                if ((h_counter >= H_BPORCH) && (h_counter < H_FPORCH) && (v_counter >= V_BPORCH) && (v_counter < V_FPORCH)) begin
                                           inside_video = 1;
67
68
                                           inside_video = 0;
69
70
71
72
                  end
                   assign x_position = h_counter - H_BPORCH;
assign y_position = v_counter - V_BPORCH;
```

图表 9 VGA 代码

2.3.3 PS2 模块

PS2 通过 clk 和 data 数据得到键盘所得的 key 编码值,并传送给 CPU 进行处理,扫描时钟为 100mhz。

具体 PS2 代码如下:

```
1 module ps2(input clk,
                                   //25mhz
                                       input reset,
                                       input PS2_clk,
input PS2_data,
                                       output reg[15:0]key
               reg PS2_clkf, PS2_dataf;
reg [7:0] PS2_clk_filter, PS2_data_filter;
reg [10:0] shift1, shift2;
10
               wire [15:0]xkey;
assign xkey = {shift2[8:1], shift1[8:1]};
11
14
15
               // Filter for PS2 clock and data
               always @ *
begin
                         key = xkey;
18
19
               always @ (posedge clk or posedge reset)
21
22
               begin
                          if (reset == 1)
                         begin
24
25
26
27
                                    PS2_clk_filter <= 0;
                                    PS2_data_filter <= 0;
PS2_clkf <= 1;
                                                   <= 1;
<= 1;
                                    PS2_dataf
29
30
                          else
                          begin
31
32
33
34
35
                                    PS2_clk_filter <= {PS2_clk, PS2_clk_filter[7:1]};</pre>
                                    36
37
38
40
41
                                              PS2_dataf <= 0;
                          end
               end
               // Shift register used to clock in scan codes from PS2 always @ (negedge PS2_clkf or posedge reset) begin
44
45
                          if (reset == 1)
48
49
                                    shift1 <= 0;
                                    shift2 <= 1;
51
52
53
54
                          end
                          else
                         begin
                                    shift1 <= {PS2_dataf, shift1[10:1]};
shift2 <= {shift1[0], shift2[10:1]};</pre>
                          end
               end
59 endmodule
```

图表 10 PS2 代码

2.3.4 MIO_BUS 模块

MIO_BUS 为总线控制模块, 控制 CPU 数据的输入和输出, 其中主要涉及到的为 key、position、score、gametime 和 testdata 几个接口, 具体总线控制地址分配和接口见图表 8.主要 MIO BUS 代码:

```
module MIO_BUS(input clk,
                                                                                                            utput reg[31:0]Cpu_data4bus,
utput reg[31:0]ram_data_in,
utput reg[91:0]ram_addr,
utput reg[91:0]ram_addr,
utput reg GP10:6000000, we,
utput reg GP10:60000000, we,
utput reg GP10:60000000 we,
utput reg[31:0]Peripheral_in,
///
              lg_we = 0;
lg_rd = 0;
lg_addr = 7.50;
              case(addr_bus[31:28])
4'h0:begin
                                                                      if(addr_bus -- 32'h00000100) begin //s0 is a
if(mem_w)
score - Cpu_data2bus;
                                                                                   else
Cpu_data4bus = score;
                                                                      else if (addr_bus -- 32'h00000200) begin // position 0x
if(mem_w && video)
pos - Cpu_data2bus[11:0];
                                                                    else if (addr_bus == 32'h00000300) begin // ps2 addr 0x030
//Per[pheral_in=Cpu_data2bus;
Cpu_data4bus = {16'h0000,key}; // send ps2 to cpu
                                                                      else if (addr_bus -- 32'h00000400) begin //g
if(mem_b)
gametime - Cpu_data2bus;
                                                                                     else
Cpu_data4bus - gametime;
                                                                      else if (addr_bus -- 32'h00000900) begin //testo
if(mem_w)
testdata - Cpu_data2bus;
                                                                                       else
Cpu_data4bus = testdata;
                                                                    else begin

data_ram_we-mem_w;

ram_addr-addr-bus[11:2];

ram_data_in-Cpu_data2bus;

Cpu_data4bus - ram_data_out;

data_ram_rd-mem_w;

end
                                                                                                       - efffffff , SSeg7_Dev. GPIO/LED显示地址)
                                                   and
else begin

GPIO/0000000 we-mem_w;

Peripheral in-Cpu_data2bus; //write Counter set & Initialization and Light LED. f0000000 -fffffffo

Cpu_data6bus = (counter0_out, counter1_out, counter2_out, 9'h00, led_out, BTN, SW);

GPID/0000000_rd-mem_w;
               casex ([data_ram_rd, lg_rd, GPIDe0000000_rd, counter_rd, GPIDe00000000_rd)
5 blucox: (pu_databus = ram_data_out, // red from Rdb)
5 blucox: (pu_databus = counter_out; // red from Counter
5 blucoxix: (pu_databus = counter_out; // red from Counter
5 blucoxix: (pu_databus = counter_out; // red from Counter
5 blucoxix: (pu_databus = counter_out, counter_out, counter_out, counter_out, counter_out, counter_out, counter_out)
```

图表 11 MIO BUS


2.3.5 MAIN 模块

MAIN 模块通过 VGA 和 position 的数据来判断 color 的输出。 MAIN 代码:

```
1
     module MAIN(input clk,
 2
                                                      input [11:0]datafromCPU,
 3
                                                      input [9:0]x,
 4
                                                      input [8:0]y,
 5
                                                      input video,
 6
                                                      output reg[11:0] color,
 7
                                                      output [31:0]test_pos,
 8
                                                      output [31:0]test_addr
 9
         );
10
                 wire [11:0]pos;
                 assign pos=datafromCPU[11:0];
11
12
                 wire [1:0]blockx;
13
                 assign blockx=(160 \le x) + (320 \le x) + (480 \le x);
14
                 wire [1:0]liney;
15
                 assign 1iney=(y \le 160) + (y \le 340);
16
                 wire [3:0]addr;
17
                 assign addr=liney * 4 + blockx; //现在的 vga 位置
18
                 always @ (posedge clk)begin
19
                             if(video)begin
20
                                          if((addr = pos[11:8]) \mid (addr = pos[7:4]) \mid (addr = pos[3:0]))
21
                                                     color <= 12'h000;
22
                                          else
23
                                                      color <= 12'hFFF;
24
                             end
25
                 end
26
27
                 assign test_pos = {20' h0, pos};
28
                 assign test_addr = {blockx, 28'h0, liney};
29
     endmodule
```

2.4 系统软件设计

2.4.1 ASM 设计流程图



图表 12 ASM 设计流程图

2.4.2 ASM 代码设计

ASM 代码主要时控制 RAM 实现 CPU 的数据交互和操作,本游戏中是主要代码模块。 下面将对几个重要的模块设计实现过程进行介绍。

2.4.2.1 setposition

用来生成下一个时钟的 position 位置,这里的 postion 指的是 VGA 中黑白模块的编码结果.具体编码方式见测试模块的表格。

setposition 分成两个部分,第一个部分是对上一次的 position 的首位位置去除并将后两个位置前移动,由编码可知每一层只有一个黑色方块,黑色方块的位置由一个 16 进制表示,也就是 4bit 数据,设三层的表示方式为 {x1, x2, x3}.

一个时钟结束后,按照编码方式, 我们要将原来的 {x1, x2, x3} 转变为 {x2, x3, x1`}, 其中实现前面两位前移动, 通过 and 0x00FF 清除第一位, 再整体左移动 4 位也就是两两相加两次。这里注意, 左移后还要分别减去 4, 实现编码意义上的层数下降。

实现新的方块位置实现,我们通过剩余时间模拟伪随机数生成的方式,由于总过需要的循环数字只有四个,伪随机数生成的方式也非常简单。直接用时间种子和此时时间相加后得出以后 mod3,也就是 and 0x0003.得到了新一轮的黑色方块位置,还需要增加 0x0008 实现编码位置是最上面一层。

2. 4. 2. 2 cmpkey

cmpkey 需要先加载 key 的值,通过 PS2 读取 key 值,后比较 key 的值。得到 key 具体是 1、2、3、4 中的位置以后和当前的 position 位置比较,比较 position 的 x1 和 0、1、2、3 的关系,通过 and 来实现,如果相同则跳转到 right 模块,否则 位 wrong 模块。

2.4.2.3 具体完整代码

```
j start
     start: // -----start--
     addi $ s0, $ zero, 0x0100 // s0 == addr(score), 0x0100
3
     addi $s1, $zero, 0x0200 // s1 == addr(position), 0x0200
4
     addi $s2, $zero, 0x0300 // s2 == addr(ps2), 0x0300
5
     addi $s3, $zero, 0x0400 // s3 == addr(gametime), 0x0400
     addi $$4, $zero, 0x0900 // s4 == addr(testdata), 0x900
7
     j initial
     initial: // -----initial-----
9
     addi $t3, $zero, 0x003c //initial time=0x003c=60
10
     addi $t1, $zero, 0x006B //initial position=0x006B
11
     addi $t0, $zero, 0x0000 //initial score=0x0000
12
     sw $t0,0($s0) //store score
13
     sw $t1,0($s1) //store position
14
15
     j cmpkey
16
     setposition: //----setposition--
17
18
     j subposl
19
     setrandom: //----setrandom
     addi $t3, $t3, -0x0001 // clock--
20
     sw $t3,0($s3) // store gametime
21
22
     beq $t3, $zero, initial
     add $t2, $t2, $t3 //t2=t2+clock
23
     add $t6, $zero, $zero
     addi $t6, $t6, 0x0003
25
     and $t6, $t6, $t2
26
     add $t1, $t1, $t6
27
     addi $t1, $t1, 0x0008
     sw $t1,0($s1)
29
30
     j cmpkey
31
     subpos1: //----subpos1--
     add $t6, $zero, $zero
     addi $t6, $t6, 0x00FF
34
     and $t1, $t1, $t6
35
     add $t1, $t1, $t1 // t1<<1
36
     add $t1, $t1, $t1 // t1<<1
37
```

```
38
      add $t1, $t1, $t1 // t1<<1
      add $t1, $t1, $t1 // t1<<1
39
      addi $t1,$t1,-0x0440
40
      j setrandom
41
42
43
      cmpkey: //----cmpkey-
44
      1 \text{w} $t7,0 (\$s2) //t7 = ps2
45
      1 \text{w}  $t7, 0 ($s2) //t7 = ps2
46
      1 \text{w}  $t7, 0 ($s2) //t7 = ps2
47
      1 \text{w} $t7,0 (\$s2) //t7 = ps2
48
      addi $t6, $zero, 0x00FF
49
      and $ t7, $ t7, $ t6
      sw $t7,0($s4) //store testdata
51
      addi $t6, $t7, -0x0016 //t6=key - 1616(1)
      beq $t6, $zero, key1
53
      addi $t6,$t7,-0x001E //t6=key - 1E1E(2)
54
      beq $t6, $zero, key2
      addi $t6,$t7,-0x0026 //t6=key - 2626(3)
56
      beq $t6, $zero, key3
57
      addi $t6, $t7, -0x0025 //t6=key - 2525(4)
58
      beq $t6, $zero, key4
      j setposition
60
61
      key1: // -----
62
                                                                  -key1-
      addi $t6, $t6, 0x0100
63
      slt $t6, $t1, $t6
64
      beq $t6, $zero, wrong
65
      j right
66
      key2: // ---
67
                                                                 -key2-
      addi $t6, $t6, 0x0100
      and $t6, $t1, $t6
69
70
      slt $t6, $zero, $t6
      beq $t6, $zero, wrong
71
      j right
72
      key3: // ---
73
                                                                -key3-
      addi $t6, $t6, 0x0200
74
      and $t6, $t1, $t6
75
      slt $t6, $zero, $t6
76
      beq $t6, $zero, wrong
      j right
78
      key4: // ---
79
                                                                 -key4-
      addi $t6, $t6, 0x0300
80
      and $t6, $t1, $t6
81
```

```
slt $t6, $zero, $t6
82
     beq $t6, $zero, wrong
83
84
     j right
85
     wrong: // --
86
                                                            -wrong
87
     i setposition
     right: // --
88
                                                          -right-
     addi $t0,$t0,0x0001 // score ++
89
      sw $t0,0($s0)
                      // store score
90
     j setposition
91
```

2.4.3 COE 转化

COE 转化即通过汇编器将 ASM 文件转化成 RAM 可执行的 COE 文件, 其中设置 width 为 32, depth 为 1024, 生成新的 RAM 核

通过张海学长的汇编器实现 COE 转化, COE 内容如下:

```
memory_initialization_radix=16;
memory_initialization_vector=
3  08000001, 20100100, 20110200, 20120300, 20130400, 20140900, 08000007, 200B003C,
4  2009006B, 20080000, AE080000, AE290000, 08000022, 08000019, 216BFFFF, AE6B0000,
5  1160FFF6, 014B5020, 00007020, 21CE0003, 01CA7024, 012E4820, 21290008, AE290000,
6  08000022, 00007020, 21CE00FF, 012E4824, 01294820, 01294820, 01294820, 01294820,
7  2129FBC0, 0800000E, 8E4F0000, 8E4F0000, 8E4F0000, 8E4F0000, 200E00FF, 01EE7824,
8  AE8F0000, 21EEFFEA, 11C00007, 21EEFFE2, 11C00009, 21EEFFDA, 11C0000C, 21EEFFDB,
9  11C0000F, 0800000D, 21CE0100, 012E702A, 11C00010, 08000046, 21CE0100, 012E7024,
10  000E702A, 11C0000B, 08000046, 21CE0200, 012E7024, 000E702A, 11C00006, 08000046,
11  21CE0300, 012E7024, 000E702A, 11C00001, 08000046, 0800000D, 21080001, AE080000,
12  0800000D;
```

第3章 设计实现

3.1 实现方法

主要实现方法就是通过利用之前实验 13 的 SOC 顶层结构,多周期设计的 CPU,增加 BUS 总线控制方式,结合生成核的 coe 代码实现。额外增加了 PS2 的键盘和 VGA 的显示模块。

3.2 实现过程

3.2.1 实现过程

实现过程:


先利用实验 13 的模块进行 VGA 和 PS2 接口的借入实现, 用七段数码管测试 key 编码结果和 VGA 编码结果的正确性。

再利用实验 13 的模块检测 asm 代码的正确性,主要有两个部分:通过时钟生成随机数使得屏幕显示滚动的效果、通过 key 值判断正确性得到得分。

当每一个小部分实现成功后, 两个部分结合起来

3.2.2 模块调用层级

模块调用:



图表 13 模块调用层级图

3.3.3 仿真测试

仿真:

由于许多模块直接调用NGC核,所以不能整体仿真,故而分成PS2的数据读取、 VGA的编码模块和ASM数据读取三个部分进行测试。

3.3 仿真与调试

3.3.1 仿真

ERROR: HDLCompiler: 718 -

"C:\Users\wangyue\Desktop\Pro\code\Exp13_MSOC\code\Multi_SOC.v" Line

266: Port connections cannot be mixed ordered and named

ERROR: HDLCompiler: 45 -

"C:\Users\wangyue\Desktop\Pro\code\Exp13_MSOC\code\Multi_SOC.v" Line

266: PS2 data is not a function

ERROR: HDLCompiler: 24 -

"C:\Users\wangyue\Desktop\Pro\code\Exp13_MSOC\code\Multi_SOC.v" Line

266: PS2_data expects 0 arguments

引用端口的时候格式为(.port(wire)), 缺少.则报错误,引用函数可以直接引用。

 Xst:1710 - FF/Latch <state_out_FSM_FFd7> (without init value) has a constant value of 0 in block <ctrl>. This FF/Latch will be trimmed during the optimization process.

报 warning, 但是最够 generate 的结果正确。

ERROR: HDLCompiler: 718 -

"C:\Users\wangyue\Desktop\Pro\code\test\code\Multi_SOC.v" Line 279: Port connections cannot be mixed ordered and named

模块调用最后多了逗号。

ERROR: HDLCompiler: 35 -

"C:\Users\wangyue\Desktop\Pro\code\Exp13_MSOC\code\Multi_SOC.v" Line 212: <testdata> is already implicitly declared earlier.

顶层模块调用时,wire的命名有顺序,在先写出的模块中命名后面就会报错,尽管模块之间没有时序关系。

3.3.2 调试过程

● VGA 调试的格子错乱

是编码转换的问题, 重新调整了编码的方式, 把格子巧妙地实现黑色格子的定位和三层每层只有一个黑色格子的结果。

● asm 初始化 PC 值不变

检查 SW[7:5]=111 的 PC 输出发现, PC 值只在 84, 88, 9C 之间跳动, CPU 数据输出跳动。猜测可能是产生了延迟的问题。

所以单独把 coe 文件加载到了实验 13 的 SOC 测试构架上调试, 经过了许多时间的调试, 检查 cou 输出, 发现最开始的数据没有加载成功。

再缩小 asm 的测试程序,发现是实验 13 的 ctrl 中的 addi 状态机写的有些问题,修改以后就好了。

● key 的调试

发现综合起来以后,按键总是很难得到正确的结果,后来发现只有长按键,读取到的 key 值才是 1616,这样短按的时候很难刚好卡在读取的点上,所以就会显得不太对。

后来扩大判断,F016 这样的断言情况也包括进去,这样只要按键按下的时间在读取 key 值之前就都是正确的,虽然依旧手慢一点还是读不到。所以增加了 lw 的次数来扩大反应时间要求,考虑到手速是游戏要求之一,就没有再增多时间,只给了四个周期的时间。

● score 的延迟

发现得分一直有延迟,由于判断过程有许多个周期,所以需要时间来处理,最好的方法只有减少处理语言条数和增加时钟速度,尽量取得比较好平衡的次数,语言尽可能写的最精简了。

第4章 系统测试验证与结果分析

4.1 功能测试

4.1.1 图形界面测试

图形界面为简单的黑白格子, 初始化位置为 06b, 位置如下




Figure 2 初始化格子情况

初始化接面, 3X4 的黑白格子, 初始位置被定义为 06b, 格子和代码转化过程见测试参数, 此处仅列出初始化情况, 其他情况见系统测试使用模块。

4.1.2 键盘测试

键盘测试:



Figure 3 key=1



Figure 4 key=2



Figure 5 key=3



Figure 6 key=4

七段数码管拨到 SW[7:5] 为 011 时显示 $\{key, key\}$,主要测试为游戏设计所需要的键(1, 2, 3, 4),分别对应的 keycode 为(1616, 1E1E, 2626, 2525)

4.2 技术参数测试

771H - 00741X 62 711B			
按键参数			
SW[7:5]	值	功能	
	000	CPU 取出的数值	
	001	CPU 取出 VGA 数据	
	010	VGA 扫描输入状态	
	011	PS2 读入键盘编码值	
	100	score	
	101	test 过程量	
	110	剩余 gametime 时间	
	111	PC 指令地址	

表格 1 测试按键功能

表格 2 VGA 格子编码

VGA 格子编码				
1001 (9)	1010 (A)	1011 (B)	1100 (C)	
0101 (5)	0110 (6)	0111 (7)	1000 (8)	
0001 (1)	0010 (2)	0011 (3)	0100 (4)	

表格 3 keycode

keycode 编码		
键盘输入	编码	
1	1616	
2	1E1E	
3	2626	
4	2525	

表格 4 regs 使用

₹10g5 尺/11					
使用寄存器数据					
数据地址	寄存器值		功能		
0x0100	\$s0		score		
0x0200	\$s1		position		
0x0300	\$s2		ps2		
0x0400	\$s3		gametime		
0x0900	\$s4		testdata		
寄存器			功能		
\$t0			score		
\$t1			position		
\$t3			time		
\$t6			判断		
\$t7	t7		ps2		

4.3 结果分析

测试所有功能完备, 结果正确

4.4 系统演示与操作说明

第一步:初始化第一个图像 06b




图表 14 初始化图像

第二步: 打开 SW[7:5] 状态为 100, 显示此时分数



图表 15 SW[7:5]=100

第三步: 敲击键盘1、2、3、4键, 跟上显示屏的速度



图表 16 键盘按键

第四步: 打开 SW[7:5] 状态为 110, 显示剩余时间



图表 17 SW[7:5]=110

第五步: 调整 SW[2]来调整游戏速度



图表 18 SW[2]调整速度

具体的实现过程测评见视频演示。

第5章 结论与展望

基本完成了游戏设计,其中由于数字逻辑大作业对 PS2 和 VGA 有了一定的了解,这一块设计难度不大,更多的时间花费在了游戏主题构架的设计和对 SOC 整体框架的理解之上。

通过游戏设计,总体花费了将近20个小时时间,更好地理解了多周期CPU的处理过程,在希望完成的功能上都得到了良好的实现,但是过程依旧还有一些小毛病没有解决。由于指令是一步一步进行的,得分的显示和操作有一定的延迟度,对游戏体验不是很好,暂时没有想出比较好的解决方案。键盘的获取会有一定的延迟,导致判断失误,这边暂时通过增加键盘获取的次数和加上F0xx的方式来扩大判断区域,但是实际还是有一些手速慢了就踩不到。考虑游戏就是以手速为其中一种难度,这个问题不太大。

在原版 white Tile 小游戏中,最下面一排的黑白格子会根据正确与否变成红色或者绿色,实现起来难度也不大,就是在判断的时候增加一个判断 reg 的输出,进行颜色的转换,但是由于时间原因没有去实现,有一点遗憾,以及 Buzzer 没有了就没有正确时的音效感觉也少些什么。

总体设计体验良好, 实现效果良好。