



# Συστήματα Μικροπολογιστών

1<sup>η</sup> Ομάδα Ασκήσεων

Μετζάκης Ιωάννης

A.M.: 03116202

ΣΗΜΜΥ 8<sup>ο</sup>

## 1η ΑΣΚΗΣΗ


Μία σύντομη επεξήγηση των εντολών του προγράμματος:

<b>06:</b>	<b>MVI B,byte</b>	Φορτώνει στον καταχωρητή B έναν αριθμό.
<b>3A:</b>	<b>LDA adr</b>	Φορτώνει στον καταχωρητή A το περιεχόμενο της διεύθυνσης adr.
<b>FE:</b>	<b>CPI byte</b>	Συγκρίνει το περιεχόμενο του καταχωρητή A με έναν αριθμό.
<b>CA:</b>	<b>JZ adr</b>	Αν Z=1 μεταβαίνει στη διεύθυνση adr (συνήθως αντικαθίσταται από μία label).
<b>1F:</b>	<b>RAR</b>	Περιστρέφει τα bits του καταχωρητή A κατά μία θέση δεξιά.
<b>DA:</b>	<b>JC adr</b>	Ότι και η <b>CA</b> , αλλά όταν C=1
<b>04:</b>	<b>INR B</b>	Αυξάνει το περιεχόμενο του καταχωρητή B κατά 1.
<b>C2:</b>	<b>JNZ adr</b>	Ότι και η <b>CA</b> , αλλά όταν Z=0
<b>78:</b>	<b>MOV A,B</b>	Φορτώνει στον καταχωρητή A το περιεχόμενο του καταχωρητή B.
<b>2F:</b>	<b>CMA</b>	Συμπληρώνει ως προς 1 το περιεχόμενο του A.
<b>32:</b>	<b>STA adr</b>	Αποθηκεύει στη διεύθυνση adr το περιεχόμενο του καταχωρητή A.
<b>CF:</b>	<b>RST 1</b>	Επιστρέφει στην αρχική διεύθυνση.

Το πρόγραμμα στην ουσία αποτυπώνει στα leds(3000H) τη δυαδική αναπαράσταση της θέσης του δεξιότερου ανοιχτού διακόπτη.

Για να έχουμε σε συνεχόμενη μορφή τη λειτουργία του προγράμματος, αρκεί να προσθέσουμε μία label (πχ "START") στην αρχή του προγράμματος, και την εντολή "JMP START" αντί της RST 1.

Παρακάτω βρίσκεται το διάγραμμα ροής για το πρόγραμμα συνεχούς λειτουργίας, και στη συνέχεια ο κώδικας σε assembly 8085:



Και ο κώδικας σε assembly 8085:

```

START:
MVI B,01H      ;vale B = 01H
LDA 2000H      ;fortwse to periex. ths 2000H
CPI 00H        ;sigrine ton A me to 0

JZ FIRST      ;an Z=1 phgaine FIRST

THIRD:
RAR           ;deksia olisthish tou A
JC SECOND     ;an C=1 phgaine SECOND

INR B         ;afksise kata 1 ton B
JNZ THIRD     ;an Z=0 phgaine THIRD

SECOND:
MOV A,B       ;ton B ston A

FIRST:
CMA          ;arnhtikh logikh ta leds
STA 3000H     ;emfanise sthn 3000H

JMP START     ;phgaine START

END

```

## 2η ΑΣΚΗΣΗ

Μία σύντομη περιγραφή υλοποίησης:

Ξεκινάμε την κίνηση από το LSB της θύρας εξόδου 3000 Hex.

Έχουμε τον καταχωρητή L ως σημαία για να ξέρουμε την κατεύθυνση που θέλουμε να πάμε στην επόμενη 'λούπα'.

Ελέγχουμε πρώτα το 2<sup>ο</sup> LSB της θύρας εισόδου 2000 Hex, και όσο είναι 1 (ON ο διακόπτης), ανάβουμε χωρίς να κινείται το led της θέσης 0.

Κάθε φορά ελέγχουμε αν είμαστε σε οριακή κατάσταση, δηλαδή στα δύο άκρα των leds( MSB και LSB).

Αν όχι, συνεχίζουμε κανονικά με τις αντίστοιχες ολισθήσεις και την απεικόνιση.

Αν είμαστε ωστόσο, ελέγχουμε την κατάσταση του LSB διακόπτη της θύρας εισόδου 2000 Hex, και αν είναι ON, μεταβαίνουμε στην εναλλακτική ρουτίνα(αν είμασταν στην left, μεταβαίνουμε στην right και αντίστροφα).

Ο κώδικας βρίσκεται παρακάτω:

```

IN 10H
LXI B,0244H      ;orismos kathisterishs, opou 0244H=500d
MVI A,FEH
STA 3000H        ;emfanish MSB led(arnhtikh logikh sta LED,gi auto 7FH)
CMA
MOV D,A          ;o D tha exei to apotelesma pou tha emfanizoume
CALL DELB        ;rutina kathisterishs
MVI L,01H        ;L kataxwriths gia katefthinsi (1 left, 0 right)
LOOP1:
    LDA 2000H
    ANI 02H      ;apomonwsh 2ou LSB diakopth kai elegxos
    JZ OKK
    MVI A,FEH    ;emfanise LSB led kai kane loupas mexri o diakoptis OFF
    STA 3000H
    JMP LOOP1

OKK:
    MOV A,L
    CPI 01H      ;elegxoume to L, kai an einai iso me 01H
    JZ LEFT
    JMP RIGHT    ;allws phgaine RIGHT

LEFT:
    MOV A,D      ;metaferoume to byte sto A kai elegxoume an vrisketai
    CPI 80H      ;sto MSB tou output
    JZ ELEGXOS   ;an nai phgaine ELEGXOS gia na doume ti theloume meta

    RLC          ;allws olisthish aristera kai phgaine DISPLAY1
    JMP DISPLAY1

ELEGXOS:
    LDA 2000H    ;diavazoume 2o lsb diakopth apo 2000H
    ANI 01H
    CPI 01H
    JZ RIGHT     ;an einai ON, pame right
    MVI D,01H    ;allws vazoume D = 01H kai to emfanizoume sto DISPLAY1
    MOV A,D

DISPLAY1:
    CMA          ;arnhtikh logikh ta LED, ara antistrefoume
    STA 3000H    ;emfanizoume
    CMA          ;kai epanaferoume
    MOV D,A
    CALL DELB    ;rutina kathisterishs
    MVI L,01H    ;fortwsh tou 01H sto L wste na ksanapaei aristera meta
    JMP LOOP1    ;epistrofi sto loop1

RIGHT:
    MOV A,D      ;paromoios elegxos me prin
    CPI 01H      ;sto LSB tou output
    JZ ELEGXOS1  ;an nai phgaine ELEGXOS1

    RRC          ;olisthish dekcia
    JMP DISPLAY2 ;allws de xreiazetai elegxos

ELEGXOS1:
    LDA 2000H
    ANI 01H
    CPI 01H
    JZ LEFT      ;to idio me prin, antistoixa
    MVI D,80H
    MOV A,D

DISPLAY2:
    CMA
    STA 3000H
    CMA
    MOV D,A
    CALL DELB
    MVI L,00H    ;fortwnoume sto L to 00H gia na ksanapaei dekcia
    JMP LOOP1

END

```

### 3η ΑΣΚΗΣΗ

Παρακάτω βρίσκεται ο τελικός κώδικας της 3<sup>ης</sup> άσκησης μαζί με τα απαραίτητα σχόλια:

```
LOOPA:
    MVI D,00H
    LDA 2000H
    CPI 64H      ;elegxoume an >=100
    JNC BIGGER   ;an nai pame sth rutina BIGGER

DEKADES:
    CPI 0AH      ;elegxoume an >=10
    JC MONADES   ;an nai pame MONADES

    INR D        ;alliws afksanoume kata 1 to D
    SUI 0AH      ;kai meiwounume kata 10 to A
    JMP DEKADES  ;ksana to idio mexri A<10

MONADES:
    MOV E,A      ;apothikeoume to A(tis monades mas diladi)
    MOV A,D      ;metaferoume to D(tis dekaides mas)
    RLC          ;kai kanoume 4 olisthiseis aristera gia na
    RLC          ;paei sta 4 MSB
    RLC
    RLC
    MOV D,A
    MOV A,E

    ADD D        ;prosthetoume sto apotelesma tw'n RLC, tis monades
    CMA          ;antistrefoume gt exoun arnhtikh logikh ta LED
    STA 3000H
    JMP LOOPA    ;ksana ap thn arxh

BIGGER:
    CPI C8H      ;elegxoume an >=200
    JC UNDERDIK

    SUI 64H      ;an einai, afairoume prwta 100,
                ;wste me ta epomena 100 na afairethoun sinolika 200

UNDERDIK:
    SUI 64H
    JMP DEKADES  ;exoume ton arithmo mas mod 100, opote pame DEKADES

END
```

Όλα τα παραπάνω (3) προγράμματα υπάρχουν σε ξεχωριστά αρχεία στον ίδιο φάκελο με την παρούσα αναφορά.

## 4η ΑΣΚΗΣΗ

Παρακάτω παρατίθενται οι συναρτήσεις κόστους για κάθε μία από τις 3 τεχνολογίες της εκφώνησης:

1. Χρήση διακριτών στοιχείων και ολοκληρωμένων μονάδων (I.C.) όπως μικροελεγκτών, περιφερειακών, μνημών κ.λπ. τα οποία συναρμολογούνται σε μια σε μια σχετικά μεγάλη πλακέτα.

$$\text{Κόστος / τεμάχιο} = (20000 + 30x) \quad , \text{ όπου } x \text{ είναι το πλήθος των τεμαχίων}$$


2. Χρήση FPGAs και μικρού αριθμού περιφερειακών τοποθετημένα σε μια μικρή πλακέτα.

$$\text{Κόστος / τεμάχιο} = (10000 + 70x) \quad , \text{ όπου } x \text{ είναι το πλήθος των τεμαχίων}$$

3. Σχεδίαση ειδικού SoC με μια πολύ μικρή πλακέτα.

$$\text{Κόστος / τεμάχιο} = (300000 + 2x) \quad , \text{ όπου } x \text{ είναι το πλήθος των τεμαχίων}$$

Οι καμπύλες κόστους κάθε τεχνολογίας φαίνονται στο παρακάτω διάγραμμα:



Όπου ο άξονας x είναι το πλήθος των τεμαχίων, ο άξονας y το κόστος ανά τεμάχιο, ενώ η **πορτοκαλί** καμπύλη κόστους αντιστοιχεί στην 1<sup>η</sup> τεχνολογία, η **μοβ** στη 2<sup>η</sup>, και η **πράσινη** στην 3<sup>η</sup>.

Παρατηρούμε ότι για χαμηλούς αριθμούς τεμαχίων, η 2<sup>η</sup> τεχνολογία έχει το χαμηλότερο κόστος ανά τεμάχιο, ενώ από ένα αρκετά μεγάλο πλήθος τεμαχίων και έπειτα, η 3<sup>η</sup> τεχνολογία είναι η προτιμότερη.

Αυτό ήταν αναμενόμενο βέβαια, αφού το αρχικό κόστος της 2<sup>ης</sup> τεχνολογίας είναι αρκετά χαμηλό, σε αντίθεση με αυτό της 3<sup>ης</sup>, ωστόσο το μεταβλητό κόστος, όπου είναι συναρτήσεως του πλήθους των πλακετών, αυξάνεται με πολύ μεγαλύτερο ρυθμό στη 2<sup>η</sup> τεχνολογία (70x έναντι 2x, όπου x το πλήθος των τεμαχίων).

Οι πρώτες 2 τεχνολογίες (με χαμηλά αρχικά κόστη), εμφανίζουν ίδιο κόστος για πλήθος τεμαχίων  $x_1$  ίσο με:

$$20000 + 30x_1 = 10000 + 70x_1 \Rightarrow x_1 = 250$$

κάτι το οποίο επιβεβαιώνεται και από τη γραφική παράσταση.

Συνεπώς για  $x < 250$  προτιμάται η 2<sup>η</sup> τεχνολογία, όπως περιμέναμε δηλαδή, αφού είχε το μικρότερο αρχικό κόστος, άρα και το μικρότερο κόστος ανά τεμάχιο για χαμηλό πλήθος τεμαχίων.

Προφανώς, για  $x > 250$  προτιμάται η 1<sup>η</sup>.

Οι τεχνολογίες 1 και 3, εμφανίζουν ίδιο κόστος για πλήθος τεμαχίων  $x_2$  ίσο με:

$$20000 + 30x_2 = 300000 + 2x_2 \Rightarrow x_2 = 10000$$

Άρα για  $x > 10000$  προτιμάται η 3<sup>η</sup> τεχνολογία, οπότε καταλήγουμε στις εξής τρεις περιοχές:

$0 < x < 250$	→	2 <sup>η</sup> τεχνολογία
$250 < x < 10000$	→	1 <sup>η</sup> τεχνολογία
$10000 < x$	→	3 <sup>η</sup> τεχνολογία

Προφανώς, για τις οριακές τιμές 250 και 10000 οι δύο εκάστοτε τεχνολογίες έχουν το ίδιο κόστος.



Παρακάτω βρίσκουμε για ποια τιμή των I.C. στην τεχνολογία των FPGAs θα μπορούσε να εξαφανιστεί η επιλογή της πρώτης τεχνολογίας. Άρα, ψάχνουμε μία τιμή ώστε για κάθε αριθμό τεμαχίων, το συνολικό κόστος ανά πλακέτα στη 2<sup>η</sup> τεχνολογία, να είναι χαμηλότερο από αυτό της 1<sup>ης</sup>.

$$20000 + 30x_2 > 10000 + (10 + y)x_2 \quad \Rightarrow \quad 10000 + (20 - y)x_2 > 0$$

Για να ισχύει για κάθε x αυτό, πρέπει η ποσότητα  $(20 - y)$  να είναι είτε θετική είτε μηδέν. Συνεπώς,  $y \leq 20$ .

Άρα, στην οριακή τιμή όπου το κόστος ανά πλακέτα των I.C. θα ήταν **20€**, η 1<sup>η</sup> τεχνολογία δε θα ήταν ποτέ η προτιμότερη.

## 5η ΑΣΚΗΣΗ

i)

$$F1 = A(CD + B) + BC'D'$$

```
1 module ask5(A,B,C,D,F1);
2 output F1;
3 input A,B,C,D;
4 wire C_not,D_not,w1,CD,w2,w3;
5
6 not
7 G1(C_not,C),
8 G2(D_not,D);
9
10 and
11 G3(CD,C,D),
12 G4(w1,B,C_not,D_not);
13
14 or G5(w2,CD,B);
15 and G6(w3,A,w2);
16 or G7(F1,w3,w1);
17
18 endmodule
```

$$F2(A,B,C,D) = \Sigma(0,2,3,5,7,8,10,11,14,15)$$

```

1 primitive ask5_2(A,B,C,D,F2);
2 output F2;
3 input A,B,C,D;
4     table
5         0 0 0 0 : 1;
6         0 0 0 1 : 0;
7         0 0 1 0 : 1;
8         0 0 1 1 : 1;
9         0 1 0 0 : 0;
10        0 1 0 1 : 1;
11        0 1 1 0 : 0;
12        0 1 1 1 : 1;
13        1 0 0 0 : 1;
14        1 0 0 1 : 0;
15        1 0 1 0 : 1;
16        1 0 1 1 : 1;
17        1 1 0 0 : 0;
18        1 1 0 1 : 0;
19        1 1 1 0 : 1;
20        1 1 1 1 : 1;
21 endprimitive

```

$$F3 = ABC + (A + B)CD + (B + CD)E$$

```

1 module ask5_3(A,B,C,D,E,F3);
2 output F3;
3 input A,B,C,D,E;
4 wire w1,w2,w3,w4,w5,w6;
5
6 and
7 G1(w1,A,B,C),
8 G2(w2,C,D);
9
10 or
11 G3(w3,A,B),
12 G4(w4,w2,B);
13
14 and
15 G5(w5,w3,w2),
16 G6(w6,w4,E);
17
18 or(F3,w1,w5,w6);
19
20 endmodule

```

$$F4 = A(BC + D + E) + CDE$$

```

1 module ask5_4 (A,B,C,D,E,F4);
2 output F4;
3 input A,B,C,D,E;
4 wire w1,w2,w3,w4;
5
6 and
7 G1(w1,B,C),
8 G2(w2,C,D,E);
9
10 or G3(w3,w1,D,E);
11
12 and G4(w4,w3,A);
13
14 or G5(F4,w4,w2);
15 endmodule

```

ii)

$$F1 = A(CD + B) + BC'D'$$

```

1 module ask5_1 (A,B,C,D,F1);
2 output F1;
3 input A,B,C,D;
4
5 assign F1 = ( (A & ((C & D) | B) ) | (B & ~C & ~D) );
6
7 endmodule

```

$$F2(A,B,C,D) = \Sigma(0,2,3,5,7,8,10,11,14,15)$$

```

1 module ask5_2 (A,B,C,D,F2);
2 output F2;
3 input A,B,C,D;
4
5 assign F2 = ( (~A & ~B & ~C & ~D) | (~A & ~B & C & ~D) | (~A & ~B & C & D)
6             | (~A & B & ~C & ~D) | (~A & B & C & ~D) | (~A & B & C & D)
7             | (A & ~B & ~C & ~D) | (A & ~B & C & ~D) | (A & ~B & C & D)
8             | (A & B & ~C & ~D) );
9
10 endmodule

```

$$F3 = ABC + (A + B)CD + (B + CD)E$$

```

1 module ask5_3(A,B,C,D,E,F3);
2 output F3;
3 input A,B,C,D,E;
4
5 assign F3 = ( (A&B&C) | ((A | B)&C&D) | ((B | (C^D))&E) );
6
7 endmodule

```

$$F4 = A(BC + D + E) + CDE$$

```


1 module ask5_4(A,B,C,D,E,F4);
2 output F4;
3 input A,B,C,D,E;
4
5 assign F4 = ( (A & ((B & C) | D | E)) | (C&D&E) );
6
7 endmodule

```


## 6η ΑΣΚΗΣΗ

i)


a)



b)



c)



ii)

```

1 module half_adder ( output S, C, input x, y);
2 xor (S, x, y);
3 and (C, x, y);
4 endmodule
5
6 module full_adder ( output S, C, input x, y, z);
7 wire S1, C1, C2;
8 half_adder
9 HA1 (S1, C1, x, y), // Instantiate HAs
10 HA2 (S, C2, S1, z);
11 or G1 (C, C2, C1);
12 endmodule
13
14
15 module AddSub_4bit (A,B,Cin,Sum,Cout);
16 input [3:0] A,B;
17 input Cin;
18 output [3:0] Sum;
19 output Cout;
20 wire w1,w2,w3,C1,C2,C3;
21
22 xor G1 (w1,Cin,B[0]);
23 full_adder FA1 (A[0],w1,Cin,Sum[0],C1);
24 xor G2 (w2,Cin,B[1]);
25 full_adder FA2 (A[1],w2,C1,Sum[1],C2);
26 xor G3 (w3,Cin,B[2]);
27 full_adder FA3 (A[2],w3,C2,Sum[2],C3);
28 xor G4 (w4,Cin,B[3]);
29 full_adder FA4 (A[3],w4,C3,Sum[3],Cout);
30
31 endmodule

```


iii)

```

1 module add_sub (A, B, Cin, Sum, Cout );
2 input [3: 0] A, B;
3 input Cin;
4 output [3: 0] Sum;
5 output Cout;
6 assign {Cout, Sum} = Cin ? (A + ~B + Cin) : (A + B + Cin);
7 endmodule

```

Όπου το κύκλωμα αθροιστή-αφαιρέτη τεσσάρων bits μη προσημασμένων αριθμών, είναι το παρακάτω:



## 7η ΑΣΚΗΣΗ

i)

```
1 module Moore_Model (y, x, clock);
2 output y;
3 input x, clock;
4 reg state;
5 always @ ( posedge clock)
6 begin
7 //apo state b kai c, to output = input se kathe peript.
8 assign y = ((state == b) | (state == c)) ? (x) : (~x)
9 case (state)
10 a: if (~x) state <= b; else state <= c;
11 b: if (~x) state <= c; else state <= d;
12 c: if (~x) state <= b; else state <= d;
13 d: if (~x) state <= c; else state <= a;
14 endcase
15 end
16 endmodule
```

ii)

```
1 module Moore_Model_b (y, x, clock);
2 output y;
3 input x, clock;
4 reg state;
5 always @ ( posedge clock)
6 begin
7 case (state)
8 a: if (~x) state <= b; else state <= c;
9 b: if (~x) state <= c; else state <= d;
10 c: if (~x) state <= b; else state <= d;
11 d: if (~x) state <= c; else state <= a;
12 endcase
13 end
14 //ftanontas se state b kai c, output = 1
15 assign y = ((state == b) | (state == c)) ? (x) : (~x)
16 endmodule
```

iii)

```
1 module updown_counter (
2 output reg [3: 0] A, // Counter data output
3 output C_out, // Output carry
4 input Up_down, CLK, Clear
5 );
6 assign C_out = Up_down & (A == 4'b1111);
7 always @ ( posedge CLK, negedge Clear)
8 //thevrisame to clear triggered sto '1'
9 if (Clear) A <= 4'b0000;
10 //metrhsh anw gia Up_down == 1
11 else if (Up_down) A <= A + 1'b1;
12 else A <= A - 1'b1;
13 endmodule
```