SEPC-FPGA: Sistema de Evaluación Psicotécnica para Conducción

UPM - ETSISI

GRUPO PHR26-M06:

JDG: Rodríguez De Nobrega, Daniel, 40h
Lalana Saez, Alejandro, 40h
Toapanta Paucar, Raúl Gonzalo, 40h

Marco del problema

Objetivo Evaluar capacidades psicotécnicas básicas con hardware reconfigurable en tiempo real.

Coordinación psicomotriz
2 joysticks + VGA + Altavoz

Anticipación temporal
VGA + btnC + btnU + 7seg


SW0 = reset

SW15 = selector

BTNC = inicio


BTNU = reacción

Máquina de estados



Reset global (SW0), cambio de prueba (SW15), inicio común (BTNC) y reacción (BTNU).

Esquema lógico FPGA





Estructura física del prototipo

Lógica FPGA/Pmod 3.3 V - LVCMOS33

GND común Basys 3 + periféricos

Joysticks entradas con PULLUP






Los Pmod trabajan a 3V3. Las entradas JC son activas en bajo: al pulsar una dirección se cierra a GND.












Basys 3 - XC7A35TICPG236-1L

Conexiones externas reales: VGA, dos joysticks arcade de 5 pines y mini altavoz.

Esquema eléctrico



Nota: los joysticks se leen con pull-up interno; las líneas activan a nivel bajo al cerrar a GND.