

## C3 – Les opérateurs de base

### Yann DOUZE VHDL

1

1



# Affectation simple : <=

### Exemples:

```
S <= E2 ;
S <= '0' ;
S <= '1' ;
```

Pour les **signaux** de plusieurs bits on utilise les doubles cotes "...", **BINAIRE**, exemple :  $BUS \le "1001"$ ; -- BUS = 9 en décimal **HEXA**, exemple :  $BUS \le x"9"$ ; -- BUS = 9 en hexa



```
NON \rightarrow not

ET \rightarrow and

NON ET \rightarrow nand

OU \rightarrow or

NON OU \rightarrow nor

OU EXCLUSIF \rightarrow xor
```

Exemple: *S1* <= (*E1* and *E2*) or (*E3* nand *E4*);

3

3



Faire les exercices 1 et 2.



# Opérateurs relationnels

 Ils permettent de modifier l'état d'un signal suivant le résultat d'un test ou d'une condition.

Egal  $\Rightarrow$  = Non égal  $\Rightarrow$  /= Inférieur  $\Rightarrow$  < Inférieur ou égal  $\Rightarrow$  <= Supérieur  $\Rightarrow$  > Supérieur ou égal  $\Rightarrow$  >=

5

5



### Affectation conditionnelle

 Modifie l'état d'un signal suivant le résultat d'une condition logique entre un ou des signaux, valeurs, constantes.

```
SIGNAL <= expression when condition
[else expression when condition]
[else expression];</pre>
```

Remarque: l'instruction [else expression] permet de définir la valeur du SIGNAL par défaut.




## Affectation conditionnelle (2)

#### Exemple N°1:

```
-- S1 prend la valeur de E2 quand E1='1' sinon S1 prend la valeur '0'
```

```
S1 \leftarrow E2 when ( E1 = 11) else 0';
```

Schéma correspondant : ET logique



#### Exemple N°2:

```
-- Description comportementale d'un multiplexeur 2 vers 1
```

```
Y <= A when (SEL='0') else

B when (SEL='1') else '0';
```

7

7



### Affectation sélective

Cette instruction permet d'affecter différentes valeurs à un signal, selon les valeurs prises par un signal dit de sélection.

```
with SIGNAL_DE_SELECTION select
SIGNAL <= expression when valeur_de_selection,
  [expression when valeur_de_selection,]
  [expression when others];</pre>
```

Remarque: l'instruction [expression when others] n'est pas obligatoire mais fortement conseillée, elle permet de définir la valeur du SIGNAL par défaut




```
with SEL select
Y <= A when '0',
B when '1',
'0' when others;</pre>
```

Remarque: Dans le cas du multiplexeur, when others est nécessaire car il faut toujours définir les autres cas du signal de sélection pour prendre en compte toutes les valeurs possibles de celui-ci.

```
with SEL select
  Y <= A when '0',
  B when '1',
  '-' when others;
-- pour les autres cas de SEL, Y prendra une valeur quelconque
-- permet d'optimiser la synthèse
  9</pre>
```

C





### Exemple: décodeur 7 segments (2)

11



 Faire l'exercice 3 en utilisant une affectation sélective ou conditionelle.

12



- Syntaxe: signal NOM\_DU\_SIGNAL : type;
- Exemple: signal I : std\_logic; signal BUS : std\_logic\_vector (7 downto 0);

On peut décrire le schéma suivant de 2 manières différentes :

Sans signaux internes

```
architecture V1 of AOI is
Begin
  F <= not ((A and B) or (C and D));
end architecture V1;</pre>
```

13

13



# Signaux internes (2)


· Avec des signaux internes

- Instructions concurrentes:
  - L'ordre dans lequel sont écrites les instructions n'a aucune importance.
  - Toutes les instructions sont évaluées et affectent les signaux de sortie en même temps.
  - Différence majeure avec un langage informatique.



## Description structurelle

- C'est une description de type hiérarchique par liste de connexions (netlist).
- Une description est structurelle si elle comporte un ou plusieurs composants.
- Exemple :



15





# Description structurelle


### La marche à suivre :


- Dessiner le schéma des composants à instancier.
- Déclarer les listes de signaux internes nécessaires pour le câblage: SIGNAL...
- Instancier chaque composant en indiquant sa liste de connexions: PORT MAP...

16












# Exercice à compléter




```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
```

```
entity ANDOR is
   port (
A,B,C : in std_logic;
F : out std_logic);
end entity;
```

Architecture dataflow of ANDOR is Begin

F <= (A and B) or C; End architecture;

21





Faire les exercices 4 et 5.