# First Lab Assignment: System Modeling and Profiling

#### STUDENTS IDENTIFICATION:

Number:	Name:
103124	Yorfalo Bórios
103969	Miguel Corta
102624	Roguel Brounschweig

#### 2 Exercise

Please justify all your answers with values from the experiments.

1. What is the cache capacity of the computer you used (please write the workstation name)?

	1		) ou moon (F			
Array Size (KB)	8	16	32	64	128	256
t2-t1 (3)	0,001937	0,003784	0,007535	0,017027	0,036395	0,089678
# accesses a[i]	819200	1638400	3276800	6553600	13107200	26214400
# mean access time	2,364502	2,309570	2, 299 500	2,598114	2,776718	3,420944

Usamos o conjutados lab 7 pr 4. O tamanto da cale L1 e 32 KB, pois ma tabela ocina correguimos observas que até ao tamanto 32 KB (inclusive), o tempo de acenso medio e, aproximadamente, o mesmo. Josa 64 KB, o tempo oumenta um pouco, into perque o tamanto da cache proson a un inferior ao do orray, o que levou a um aumento do miss rate.

Consider the data presented in Figure 1. Answer the following questions (2, 3, 4) about the machine used to generate that data.

2. What is the cache capacity?

Na figura jodenos observos que até ao tamaslo 64KB (isclusive), todos os orraxos tem um tempo de leitura + escrita relativamente baixos. A jortir do tamaslo 128KB o tempo aumenta bostante, o que nos leva a corcluir que a coche 11 jossou a filos cheia jora esses volores, levado a um aumento do miss rate. Assim, o tamosho da coche 11, para este computados, e 64KB.

3. What is the size of each cache block?

Des arrays que têm um elevado tempo de leitura + excita (»128 KB), jodenos observar que jora um valor de 16B jora o stride, o tempo estabiliza. Assim, o tanorfo de um bloco e 16B, jois quendo o volor de stride jora a ser igual ao tomorfo de um bloco, o miss rate aparima - se de 100 %.

4. What is the L1 cache miss penalty time?

Sora um reler de stribe de 16B, o primeiro tomorfo de orray que não cale totaleste na coche (12BKB) exentra-re com uma min rate proxima de 100% (chiea 2.3) e um tempo v 960 m, exquesto um de 64KB com but min rate de quere 0% (chiea 2.1) tem tempo v 360 ms. Deste modo, 960 - 360 = 600 ms. é o tempo de uma min peralty.

## 3 Procedure

#### 3.1.1 Modeling the L1 Data Cache

a) What are the processor events that will be analyzed during its execution? Explain their meaning.


Us evertor do processodor que são analisados durante a execução do programa võo ser os L1 dota cuche misses (PAPI\_L1\_DCM). Estes eventos são despolitados semple que os dados não são extentados na coche L1, sendo arim necessário acader ao nível seguinte na hierarquia de memária, a coche L2, ou estão a memária principal no coro da coche L2 não existir.

b) Plot the variation of the average number of misses (Avg Misses) with the stride size, for each considered dimension of the L1 data cache (8kB, 16kB, 32kB and 64kB).

Note that, you may fill these tables and graphics (as well as the following ones in this report) on your computer and submit the printed version.

Array Size	Stride	Avg Misses	Avg Cycl Time
	1	0,000184	0,002491
	2	0,000 121	0,00 2432
	4	0,000030	0,002405
	8	0,000 023	0,00 23 25
	16	0,000025	0,002387
	32	0,000 0 35	0,00 2390
8kBytes	64	0,000 026	0,00 2310
	128	0,000 011	0,00 2226
	256	0,000 006	0,002175
	512	0,000 004	0,00 2156
	1024	600 000,0	0,002100
	2048	0,000004	0,00 2191
	4096	0,000003	0,00 2236
	1	0,000192	0,002427
	2	0,000 156	0,002425
	4	0,000 155	0,002418
	8	0,000 157	0,002338
	16	0,000159	0,00 2425
	32	0,000 169	0,00 2424
16kBytes	64	0,000172	0,002357
	128	0,000078	0,00 23 21
	256	0.000043	0,00 2249
	512	0,000 013	0,00 2162
	1024	0.000009	0,002146
	2048	0,000004	0,002251
	4096	0,000 004	0,00 2349
	8192	0,000 003	0,00 2246

Array Size	Stride	Avg Misses	Avg Cycl Time
	1	0,002009	0,002397
	2	0,002760	0,002392
	4	0.00 4083	0,002382
	8	0.006760	0,00 2361
	16	0,012079	0,002331
	32	0,017888	0,00 2401
32kBytes	64	0,016915	0,00 24 13
	128	0,029685	0,00 2371
	256	0,093145	0,00 2357
	512	0,000166	0,00 2218
	1024	0,000071	0.00 2161
	2048	0,000030	0,002213
	4096	0,0000 13	0,00 2371
	8192	0,000002	0,002350
	16384	0,000002	0,002250
	1	0,015655	0, 002 138
	2	0, 031307	0,002044
	4	0,062666	0,00 2315
	8	0, 125337	0,002422
	16	0, 250581	0,00 2358
	32	0,501156	0,00 2443
64kBytes	64	1,000671	0,00 19 96
	128	1,025829	0,00 20 27
	256	1,031328	0,00 2067
	512	1,046 110	0,002068
	1024	1,006622	0,00 2006
	2048	1,579922	0,00 46 40
	4096	1,036519	0,005486
	8192	0.000014	0,002390
	16384	0,000005	0,002376
	32768	0,000001	0,002251



Lab. I - Pág. 12 de 22

- c) By analyzing the obtained results:
  - Determine the size of the L1 data cache. Justify your answer.

Dodo que até 32 KB (inclusire) a average miss rote operata sempe valores laizos e a jutir dos 64 KB, ela currenta considerarelmente, jode-se concluir que o tamanto da cache L1 é de 32 KB. O motivo da average miss rote ter aumentodo tarto, dere-se ao facto de ser impossível ten o avay totalmente corregado na cache, jois este jossa a exceder o tamanto da cache L1 e assim o seu limite é 32 KB.

• Determine the block size adopted in this cache. Justify your answer.

A miss rate vai aumentando até se otingir o volor de 648 para o stride, a justir do qual se estagra. Arim, podemos concluir que o tamanto de um bloco da coche L1 é 64B, pois ao se oceder ao ornoz em múltiplos de 64, estamos a oceder a um novo bloco da coche, o que causoria a estagração. Sorbem podemos observos que, por exemplo, para um stride de 8B estamos a oceder a oceder em múltiplos de 8 ao ornoz e ornim a coda 8 acessos, estavionos a oceder o um novo bloco, algo que é corroborado pelo apófico, já que a min rate para um stride de 8B é, o protimadareste, 1/8 da de um stride de 64B.

• Characterize the associativity set size adopted in this cache. Justify your answer.

Josa o princiso orray que não cole totalmente na cochel (64 KB) e um stride de 32 KB, a miss rate é proticamente 0%. Uma vez que pora este stride se ocedem a dois blocos distirtos da coche e tendo uma miss rate de quese 0%, estão sabemos que a coche l 1 i pelo menos 2-vuay associativa. No estanto, podemos observos o mesmo a acostecar pora strides de 16 KB e 8 KB, logo agrantivos coche 4-vuay e 8-vuay associativos, respetivamente. Dado que o mesmo já não orastece pora 4 KB, estão temos que a associatividade da coche l 1 é &.

## 3.1.2 Modeling the L2 Cache


a) Describe and justify the changes introduced in this program.

As duos alterozões efetuados foram:

1. U PAPI event que agora monitariza a miss rate da coche L2, porsando de PAPI\_L1\_DCM
pra PAPI\_L2\_DCM.

2. U valor de CACHE\_MIN e CACHE\_MAX porsaram a ser 64KB e 1024KB, respetiramente.
Uma ~2 que a coche L2 e' normalmente maior que a L1, foz sertido oralisor orrayes de tomarbo
superior à da coche L1.

b) Plot the variation of the average number of misses (Avg Misses) with the stride size, for each considered dimension of the L2 cache.



- c) By analyzing the obtained results:
  - Determine the size of the L2 cache. Justify your answer.

No gráfico podemos observos um salto estre 128 KB e 256 KB, e dejois um outro entre 256 KB e 512 KB. Dodo que o segundo salto e consideravelmente mosios, podemos concluir que até 256 KB (incluire) o ornay ainda colia na totalidade ma coche L2, perem ocina desse tomorfo já excede a coche L2. Deste modo, concluimos que o tomorfo da coche L2 e 256 KB.

· Determine the block size adopted in this cache. Justify your answer.

O tamonfor de um blobo da cule L2 oporenta son 64B. Dodo que pora valores de stude menores que 64B, a min rate vai cresendo lestemente e ao cleapar aos 64B ctinas um jieo, então concluinos que a average mins vate estagra devido a coda oreno conduzir a um novo blobo da cule.

• Characterize the associativity set size adopted in this cache. Justify your answer.

Dona o orray de 1MB e um stride de 512 KB, a min rate é paticamente 0%. Uma vez que pora este rtide se ocedem a dois blocos distirtos da coche e terdo uma min nate paticamente de 0, estão sobremos que a coche L2 é pelo menos 2-vay ossociativa. U mesmo acortece pora valores de stride entre 32 KB e 256 KB, logo concluínos que a associatividade da coche L2 é 32.

$$\frac{20}{2^{15}} = 2^5 = 32$$
Trides nearly que este form a miss note oursetor pora 100% (por exemplo, 2<sup>14</sup> betes)

# 3.2 Profiling and Optimizing Data Cache Accesses

## 3.2.1 Straightforward implementation

a) What is the total amount of memory that is required to accommodate each of these matrices?

$$N = 512$$

Número de elementos =  $N^2 = 512^2 = 262144$ 

mul 1 [N][N]

mul 2 [N][N]

int 16-t

res [N][N]

Têm rizeof = 2 betes

 $\times \text{ rizeof (int 16-t)} = 262144 \times 2 = 524288 B$ 

R: Coda uma destor motizes orașa 512 KB.

 $= 512 \times 8$ 

b) Fill the following table with the obtained data.

Total number of L1 data cache misses	135, 29 38 18	$\times 10^{6}$
Total number of load / store instructions completed	536, 871884	$\times 10^6$
Total number of clock cycles	725, 153346	$\times 10^6$
Elapsed time	0,212776	seconds

c) Evaluate the resulting L1 data cache *Hit-Rate*:

flit-rote 
$$mm_1 = 1 - \frac{11 \text{ dota whe mines}}{11 \text{ dota whe inst.}} = 1 - \frac{135,293818}{536,871884} \approx 0,7480 = 74,80\%$$

## 3.2.2 First Optimization: Matrix transpose before multiplication [2]

a) Fill the following table with the obtained data.

Total number of L1 data cache misses	4,216280	$\times 10^6$
Total number of load / store instructions completed	536,871884	$\times 10^6$
Total number of clock cycles	625,869758	$\times 10^6$
Elapsed time	0,183644	seconds

**b)** Evaluate the resulting L1 data cache *Hit-Rate*:

Hit-rote mma = 
$$1 - \frac{11}{11} \frac{\text{dota well mines}}{11 \frac{1}{100}} = 1 - \frac{4,216280}{536,871884} \approx 0,9921 = 99,21%$$

c) Fill the following table with the obtained data.

4 441/5/	$\times 10^6$
7	×10 <sup>6</sup>
537, 396174	
626,015786	$\times 10^6$
0,183687	seconds

Comment on the obtained results when including the matrix transposition in the execution time:

Flit-rate 
$$mm2$$
\_trosq.  $\approx$  99,17% typis incluir a trossporição da motiz, observanos que os releves cunestores, mos não de forma rigrificativa. Into ocorre, jois a operação de transporição e  $O(N^2)$ , que e menos conjutacionalmente intervira que multipliar motizes  $(O(N^3))$ .

d) Compare the obtained results with those that were obtained for the straightforward implementation, by calculating the difference of the resulting hit-rates ( $\Delta HitRate$ ) and the obtained speedups.

$\Delta \text{HitRate} = \text{HitRate}_{\text{mm2}} - \text{HitRate}_{\text{mm1}} : 0,9917 - 0,7480 = 0,2437 = 24,37\%$
Speedup(#Clocks) = #Clocks <sub>mm1</sub> /#Clocks <sub>mm2</sub> : $7.75_{153346}$ /6 26 0157 86 $\approx$ 1,16
Speedup(Time) = Time <sub>mm1</sub> /Time <sub>mm2</sub> : 0, 212776/0, 18 36 87 ≈ 1,16
Comment: Una vez que o Greedy e de 1,16, isto significa que a implementoção
mma ocoba por ter um nelloramento requieno en termos do cido de relógio, e o
lit rate greenta um aunento considerável de 24,37%. Uma vez que o greedup viso
é muito considercial, talvez pora sistemos com menos menosia, não compensaria, pois
a inflementação necessita de memória odicional para uma matriz.

# 3.2.3 Second Optimization: Blocked (tiled) matrix multiply [2]

a) How many matrix elements can be accommodated in each cache line?

Dodo que o tamerto de um blow da coche L1 e 64B, esta e 
$$B$$
-Muy associativa e tenos que sixlof (int  $16-t$ ) = 2, estão:

Consequinos alomodor  $\frac{64 \times B}{2}$  = 256 elevertos num blow da coche L1.

b) Fill the following table with the obtained data.

Total number of L1 data cache misses	3,858573	$\times 10^{6}$
Total number of load / store instructions completed	537,80223	$\times 10^6$
Total number of clock cycles	260, 213142	$\times 10^6$
Elapsed time	0,076352	seconds

c) Evaluate the resulting L1 data cache Hit-Rate:

Flit - rate 
$$m_{mm3} = 1 - \frac{L1 \text{ data coche mines}}{L1 \text{ data coche inst.}} = 1 - \frac{3,858573}{537,80223} \approx 0,992825 = 99,2825\%$$

**d**) Compare the obtained results with those that were obtained for the straightforward implementation, by calculating the difference of the resulting hit-rates (ΔHitRate) and the obtained speedup.

e) Compare the obtained results with those that were obtained for the matrix transpose implementation by calculating the difference of the resulting hit-rates (ΔHitRate) and the obtained speedup. If the obtained speedup is positive, but the difference of the resulting hit-rates is negative, how do you explain the performance improvement? (Hint: study the hit-rates of the L2 cache for both implementations;)

ΔHitRate = HitRate<sub>mm3</sub> - HitRate<sub>mm2</sub>: 0,992825 - 0,9917 = 0,001125

Speedup(#Clocks) = #Clocks<sub>mm2</sub>/#Clocks<sub>mm3</sub>: 626015786/260213142 ≈ 2,41

Comment: O volor da L1 Δ flit Rote ero superto ser negativo de olordo (on o arusiado, porem opós diversos tentativos, nunca foi porível olter ene volor, logo responderos a esta projecta ornamido - o (ono respitivo. E porível observos um speedap de 2,41 oo se comprorem os implenetações. Ao se anolismen os eventos de mines pora a (oche L2, tal (ono suafrido, podemos observos, apodinadamente, 8,95 misses pora a transposição e 2,60 mines pora a motriz por blodos. Into faz compensor o volor mau da L1 Δ flit Rote, pois a miss peralty pora L1 misses na implementação da motriz por blodos o caba por se menor e assim o speedup vole a pra.

# 3.2.3 Comparing results against the CPU specifications

Now that you have characterized the cache on your lab computer, you are going to compare it against the manufacturer's specification. For this you can check the device's datasheet, or make use of the command 1scpu. Comment the results.

Ao executormos o comando "liqui - C", consequinos conhis que o tanosto da cacle L1, o tanasto de um bloco L1 e a sua associatividade estão corretos. O tanasho da carle L2 e o tomosto de um bloco L2, tantém estão corretos, contudo obtenos uma associatividade de 32, quando o volor real é 4. Esto pode ter ocorrido devido a otinizações ao CPU de que descontecemos.