
## SHIFT REGISTER

Diseñar un registro con capacidad de hacer desplazamientos a la derecha o izquierda, así como cargar dato a la salida mediante el valor de una entrada S como se muestra en la siguiente figura.



SO SO	S1	Acción
0	0	Hold
0	1	Desplazamiento izquierda
1	0	Load
1	1	Desplazamiento derecha

Se sugirió en clase el uso de la función sll y srl para implementar esta práctica sin embargo se encontró que esas funciones no son compatibles con versiones nuevas de VHDL por lo que se utilizo una que si esta vigente que es shift\_left y shift\_right.

```
architecture Behavioral of reg shift is
    SIGNAL Q_temp: STD LOGIC VECTOR (3 downto 0) := "0000";
begin
    reg: process(rst,clk)
    begin
        if (rst = 'l') then
            Q temp <= "0000";
        elsif rising edge(clk) then
               case S is
                    when "00" => Q temp <= Q temp;
                    when "01" =>
                    Q_temp <= std logic vector(shift_left(unsigned(Q_temp),1));</pre>
                    Q_temp(0) <= L;
                    when "10" => Q_temp <= D;
                    when "11" =>
                    Q_temp <= std logic vector(shift_right(unsigned(Q_temp),1));</pre>
                    Q temp(3) <= R;
                    when others => Q_temp <= Q_temp;
                end case;
        end if;
    end process;
    Q <= Q_temp;
```

Para comprobar el correcto funcionamiento de esta practica se implementó una cama de pruebas con las siguientes características y resultados.

