


현대 MCU는 여러 기능 칩을 하나의 시스템으로 통합하는 구조




칩간의 정보교환은 어떻게 할까?



칩과 칩사이 (비교적) 짧은 wrie를 통해 데이터를 주고 받을 수 있음





12C 기반 보드 간 직렬 통신 인터페이스 설계


발표자 오고은

목차

- 1. 프로젝트 개요
- 2. I2C 통신 프로토콜
- 3. WRITE MODE
- 4. READ MODE
- 5. BURST MODE
- 6. Application 구현
- 7. 고찰

프로젝트 목표

READ, WRITE 이 가능한 I2C 통신 인터페이스 설계 microblaze와 AXI4 버스에 연결 보드간 보드 가 통신가능한 인터페이스를 만들고 간단한 애플리케이션 구현 synopsys vcs를 통해 검증



● I2C란?

칩과 칩 사이의 짧은 거리 통신을 위한 직렬 통신 방식 SCL, SDA 두개의 라인으로 통신

SCL은 Master가 생성하는 CLOCK(동기식 통신), SDA는 데이터를 주고 받는 통로


하나의 마스터와 여러 슬레이브가 통신 가능 (각 슬레이브가 고유한 HW address를 보유)

직렬 통신 방식 종류와 특징

Feature	UART	SPI	I2C
Туре	Asynchronous	Synchronous	Synchronous
전송방식	1:1	1:다수	1:다수
line 수	tx, rx	MOSI, MISO, SCLK, CS	SCL, SDA(주소, data)
이중통신	full-duplex	full-duplex	half-duplex
(상대적인)속도	느리다(spi보다)	빠르다(uart, i2c 보다)	느리다(spi 보다)
(상대적인)구현난이도	simple	simple	complex


12C 통신 프로토콜

I2C 통신 방식



12C 통신 프로토콜

I2C 통신 방식



START

통신 시작을 알림

모든 Slave가 주목

이후 전송되는 ADDR이 일치하는 슬레이브만 통신 준비

WRITE

ADDR의 LSB가 0일때

슬레이브는 ACK 신호를 보내 수신 완료를 알림

마스터는 ACK 수신 후 계속 전송 여부를 결정

STOP

통신 종료를 알림

슬레이브와 마스터 모두 IDLE 상태로 복귀


READ

ADDR의 LSB가 1일때


마스터는 ACK/NACK 신호를 보내 수신 완료를 알림


ACK : 계속 수신 NACK: 수신 종료

START / STOP




ACK / NACK







O DATA 0 / 1 판별



IDLE / HOLD





WRITE - Slave Receiver Mode

<	SLAVE ADDRES	S>		<data (n)=""></data>		<data (n+1)=""></data>	•		<data (n+)<="" th=""><th>X)></th><th></th></data>	X)>	
S	1010101	0	Α	XXXXXXXXX	Α	XXXXXXXXX	Α]	XXXXXXXXXX	Α	Р
A - A P - S	TART cknolwedge	<r w=""></r>	>	SLAVE TO MA	STER	MASTER TO	SI AVE				

READ - Slave Transmiter Mode

<:	SLAVE ADDRES	SS>		<data (n)=""></data>		<data (n+1)=""></data>			<data (n+x)<="" th=""><th>></th><th></th></data>	>	
S	1010101	1	Α	XXXXXXXXX	А	XXXXXXXXX	Α	•••	XXXXXXXXX	Ā	Р
				SLAVE TO MAS	TER	MASTER TO	SI AVE				

S - START

A - Acknolwedge

!A - NOT Acknolwedge

P - STOP

R/W - READ/ WRITE

구현 목표 설정

커스텀 IP 설계한 번에 1 Byte 를 송수신 할 수 있는 I2C 기반 IP 만들기Speed mode는 Standard-mode로 설정


I ² C Mode	Maximum Bit Rate
Standard-mode	100kbps
Fast-mode	400kbps
Fast-mode Plus	1Mbps
High-speed mode	3.4Mbps
Ultra-Fast mode	5Mbps

마스터가 슬레이브에게 SCL 선을 통해100kHz 주기의 클럭을 공급


● 애플리케이션 구현 & 검증

설계한 Master IP를 Vivado IP Integrator를 이용하여 Microblaze SOC에 통합 슬레이브 모듈을 합성한 보드와 물리적 wire 를 연결 하여 통신 환경 구성 vitis tool 을 이용하여 C언어 프로그램을 통한 I2C 송수신 제어


Schematic




WRITE Mode



WRITE Mode




WRITE Mode - SLAVE FSM



WRITE Mode




결과




WRITE Mode





READ Mode 추가 시 고려할 점

현재 설계된 FSM은 SCL 생성을 위해 하나의 STATE를 4개로 나누어 비효율적이다 READ Mode로 확장하게 된다면 고려해야할 STATE가 더욱 늘어나 상태 관리가 어렵고, 디버깅이 난해하다



-> 그렇다면 STATE 를 줄이자! 하지만 어떻게?...


I2C Master 내부에 SCL 을 생성하는 CLOCK Generator 를 구현하여 SCL 생성을 자동화 한다면 STATE를 줄일 수 있다

-> IDLE, HOLD, START, STOP 과 같이 주기적인 SCL(100kHz) 가 필요 없는 경우는?

en를 주어 clock 을 생성/비생성 하자


IDLE, HOLD, START, STOP 에서는 상태 분배를 통해 SCL 을 정의 하자!

READ Mode 추가 시 고려할 점





READ Mode 추가 시 고려할 점


scl en 을 제어하여 외부로 나가는 SCL 정의



READ Mode 추가 시 고려할 점







SDA en 로직을 추가하여 SDA wire 입출력모드 제어

```
assign SCL = scl_en ? gen_scl : internal_scl;
assign SDA = sda_en ? o_data : 1'bz;
```

🧶 결과


```
89 typedef struct{
        volatile uint32_t CR;
        volatile uint32_t DATA;
        volatile uint32 t SR;
12 }I2C_Typedef;
#define I2C_BASEADDR 0x44A00000u

15

#define I2C ((I2C_Typedef *) I2C_BASEADDR)
18 void start_I2C(I2C_Typedef *I2Cx);
19 void stop_I2C(I2C_Typedef *I2Cx);
20 void data_I2C(I2C_Typedef *I2Cx, uint32_t data);
21 void set_I2C(I2C_Typedef *I2Cx);
22 void set en(I2C Typedef *I2Cx);
25 uint32_t is_ready(I2C_Typedef *I2Cx);
26 uint32_t is_txDone(I2C_Typedef *I2Cx);
27
        while(is_ready(I2C) == 0);
        I2C->CR = (1 << 2) | (1 << 0); // start + en
        I2C -> CR &= ~(1<<0);
        while(is_ready(I2C) ==0);
        usleep(1);
        I2C -> DATA = 0xaa;
        I2C->CR = (I2C->CR & ~(1 << 2)) | (1 << 0);
        data_I2C(I2C, 0x01);
        while(is_ready(I2C)==0);
        I2C->CR &= ~(1 << 0);
Launching SystemDebu...ystem: (36%)
```

data I2C(I2C, 0x01);

```
void data_I2C(I2C_Typedef *I2Cx, uint32_t data){
    I2Cx->DATA = data;
}
```






Burst 전송이 가능하게 만들어 볼까? ...

Burst Mode 추가 시 고려할 점


"ACK Signal" 의 중요성




READ 모드에서는 데이터 수신 후 마스터가 슬레이브에게 "ACK"를 전송한다.

- -> 계속 수신한다면 "ACK", 계속 수신을 종료한다면 "NACK"
- -> 슬레이브 입장에서는 NACK를 받으면 STOP signal을 받을 준비를 하고, 마스터 입장에서는 NACK를 보낸 후 STOP signal을 보낸다.
- -> 마스터가 바로 직전에 READ 상태 였다가 HOLD 상태에서 read signal을 받았다면 계속 전송인 경우이고, 슬레이브는 마스터로부터 받은 ACK를 통해 계속 수신함을 판단한다.

READ ASM 수정




WRITE ASM 수정




다음 모드는 HOLD 상태에서의 start, stop, i2c en의 조합으로 결정됨 슬레이브는 어떻게?

WRITE ASM 수정

슬레이브는 write mode 에서 stop signal을 감지하여 stop state로 진입할 수 있도록 퇴출구를 마련




I2C Slave 모듈 수정



SW 입력을 통해 I2C slave의 특정 레지스터 값을 FND 로 확인할 수 있도록 설계

SLAVE



sw 3: slv_reg3

sw2:slv_reg2

sw1: slv_reg1

sw0: slv_reg0

Application 구현

AXI4 I2C Intf Reigster Map


	bits	feature
0x00	[2:0]	CR (start, stop, i2c_en)
0x04	[7:0]	WDATA (tx_data)
0x08	[1:0]	SR(rx_done, tx_done)
0x0c	[7:0]	DATA1
0x10	[7:0]	DATA2
0x14	[7:0]	DATA3
0x18	[7:0]	DATA4

GPIO, FND IP ADD

• up button: data 전송

• down button: data 수신

받은 rx_data를 DATA1,2,3,4 register에 저장하고 SW 입력으로 register 저장 값을 FND로 READ 가능




sw 7: DATA4

sw6: DATA3


sw5: DATA2

sw4: DATA1



트러블 슈팅

SLAVE 주소인 1010101에 접근 후, 0x01을 write(LSB=0) 한후 read하였는데 logic analyzer에서 확인된 값은 0x01이 아닌 0xff



address를 0xab가 아닌 0xaa를 주어야 했고, Master와 Slave 모두 SDA un-enable 될 시 풀업 되어 있어 SDA가 Logic High 된 것임을 확인

고찰

설계도만 보고 완전히 bottom부터 top까지 설계한 경험이 거의 처음이라 막막했지만 하나하나 설계에 성공하다 보니 점점 더 기능 확장에 욕심이 생겨 주어진 시간을 설계에 극한으로 할애했습니다.

WRITE 모드에 성공하다 보니 READ 모드 설계에 욕심이 생겼고 이어 READ 도 성공하니 연속 송수신 기능도 구현하고자하는 욕심이 생겼습니다.

이렇게 연속 송수신 기능까지 구현하고나니

애플리케이션을 어떻게 구현할지에 대한 주체적인 구상을 하게 되었고 덕분에 완전한 bottom level 부터 top level까지의 설계를 경험할 수 있었습니다.

고찰

기능을 확장해 가며 초기 설계 구조를 효율적으로 개선하고

확장된 기능을 유연하게 적용 가능하도록 모듈을 자유롭게 변형하는 능력을 기를 수 있었습니다.

이전까지는 단순 블록 단위의 설계 경험에 머물렀지만

이번 프로젝트를 통해 기능 확장, 시스템 통합, 임베디드 제어까지 경험하며

보다 시스템적인 시야에서 회로를 바라보는 시야를 갖게 되었고

자율적으로 원하는 기능을 설계하고 구현할 수 있다는 자신감을 얻게 되었습니다.

발표 들어주셔서 감사합니다.

부록: UVM GPIO 검증

```
** Report counts by severity
   UVM INFO: 206
  UVM FATAL :
  ** Report counts by id
280 [DRV] 100
   [RNTST]
   [SEQ]
  [TEST DONE]
   [UVM/RELNOTES]
  [UVM/REPORT/CATCHER]
  [UVMTOP]
  $finish called from file "/tools/synopsys/vcs/W-2024.09-SP1/etc/uvm-1.2/base/uvm_root.svh", line 527.
   $finish at simulation time
             VCS Simulation Report
92 Time: 000 ps
  CPU Time:
                                     Data structure size: 0.6Mb
94 Sun May 25 15:18:13 2025
```

```
UVM INFO ./tb/tb gpio.sv(107) @ 8: usm test top ENV.AGENT.MON [MON] Sampled MODER-00
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@GPIO_SEQ [SEQ] MODER=00001010, ODR=00110000
UVM INFO ./tb/tb gpio.sv(75) @ 0: uvm test top.ENV.AGENT.DRV [DRV] Driving MODER=00001010, ODR=00110000
UVM_INFO ./tb/tb_gplo.sv(45) @ 0: uvm_test_top.ENV_AGENT.SQR@GPIO_SEQ [SEQ] MODER=11181181, ODR=18111188
UVM_INFO ./tb/tb_gpio.sv(75) # 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=11101101, ODR=10111100
         ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@GGPIO_SEQ [SEQ] MODER=00000100, ODR=01110010
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER-90000100, ODR-01110010
UVM_INFO ./tb/tb_gpio.sv(45) @ 8: uvm_test_top.ENV.AGENT 50R8@GPIO_SEQ [SEQ] MODER=81118881, CDR=81811888
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=01118801, ODR=01011000
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@@GPIO_SEQ [SEQ] MODER=11011100, ODR=01100000
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=11011100, ODR=011000000
UVM_INFO ./tb/tb gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@@GPIO_SEQ [SEQ] MODER=00000010, ODR=00111011
UVM_INFO ./tb/tb_gpio.sv(75) # 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=00000010, ODR=00111011
UVM_INFO ./tb/tb_gpio.sv(45) @ 8: uvm_test_top.ENV.AGENT.5QR@@GPIO_SEQ [SEQ] MODER=11881110, ODR=18181881
         ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=11001110, ODR=10101001
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@@GPIO_SEQ [SEQ] MODER=01001001, ODR=11000110
UVM INFO ./tb/tb gpio.sv(75) @ 0: uvm test top.ENV.AGENT.DRV [DRV] Driving MODER=01001001, ODR=11000110
UVM_INFO ./tb/tb_gpio.sv(45) @ 8: uvm_test_top.ENV.AGENT.5QR@@GPIO_SEQ [SEQ] MODER=80191111, ODR=89181181
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER-00101111, ODR-00101101
         ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@@GPIO_SEQ [SEQ] MODER=01010000, ODR=01010100
UVM_INFO ./tb/tb gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DHV [DRV] Driving MODER=01010000, ODR=01010100
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQN@@GPIO_SEQ [SEQ] MODER=11001001, ODR=10000010
DVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER-11001001, ODR-10000010
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQN@@GPIO_SEQ [SEQ] MODER-01010111, ODR-01010100
         ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=01010111, ODR=01010100
UVM INFO ./tb/tb gpio.sv(45) @ 0: uvm test top.ENV.AGENT.50N@9GPIO 5E0 [SEQ] MODER=80110180, ODR=01001111
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=00110100, ODR=01001111
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.5QR@@GPIO_SEQ [SEQ] MODER=01101110, 0DR=11000011
         ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER-01101110, ODR-11000011
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.EMV.AGENT.SQR@@GPIO_SEQ [SEQ] MODER=00001101, ODR=01111011
DVM INFO ./tb/tb gpio.sv(75) @ 0: uvm_test top.ENV.AGENT.DRV [DRV] Driving MODER=08001101, ODR=01111011
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.5QN@@GPTO_SEQ [SEQ] MODER=11000000, CDR=01001110
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=11000000, ODR=01001110
          /tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@@GPIO_SEQ [SEQ] MODER=10001111, 00R=00100101
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_text_top.ENV.AGENT.DRV [DRV] Driving MODER=10001111, ODR=00100101
DVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@GPIO_SEQ [SEQ] MODER=11101110, ODR=01000101
UVM_INFO ./tb/tb_gpio.sv(75) @ 8: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=11181118, ODR=81898181
         ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.5QR@GGPIO_SEQ [SEQ] MODER=10100000, 0DR=11001010
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=10100000, ODR=11001010
UVM INFO ./tb/tb epio.sv(45) @ 0: uvm test too.ENV.AGENT.SOR@GGPIO.SEO [SEO] MCDER=10110010. ODR=11000001
UVM_INFO ./tb/tb_gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.ORV [DRV] Driving MODER-10118010, ODR-11080801
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQR@GPIO_SEQ [SEQ] MODER=00111000, ODR=11001010
         ./tb/tb_gpio.sv(75) @ 8: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER-80111800, ODR-11801010
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGENT.SQN@@GPIO_SEQ [SEQ] MODER=10018011, 0DR=01011100
UVM_INFO ./tb/tb gpio.sv(75) @ 0: uvm_test_top.ENV.AGENT.ORV [DRV] Driving MODER=10010011, ODR=010111100
UVM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top.ENV.AGEN7.SQR@@GPIO_SEQ [SEQ] MODER=01010010, ODR=01111001
UVM_INFO ./tb/tb_gpio.sv(75) @ 8: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER-818180818, ODR-81111801
UNM_INFO ./tb/tb_gpio.sv(45) @ 0: uvm_test_top_ENV.AGENT.SQR@@GPIO_SEQ [SEQ] MODER=01011010, ODR=10011010
UVM_INFO ./tb/tb_gpio.sv(75) @ 8: uvm_test_top.ENV.AGENT.DRV [DRV] Driving MODER=01011810, ODR=10811010
```