
## **BIL331 FINAL PROJE RAPORU**

# 1.Giriş

### 1.1



## 1.2

## Single Cycle DataPath'e Giren Bir Instruction'ın Geçtiği Yollar :

Datapath'e gelecek olan instruction input olarak instruction.mem isimli dosyadan okunur. Bunu gerçekleştirmek için program counter devreye girer. Program counter'ın değerine göre instruction getirilir.

Okunan 32 bitlik instruction, instruction memory modülünde parçalara ayrılır. Bu parçalama işlemi instructionun tipine göre değişir. 3 tip instructionu farklı şekillerde parçaladım. Aşağıda 32 biti parçalara ayrılmış şekilde şematize ettim.

#### *R-type instructions*

31-26	25-21	20-16	15-11	10-6	5-0
Opcode	Rs	Rt	Rd	Shift	function
				amount	

#### *I-type instructions*

31-26 25-21		20-16	15-0	
Opcode	Register s	Register t	Immediate	

#### J-type instructions

31-26	25-0		
Opcode	Target address		

Parse edilen rt ,rd ve rs'in 5 bitlik adresleri register modülüne input olarak gönderilir. Register modülü rs, rt ve rd 'in contentini registers.mem isimli dosyadan okuyarak bulur. Bunlar daha sonra aluya input olarak gönderilir. Alu control unitten gelen değerlere bakarak registers contentlerini kullanarak işlemini gerçekleştirir. R-type instructionlarının memory bloğuyla işleri yok. Memory bloğunda store instructionlar ve load instructionları kullanılır. Gelen sinyaller ve register tiplerine göre gerekli hesaplamlar alu tarafından yapılıp gerek memorye gerek registera yazılır. Jump instructionlarında da memory ve register ile işlem yapılmaz sadece program counterin değeri güncellenir.

### 1.3

Single cycle datapathde bulunan tüm modülleri yazdım ve bu modüllerin testbenchlerini yazarak test ettim. Clock kullanmada sıkıntı yaşadığım için instructionların hesaplanmasında sorunlar çıkabiliyor. Bunu düzeltmeye vakit bulamadım.

### 2.Method

### mips core.v:

module mips\_core(input clock) → input olarak clock alır.

Clock sinyalinin değişimine göre instructionları alır.

Başlangıçta program counter sıfıra set edilir. Ardından instruction methodundan gelen instruction ile instrcution parser işlemi gerçekleşir. Diğer tüm methodlar burada çağrılır.

Bu modül top modüldür ayrıca.

Mips\_core'un testbecnch'inde de instruction sayisi \*2 kadar clock yazılıp method test edilir.

# mips registers.v:

module mips registers

(read\_data\_1 → output olarak rs'in contentini döndürür read\_data\_2 → output olarak rt'in contentini döndürür write\_data → registera yazılacak olan data input olarak gelir read\_reg\_1 → 5 bitlik rs'in adresini getiren input read\_reg\_2 → 5 bitlik rt'in adresini getiren input write\_reg → registera yazılacak olan datanın adresi signal\_reg\_write → control unit tarafından üretilen sinyal

clk ) → yazma ve okuma işlemlerinin senkronize bir şekilde gerçekleşmesine yardımcı olur.

Registers.mem isimli dosya okunarak rs ve rt'İn contentleri elde edilir. Aynı zamanda registera yazma işlemi gerçekleştiğinde de write\_datayı registera yazar.

Mips\_registers\_testbench'de test edilip registers yazıldığı görülmüştür.

## mips instr mem.v:

module mips\_instr\_mem

(instruction → 32 bitlik output olarak instruction çevirir program\_counter → 32 bitlik input olarak gelir

İnput olarak aldığı program counterin gösterdiği instrucition memorydeki instructionu getirip instruction isimli outputa atar.

Mips\_inst\_mem\_testbenchde de test edilip instructionları instruction.mem isimli file okuduğu görülmüştür.

### Alu.v:

module alu

(zero → sonuç 0 ise 0 output olarak çıkar

ALU\_result → control sinyallerine göre gerekli işlemleri yapıp alu resulta yüklenir.

read\_data\_1→ rs contenti 32 bit input

read\_data\_2→ rt contenti 32 bit input


shamt → shift amount r type instrucionlarda kullanılan input

ALU\_control → control unit tarafından üretilen kontrol sinyali olan input.

Gerekli işlemleri yapıp alu resulta atar. Eger alu resultumuz 0 ise sifir registeri outputumuz olur.

Alu testbenchde test edilip işlemleri doğru yaptığı görülmüştür.

## Control unit.v:



```
module control unit
(output RegDst → sonucun hangi registera yazılacağını söyler (rt veya
rd)
output Branch → branch yapılıp yapılamayacağını söyler
output MemRead → register okuma yapılıp yapılamayacağı söyler
 output MemtoReg → memoryeden registera data aktarılırsa 1 olur
output [2:0] ALUOp, → bu output alu control'a input olarak gider
output MemWrite \rightarrow memorye yazma yapılacaksa 1 olur (store ins.)
 output ALUSrc → sign extend veya rt secilir
output RegWrite → registera yazma yapılacaksa 1 olur (load ins.)
output jump, //jump
output bne, //brach not equal
 output jal, //jump and link
 output lui,
 output lbu,
output lhu,
output sb,
 output sh,
 input [5:0] opcode \rightarrow instruction[31:26]
```

#### Gökçe DEMİR 141044067

Operation	RegDst	RegWrite	ALUSrc	ALUOp	MemWrite	MemRead	MemToReg
add	1	1	0	010	0	0	0
sub	1	1	0	110	0	0	0
and	1	1	0	000	0	0	0
or	1	1	0	001	0	0	0
slt	1	1	0	111	0	0	0
lw	0	1	1	010	0	1	1
sw	Х	0	1	010	1	0	Х
beq	X	0	0	110	0	0	X

Burada ki sinyaller uygulanmıştır.

testbenchde test edilip çalıştığı gözükmüştür.

# <u>Alu\_control\_unit.v:</u>

module alu\_control\_unit(

ALU control-- > 3 bit control singal

ALUOp → 3 bit

funct) → //6-bit funciton field

#### 3 .RESULT:

### Mips testbench result

```
Loading work.mips_data_mem
dd wave -position insertpoint \
:im:/mips testbench/clock
SIM 18> step -current
Instruction: 00000010000100011001000000100010, PC:
                                                   17, regWrite signal:1, RD adress: 18, RD:4294967295 mem address: 4294967295, ALU REsult= 4294967295
Instruction: 0000000111101110001110000100000, PC:
                                          96, RT:
                                                   12, regWrite_signal:1, RD_adress: 7, RD:
                                                                              113 mem address:
                                                                                            113, ALU REsult=
                                                                                                          113
                                  1 RS:
: Instruction: 00000010000011110100000000100000, PC:
                                                                                             33, ALU_REsult=
                                  2 RS:
                                          16, RT:
                                                   96, regWrite_signal:1, RD_adress: 8, RD:
                                                                               33 mem_address:
                                                                                                          33
: Instruction: 00000010000100011001000000100000, PC:
                                          16, RT:
                                                   17, regWrite_signal:1, RD_adress: 18, RD:
                                                                               33 mem_address:
                                                                                             33, ALU_REsult=
                                                                                                          33
                                  3 RS:
36, ALU_REsult=
: Instruction: 00100010011100110000000000000001, PC:
                                  4 RS:
                                          19, RT:
                                                   19, regWrite_signal:1, RD_adress: 0, RD:
                                                                               36 mem_address:
                                                                                                           36
: Instruction: 0000001010010101010100000101010, PC:
                                  5 RS:
                                          20, RT:
                                                   21, regWrite signal:1, RD adress: 11, RD:
                                                                                0 mem address:
                                                                                             0, ALU REsult=
6 RS:
                                          22, RT:
                                                   32, regWrite signal:1, RD adress: 0, RD:
                                                                                5 mem address:
                                                                                             5, ALU REsult=
                                                                                                           5
* Instruction: 1000110010101110000000000001010, PC:
                                  7 RS:
                                          5, RT:
                                                  113, regWrite signal:1, RD adress: 0, RD:
                                                                               15 mem address:
                                                                                             15, ALU REsult=
                                                                                                          15
* Instruction: 10101101110110000000000000001101, PC:
                                  8 RS:
                                          12, RT:
                                                   24, regWrite_signal:0, RD_adress: 0, RD:
                                                                               22 mem_address:
                                                                                             22, ALU_REsult=
                                                                                                          22
Instruction: 00000010000100011001000000100000, PC:
                                                                                             33, ALU_REsult=
                                          16, RT:
                                                   17, regWrite_signal:1, RD_adress: 18, RD:
                                                                               33 mem_address:
                                                                                                          33
                                  9 RS:
```