

Programmable Logic Devices

Bazı Temel Mantık Tanımları

- Bileşik Mantık Logic
 - Saat sinyalinin bağımsız çalışan mantık devresi yolu.
 - Veriler girişlerden çıkışlara doğru akar.
 - Devre gecikmelerine bağlıdır.
 - Örneğin:
 - VE-DEĞİL, VE, VEYA-DEĞİL, VEYA, DEĞİL, TOPLAYICILAR, vb.
 - Yukarıdaki mantığın herhangi bir kombinasyonu
- Ardışıl Mantık
 - Saat sinyaliyle çalışan mantık devreleri
 - Latches ve/veya Kaydediciler (Flip-Flop)
 - Veriler yalnızca saatin belirli aşamalarında geçerlidir.
 - Tipik olarak kenar verilerin iletilmesi için tetiklendi
 - Negatif - Kenar
 - Pozitif - Kenar
 - Örnekler:
 - RS Flip-Flop, JK Flip-Flop, D Flip-Flop, T Flip-Flop
 - Finite State Machine (FSM)
 - Pipelined Microprocessor CPU
 - Saat sinyaliyle çalışan kaydediciler arasına serpiştirilmiş bileşik mantık blokları


Bellekle İlgili Bazı Temel Tanımlar

- RAM = Random Access Memory
 - SRAM (Static Random Access Memory)
 - DC ile çalışan cihaz, güç açık olduğu sürece verileri korur.
 - Geçici
 - Yüksek performans
 - Pahalı
 - cache (L1 ve L2) hafızalarında kullanılır.
 - DRAM (Dynamic Random Access Memory)
 - Periyodik olarak (örneğin her 128 ms'de bir) veya daha az periyotta taranmalı
 - Geçici
 - Orta performans
 - Ucuz
 - Ana hafıza olarak kullanılır
- Manyetik Depolama (Sanal Bellek olarak da adlandırılır)
 - Kısmen seri erişim
 - Enerji yokken verileri muhafaza eder.
 - Düşük performans
 - Çok ucuz
 - Disk sürücüler ve toplu depolama aygıtları için kullanılır.

Tanımlar

- Programmable Logic Device (PLD):
 - Field Programmable Logic Device (FPLD)
 - Kullanıcı tarafından farklı dijital donanımları uygulamak üzere yapılandırılabilen entegre.

Array Logic




Combine the AND and OR logic

$$P = A \cdot B \cdot C \cdot D + A \cdot B \cdot C \cdot D + A \cdot B \cdot C \cdot D + A \cdot B \cdot C \cdot D$$

A Fuse Programmed Logic Array


Program the logic
Short all transistors with fuses.
Remove shorts from transistors
needed for the AND terms.




$$P = A \cdot B + B \cdot C + C \cdot D + A \cdot D$$

Fuse Programming


Start with all transistors shorted.




Zap the short where you
want a transistor



Leave a working
transistor




Programmable Logic Array (PLA)




Two outputs M and N
 Can implement two Σ of Π functions
 with 4 inputs which includes x and $\bar{x}$
 and with 4 product terms, P1, P2, P3 and P4.

Use the simple symbol for logic design



Symbolic PLA

Programming the PLA



AND Plane


Blow fuses for letters you want in the AND term

OR Plane

Blow fuses to remove unwanted ORs

Symbolic PLA

Put an $\times$ where you want a connection



Programmable Logic Devices

- PLD (Genel)
 - Üretildikten sonra mantık fonksiyonunun programlanabildiği bir entegre
 - Bazı durumlarda, tasarımda bir hata tespit edilirse yeniden programlanabilir.
- PLA (programmable logic array)
 - Piyasaya sürülen ilk PLD
 - Kullanıcı tarafından programlanabilir bağlantılara sahip iki seviyeli VE/VEYA dizi yapısı
- PAL (programmable array logic)
 - PLA'dan sonra piyasaya çıktı. 's
 - Düşük maliyetli
 - Bazen kısaca PLD olarak adlandırılır.
- ROM (read-only memory)
 - Başlangıçta hiç de programlanabilir bir cihaz olarak düşünülmemişti; sadece makineye özgü bilgileri, örneğin kontrol deposu işlemini saklamak için bir bellek olarak tasarlanmıştı.
- CPLD (complex programmable logic device)
 - Çip üzerinde programlanabilir ara bağlantılara sahip, bir çip üzerinde bulunan PLD'lerden oluşan bir koleksiyon.
- FPGA (field programmable gate array)
 - CPLD ile aynı zamanda geliştirilen bir yapı
 - Programlanabilir X/Y ara bağlantısına sahip çok sayıda temel mantık bloğu (basit kapılar).

ROM, PLA, PAL birbirine oldukça benzer:

- Hepsinde cihaz girişlerini bir dizi AND kapısına bağlayan bağlantı matrisi vardır.
- Hepsinin bir çıkış bağlantı matrisi vardır; bu matris, AND kapılarının çıkışlarını, cihazın çıkışlarını süren OR kapılarının girişlerine bağlar.

PLD

- İlk üç kategori arasındaki farklar şunlardır:
 - ROM'da giriş bağlantı matrisi sabit olarak kodlanmıştır. Kullanıcı çıkış bağlantı matrisini değiştirebilir.
 - PAL/GAL'de çıkış bağlantı matrisi sabit olarak kodlanmıştır. Kullanıcı giriş bağlantı matrisini değiştirebilir.
 - PLA'da kullanıcı hem giriş bağlantı matrisini hem de çıkış bağlantı matrisini değiştirebilir.

Device	AND-array	OR-array
PROM	Fixed	Programmable
PLA	Programmable	Programmable
PAL	Programmable	Fixed
GAL	Programmable	Fixed


PLD'lerin Amacı

- Kullanıcının tek bir cihaz üzerinde karmaşık dijital mantık tasarımlarını uygulamasına olanak tanır.
- Silinebilir ve yeni bir tasarımla yeniden programlanabilir.

PLD'lerin Avantajları

- Programlanabilirlik
- Tekrar programlanabilirlik
 - PLD'ler devre kartından çıkarılmadan yeniden programlanabilir.
- Düşük tasarım maliyeti
- Anında donanım uygulaması

PLD Türleri



PLD Türleri

- SPLDs (Simple Programmable Logic Devices)
 - ROM (Read-Only Memory)
 - PLA (Programmable Logic Array)
 - PAL (Programmable Array Logic)
 - GAL (Generic Array Logic)
- HCPLD (High Capacity Programmable Logic Device)
 - CPLD (Complex Programmable Logic Device)
 - FPGA (Field-Programmable Gate Array)


SPLDs

- ROM'da giriş bağlantı matrisi sabitlenmiş ve kullanıcı yalnızca çıkış bağlantı matrisini değiştirebilir.
- PAL ve GAL'da çıkış bağlantı matrisi de sabit kodlanmıştır ve kullanıcı giriş bağlantı matrisini değiştirebilir.
- PLA'da kullanıcı hem giriş bağlantı matrisini hem de çıkış bağlantı matrisini değiştirebilir.

HCPLDs


- CPLD (Complex Programmable Logic Device)
 - Karmaşıklık derecesi bakımından PAL'ler ve FPGA'lar arasında yer alır.
 - Ucuz
- FPGA (Field-Programmable Gate Array)
 - Gerçekten paralel tasarım ve çalışma
 - Hızlı tasarım
 - Programlanabilir giriş/çıkış bloklarıyla çevrili mantık hücreleri dizisi.

General structure of PLDs.




Programmable Logic Organization

- Birden fazla VE/VEYA kapısından (veya NOR, NAND) oluşan önceden üretilmiş yapı bloğu.
- Kapılar arasındaki bağlantıları kurarak veya kopararak "kişiselleştirme" sağlanır.



Programmable Array Block Diagram for Sum of Products Form

- **PLD as a Black Box**




Temel Programlanabilir Mantık Organizasyonları

- Hangi AND/OR mantık dizisinin programlanabilir olduğuna bağlı olarak, üç temel organizasyonumuz vardır.


ORGANİZASYON	AND ARRAY	OR ARRAY
PAL	PROG.	FIXED
PROM	FIXED	PROG.
PLA	PROG.	PROG.

Sigortaları patlatarak programlama











(a)

(a) Programlamadan Önce




(b)


(b) Programlamadan Sonra



AND - PLD Notation




AND gate before programming




AND gate after programming

OR - PLD Notation



OR gate before programming



OR gate after programming

Memory and Programmable Logic


Hafıza

- Random Access Memory (RAM)
 - Seri Erişim Belleğinin (örneğin Manyetik Bant) aksine
 - Static Random Access Memory (SRAM)
 - Vdd uygulandığı sürece veriler saklanır.
 - Hücre başına 6 transistör
 - Hızlı
 - Dynamic Random Access Memory (DRAM)
 - Periyodik olarak yenilenmesi gerekir.
 - Daha küçük (1 veya 3 transistörle uygulanabilir)
 - Yavaş
 - Okunabilir ve yazılabilir.
 - Genellikle bayt düzeyinde adreslenebilir.
- Read-Only Memory (ROM)

ROM Types

- Mask programmable ROM
 - Üretim sırasında programlanan sigortalar
- Programmable ROM (PROM)
 - Sigortaların atması veya "yanması" yoluyla programlanan 0'lar.
- Erasable PROM (EPROM)
 - UV ışığıyla silinen programlama
- Electrically erasable PROM (EEPROM)
 - Programlam elektriksel olarak silinir.

Belleğin Blok Diyagramı



- Örnek: 2MB hafıza
 - $N = 8$ (because of byte-addressability)
 - $K = 21$ (1 word = 8-bit)


Bellek Tanımı

- Bir belleğin kapasitesi şu şekilde tanımlanır:
 - # adres x Word boyutu
 - Örnekler:

Memory	# of addr	# of data lines	# of addr lines	# of total bytes
1M x 8	1,048,576	8	20	1 MB
2M x 4	2,097,152	4	21	1 MB
1K x 4	1024	4	10	512 B
4M x 32	4,194,304	32	22	16 MB
16K x 64	16,384	64	14	128 KB


Belleğe Nasıl Erişilir?

4x8 Memory




Belleğe Nasıl Erişilir?

4x8 Memory





Access address = 0x1

2 Dekoder Kullanan




Tristate Buffer




- İletim Kapısına benzer
- Sinyali yükseltebilir.
- Genellikle sinyal iletimi için kullanılır, örneğin otobüs.

Çift yönlü Tri-state Buffer Kullanımı




Read/Write Memory

8x4 Memory




Read/Write Memory

8x4 Memory



Hiyerarşik Hafıza Oluşturma


- 1Mx4 bellek yongası kullanarak 1Mx8 tasarımı.



Hiyerarşik Hafıza Oluşturma


- 1Mx4 bellek yongası kullanarak 2Mx4 tasarımı.

Note that 1-to-2 decoder is the wire itself (or use an inverter)




Hiyerarşik Hafıza Oluşturma

- 1Mx4 bellek yongası kullanarak 2Mx8 tasarımı.




Read Only Memory (ROM)


- "Kalıcı" bilgi depolar
- Non-volatile memory olarak bilinir.
 - Cihazı kapatmak, depolanan bilgileri silmez.




ROMs



32x8 ROM




ROM'larda Mantık Uygulaması



32x8 ROM'un Programlanması

A4	A3	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	1	1	0	0	0	1	0	1
0	0	0	0	1	1	0	0	0	1	0	1	1
0	0	0	1	0	1	0	1	1	0	0	0	0
...	...	...	...	...	...	...	...	...	...	...	...	...
1	1	1	0	1	0	0	0	1	0	0	0	0
1	1	1	1	0	0	1	0	1	0	1	1	0
1	1	1	1	1	1	1	1	0	0	0	0	1



Örnek: Lookup Table

- ROM kullanarak $F(X) = X^2$ için kare şeklinde bir arama tablosu tasarlayın.


X	$F(X)=X^2$
0	0
1	1
2	4
3	9
4	16
5	25
6	36
7	49



X	$F(X)=X^2$
000	000000
001	000001
010	000100
011	001001
100	010000
101	011001
110	100100
111	110001


ROM kullanarak $F(x)$ fonksiyonu

X	$F(X)=X^2$
000	000000
001	000001
010	000100
011	001001
100	010000
101	011001
110	100100
111	110001




ROM kullanarak $F(x)$ fonksiyonu

X	$F(X)=X^2$
000	000000
001	000001
010	000100
011	001001
100	010000
101	011001
110	100100
111	110001




ROM kullanarak $F(x)$ fonksiyonu

X	$F(X)=X^2$
000	000000
001	000001
010	000100
011	001001
100	010000
101	011001
110	100100
111	110001




ROM kullanarak $F(x)$ fonksiyonu

X	$F(X)=X^2$
000	000000
001	000001
010	000100
011	001001
100	010000
101	011001
110	100100
111	110001



PROM Notasyonu




Mantık tasarımı için PROM kullanımı

x_2	x_1	x_0	f_1	f_2
0	0	0	1	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	0
1	0	0	0	1
1	0	1	1	0
1	1	0	0	1
1	1	1	1	0

(a)

(a) Doğruluk Tablosu.




(b)

b) PROM uygulaması.

- Programmable Array Logic (PAL)


- Ayrıca SOP biçiminde devreleri uygulamak için de kullanılır.
- VE düzlemindeki bağlantılar programlanabilir.
- Ameliyathane düzlemindeki bağlantılar programlanabilir DEĞİLDİR.




- Örnek PAL Şeması

$$f_1 = x_1x_2x_3' + x_1'x_2x_3$$

$$f_2 = x_1'x_2' + x_1x_2x_3$$



Basit, dört girişli, üç çıkışlı bir PAL cihazı.



PAL Mantık Uygulaması

Programmed PAL:

Minimized Functions:


$$W = A + B D + B C$$

$$X = B \bar{C}$$

$$Y = B + C$$

$$Z = \bar{A} \bar{B} \bar{C} D + B C D + A D + B \bar{C} D$$

4 product terms per each OR gate



PAL Mantık Uygulaması

Design Example: BCD to Gray Code Converter

K-maps

Truth Table

A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	1	1	1	0
0	1	1	0	1	0	1	0
0	1	1	1	1	0	1	1
1	0	0	0	1	0	0	1
1	0	0	1	1	0	0	0
1	0	1	0	X	X	X	X
1	0	1	1	X	X	X	X
1	1	0	0	X	X	X	X
1	1	0	1	X	X	X	X
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X


Minimized Functions:

$$W = A + B D + B C$$


$$X = B \bar{C}$$

$$Y = \underline{B} + \underline{C}$$


$$Z = \underline{A} \underline{B} \underline{C} \underline{D} + B C D + A D + B \bar{C} D$$




K-map for W



K-map for X




K-map for Y





K-map for Z

PAL Cihaz Tasarımı Örneği



PAL cihazı kullanarak iki işlemin gerçekleştirilmesine bir örnek.

Boolean fonksiyonları. (a) Karnaugh maps. (b) Uygulaması.



PAL 16V8 OLMC

Yapılandırma Modları

Basit mod (bileşik çıkış)

- Bileşik çıkış

- Geri beslemeli bileşik çıkış

- Özel giriş

Karmaşık mod

- Geri-beslemeli bileşik mantık çıkışı

- Başka bir OLMC'den gelen kombinasyonel girdi


Kayıtlı mod: Aktif (düşük, yüksek): Q' , giriş olarak geri bildirimdir (özel bir giriş yok)

- Programmable Logic Array (PLA)


- SOP biçiminde devreleri uygulamak için kullanılır.

- VE düzlemindeki bağlantılar programlanabilir.

- Ameliyathane düzlemindeki bağlantılar programlanabilir.



- PLA'nın Şematik Gösterimi



x, programlamadan sonra
yerinde kalan bağlantıları
gösterir.

- PLA'ların Sınırlamaları

- PLA'lar çeşitli boyutlarda bulunur.

- Tipik boyut 16 giriş, 32 ürün terimi, 8 çıkıştır.

- Her bir AND kapısının büyük bir giriş sayısı vardır.

- Bu, bir PLA'da sağlanabilecek giriş sayısını sınırlar.

- Kombinasyon Kısıtı: 16 girişli bir sistemde aslında 2^{16} kadar olası girdi kombinasyonu vardır; ancak tipik bir PLA'da sadece 32 AND kapısı olduğu için bunlardan yalnızca 32 tanesi aynı anda tanımlanabilir.

- Hız ve Gecikme: 32 farklı AND teriminin bulunması, OR kapıları için de büyük bir giriş yükü (fan-in) oluşturur.

- Verimlilik: Bu yapısal karmaşıklık, PLA'ları bazı alternatif mantık devrelerine göre daha yavaş ve biraz daha pahalı hale getirir.

- 8 Çıkış → (minterm) ortaklaşa kullanılabilir.

PLA Mantık Uygulaması

Key to Success: Shared Product Terms

Equations

Example:

$$\begin{aligned}F_0 &= A + \bar{B} \bar{C} \\F_1 &= A \bar{C} + A B \\F_2 &= \bar{B} \bar{C} + A B \\F_3 &= \bar{B} C + A\end{aligned}$$

Personality Matrix

Product term	Inputs			Outputs			
	A	B	C	F ₀	F ₁	F ₂	F ₃
AB	1	1	-	0	①	①	0
$\bar{B} C$	-	0	1	0	0	0	1
$A \bar{C}$	1	-	0	0	1	0	0
$\bar{B} \bar{C}$	-	0	0	①	0	①	0
A	1	-	-	①	0	0	①

Reuse of terms

Input Side:


1 = asserted in term
0 = negated in term
- = does not participate

Output Side:

1 = term connected to output
0 = no connection to output


PLA Mantık Uygulaması

Example Continued - Unprogrammed device



PLA Mantık Uygulaması

*Example Continued -
Programmed part*



Not: Bazı dizi yapıları, bağlantıları koparmak yerine kurarak çalışır.

PLA Mantık Uygulaması

Alternative representation


Short-hand notation
so we don't have to
draw all the wires!

X at junction indicates
a connection

Notation for implementing

$$F0 = A B + A \bar{B}$$

$$F1 = C \bar{D} + C D$$



PLA Mantık Uygulaması

Design Example

Multiple functions of A, B, C

$$F1 = A B C$$


$$F2 = A + B + C$$

$$F3 = \overline{A B C}$$

$$F4 = \overline{A + B + C}$$






$$F5 = A \oplus B \oplus C$$

$$F6 = \overline{A \oplus B \oplus C}$$




PLA Mantık Uygulaması


Another Example: Magnitude Comparator



Programmable Logic Array (PLA)



Example using PLA



PAL & PLA Karşılaştırması

- PAL'ler, PLA'larla aynı sınırlamalara sahiptir (izin verilen AND terimlerinin sayısı azdır) ve ayrıca PLA'lardan daha az esnekliğe sahip sabit bir OR düzlemine sahiptirler.
- PAL'ler daha basit üretime sahip, daha ucuz ve daha hızlıdır (daha iyi performans gösterir).
- PAL'lerde ayrıca her bir OR kapısının çıkışına bağlı ek devreler de bulunur.
 - VEYA kapısı ve bu devre yapısına **macrocell** denir.

FPGA AND CPLD


1. FPGA - Field-Programmable Gate Array.
2. CPLD - Complex Programmable Logic Device
3. FPGA ve CPLD, gelişmiş bir PLD'dir.
4. Binlerce kapıyı desteklerken, PLD yalnızca yüzlerce kapıyı desteklemektedir.

CPLD and FPGA₁


- Complex Programmable Logic Device (CPLD)
 - Programlanabilir ara bağlantı yapısına sahip birden fazla PLD (örneğin PAL'ler, PLA'lar).
 - Altera tarafından piyasaya sürülmüştür.
- Field-Programmable Gate Array (FPGA)
 - Geniş dağıtılmış ara bağlantı yapısına sahip yüksek mantık kapasitesi
 - Daha dar kapsamlı mantık kaynakları sunar.
 - CPLD, çok sayıda girişe (VE düzlemlerine) sahip mantık kaynakları sunar.
 - CPLD'ye kıyasla daha yüksek oranda flip-flop/mantık kaynağı sunar.
- HCPLD (High Capacity PLD) terimi genellikle hem CPLD hem de FPGA'yı ifade etmek için kullanılır.

Programmable Logic Devices: CPLD & FPGA

- Karmaşık Programlanabilir Mantık Cihazı (CPLD): aşağıdaki (a)'ya bakınız.
 - Günümüzdeki CPLD'lerin çoğu, programlanabilir ara bağlantı ile birbirine bağlanmış, bir çip üzerinde bulunan PLD'lerin bir koleksiyonundan ibarettir.
- Field Programmable Gate Array (FPGA): (b)
 - FPGA'lar, X ve Y kablolama kanallarıyla birbirine bağlanan temel mantık bloklarından oluşur.



(a)



(b)

□ = logic block


CPLD

1. CPLD'nin karmaşıklığı FPGA ve PLD arasındadır.
2. CPLD, yaygın PLD'de yer almaktadır:
 - i. Kalıcı yapılandırma belleği, harici bir yapılandırma PROM'una ihtiyaç duymaz.
 - ii. Yönlendirme kısıtlamaları. Büyük ve çok katmanlı mantık devreleri için uygun değildir.
3. CPLD, yaygın FPGA'larda yer almaktadır:
 - i. Çok sayıda kapı mevcuttur.
 - ii. Karmaşık geri bildirim yolları içerebilir.
4. CPLD başvurusu:
 - i. Adres kodlaması
 - ii. Yüksek performanslı kontrol mantığı
 - iii. Karmaşık sonlu durum makineleri


Complex Programmable Logic Devices

- Karmaşık PLD'ler tipik olarak PAL kombinasyonel mantığını FF'lerle birleştirir.
 - Mantıksal bloklar halinde düzenlenmiştir.
 - Sabit VEYA dizi boyutu
 - Kombinasyonel veya kayıtlı çıktı
 - Bazı pinler yalnızca giriş amaçlıdır.
- Genellikle basit sayaçlar, durum makineleri, kod çözücüler vb. için yeterli mantık sağlar.

CPLD Yapısı




CPLD Yapısı



Programlanabilir ara bağlantılara sahip tek bir çip üzerinde PLD'lerden oluşan bir koleksiyon.

CPLD Mimarisi




LAB – Logic Array Block / uses PALs

PIA – Programmable Interconnect Array

- CPLD Programlama

- CPLD'lerin çok sayıda pini vardır; büyük olanlarında 200'den fazla pin bulunur.
 - CPLD'yi PCB'den pinleri kırmadan çıkarmak zordur.
 - CPLD'yi programlamak için (sistem programlamasında) ISP'yi kullanın.
 - CPLD'yi bilgisayara bağlamak için JTAG (Joint Test Action Group) portu kullanılır.




• Example CPLD

– Fonksiyonu uygulamak için bir CPLD kullanımı

$$f = x_1x_3x_6' + x_1x_4x_5x_6' + x_2x_3x_7 + x_2x_4x_5x_7$$

(from interconnection wires)



FPGA?

- Programlanabilir mantığın ortaya çıkmasından önce, özel mantık devreleri standart bileşenler kullanılarak kart seviyesinde veya pahalı, uygulamaya özel (özel) entegre devrelerde kapı seviyesinde oluşturuluyordu.
- FPGA, standart bileşenler olarak düşünülebilecek birçok (64 ila 10.000'den fazla) özdeş mantık hücresi içeren bir entegredir. Her mantık hücresi, sınırlı sayıda işlevden herhangi birini bağımsız olarak üstlenebilir.
- Bireysel hücreler, teller ve programlanabilir anahtarlardan oluşan bir matris ile birbirine bağlanır. Kullanıcının tasarımı, her hücre için basit bir mantık fonksiyonu belirterek ve bağlantı matrisindeki anahtarları seçici olarak kapatarak uygulanır.
- Mantık hücreleri ve ara bağlantı elemanlarından oluşan dizi, mantık devreleri için temel yapı taşlarının bir yapısını oluşturur. İstenen devreyi oluşturmak için bu temel blokların birleştirilmesiyle yaratılır.

Field Programmable Gate Arrays (FPGAs)


- FPGA'lar, CPLD'lere göre çok daha fazla mantık devresine sahiptir.
 - 2K to >10M eşdeğer kapı
 - Farklı bir mimari gerektirir.
 - FPGAs RAM veya Flash tabanlı olabilir
 - RAM FPGA'lar, cihaz açıldığında programlanmalıdır.
 - Programlama verileri için harici belleğe ihtiyaç duyulmaktadır.
 - Dinamik olarak yeniden yapılandırılabilir.
 - Flash FPGA'lar program verilerini kalıcı bellekte saklar.
 - Yeniden programlama daha zordur.
 - Güç kapalıyken yapılandırmayı korur.

FPGA Yapısı




- 2 boyutlu dizilimde tipik organizasyon
 - Yapılandırılabilir mantık blokları (CLB'ler) işlevsel mantık içerir (PAL22V10'a benzer olabilir).
 - Bileşik fonksiyonlar + FF'ler
 - Karmaşıklık cihaza göre değişir.
 - CLB ara bağlantısı ya yereldir ya da uzun hatlıdır.
 - CLB'lerin yerel komşularla bağlantıları vardır.
 - Uzun mesafeli taşımacılıkta kullanılan yatay ve dikey kanallar.
 - Kanal kesişimlerinde anahtar matrisi bulunur.
 - JOB'lar (Giriş/Çıkış mantık blokları) pinlere bağlanır.
 - Genellikle blok içinde bazı ek Kombinasyonel Mantık/FF bulunur.

Field-Programmable Gate Arrays Yapısı


- Mantık blokları
 - Kombinasyonel ve sıralı mantığı uygulamak için
- Ara bağlantı
 - Giriş ve çıkışları mantık bloklarına bağlamak için kullanılan kablolar.
- I/O blokları
 - Cihazın çevresinde harici bağlantılar için özel mantık blokları



FPGA Mimarisi



FPGA Yapısı



FPGA

- FPGA uygulamaları:
 - i. DSP (Digital Signal Processing)
 - ii. Yazılım tanımlı radyo
 - iii. Havacılık ve Uzay
 - iv. Savunma Sanayi
 - v. ASIC Prototip Üretimi
 - vi. Tıbbi Görüntüleme
 - vii. Bilgisayar görü
 - viii. Konuşma Tanıma
 - ix. Kriptografi
 - x. Biyoinformatik

"Field Programmable" anlamı nedir?

- Alan Programlanabilir (FPGA) terimi, FPGA'nın işlevinin cihaz üreticisi tarafından değil, kullanıcının programı tarafından tanımlandığı anlamına gelir.
- Tipik bir entegre devre, üretim sırasında tanımlanan belirli bir işlevi yerine getirir. Buna karşılık, FPGA'nın işlevi, cihaz üreticisi dışında biri tarafından yazılan bir program tarafından tanımlanır.
- Kullanılan cihaza bağlı olarak, program ya devre kartı montaj sürecinin bir parçası olarak kalıcı veya yarı kalıcı olarak "yazılır" ya da cihaz her açıldığında harici bir bellekten yüklenir.
- Bu kullanıcı programlanabilirliği, kullanıcıya uygulamaya özel entegre devrelerle ilişkili yüksek mühendislik maliyetleri olmadan karmaşık entegre tasarımlara erişim imkanı sağlar.


FPGA programları nasıl oluşturulur?

- Birçok anahtar bağlantısını ve hücre mantık fonksiyonunu ayrı ayrı tanımlamak oldukça zorlu bir görev olurdu.
- Bu işlem özel bir yazılım tarafından gerçekleştirilir. Yazılım, kullanıcının şematik diyagramlarını veya metinsel donanım tanımlama dili kodunu çevirir, ardından çevrilmiş tasarımı yerleştirir ve yönlendirir.
- Yazılım paketlerinin çoğunda, kullanıcının cihazın performansını ve kullanımını iyileştirmek için uygulama, yerleştirme ve yönlendirme üzerinde etkide bulunmasına olanak tanıyan mekanizmalar bulunur.
- Daha karmaşık fonksiyon makrolarının (örneğin toplayıcılar) kütüphaneleri, hız veya alan açısından optimize edilmiş ortak devreler sağlayarak tasarım sürecini daha da basitleştirir.

- **FPGA**

- SPLD'ler ve CPLD'ler nispeten küçük boyutludur ve basit mantık devreleri için kullanışlıdır.
 - Yaklaşık 20000 kapıya kadar olabilir.
- Alan Programlanabilir Kapı Dizileri (FPGA) daha büyük devreleri işleyebilir.
 - VE/VEYA alanı yok
 - Mantık blokları, giriş/çıkış blokları, ara bağlantı kabloları ve anahtarları sağlar.
 - Mantık blokları işlevsellik sağlar.
 - Ara bağlantı anahtarları, mantık bloklarının birbirine ve giriş/çıkış pinlerine bağlanmasına olanak tanır.

- FPGA Yapısı




- LUTs

- Mantık blokları bir arama tablosu kullanılarak uygulanır. (LUT)

- Az sayıda giriş, bir çıkış
 - İstenilen değerlerle yüklenebilen depolama hücreleri içerir.

- A 2 input LUT uses 3 MUXes
İstenilen herhangi bir fonksiyon
değişkenini uygulamak için 2
değişkenin




- Örnek: 2 girişli LUT

x_1	x_2	f
0	0	1
0	1	0
1	0	0
1	1	1

$f = x_1'x_2' + x_1x_2$, or using Shannon's expansion:


$$f = x_1'(x_2') + x_1(x_2)$$

$$= x_1'(x_2'(1) + x_2(0)) + x_1(x_2'(0) + x_2(1))$$



- 3 Girişli LUT

- 7 2x1 MUXes ve 8 adet depolama hücresi gereklidir.
- Ticari LUT'lar 4-5 girişe ve 16-32 depolama hücresine sahiptir.



- FPGA Programlama
 - ISP yöntemi kullanılıyor.
 - LUT'ler uçucu depolama hücreleri içerir.
 - Diğer PLD teknolojilerinin hiçbiri uçucu değildir.
 - FPGA depolama hücreleri, güç ilk verildiğinde bir PROM aracılığıyla yüklenir.
 - The UP2 Education Board by Altera contains a JTAG port, a MAX 7000 CPLD, and a FLEX 10K FPGA
 - The MAX 7000 CPLD chip is EPM7128SLC84-7
 - EPM7 → MAX 7000 family; 128 macrocells; LC84 → 84 pin PLCC package; 7 → speed grade


- Örnek FPGA

- f fonksiyonunu uygulamak için 2 girişli LUT'ye sahip FPGA kullanımı.

$$f = x_1x_2 + x_2'x_3$$

- $f_1 = x_1x_2$
 - $f_2 = x_2'x_3$
 - $f = f_1 + f_2$

Example FPGA



- Başka bir FPGA örneği

- f fonksiyonunu uygulamak için 2 girişli LUT'ye sahip bir FPGA kullanın.

$$f = x_1x_3x_6' + x_1x_4x_5x_6' + x_2x_3x_7 + x_2x_4x_5x_7$$

- Fan-in of expression is too large for FPGA (this was simple to do in a CPLD)


- Factor f to get sub-expressions with max fan-in = 2

$$\begin{aligned} - f &= x_1x_6'(x_3 + x_4x_5) + x_2x_7(x_3 + x_4x_5) \\ &= (x_1x_6' + x_2x_7)(x_3 + x_4x_5) \end{aligned}$$

- Could use Shannon's expansion instead
 - Goal is to build expressions out of 2-input LUTs

- FPGA Implementation

$$f = (x_1x_6' + x_2x_7)(x_3 + x_4x_5)$$



- Özel Çipler

- PLD'lerin sınırlamaları programlanabilir anahtar sayısıyla ilgilidir.

- Yer kaplar
 - Hızı azaltın


- Özel çipler sıfırdan oluşturulur.

- Masraflı: Yüksek hız gerektiğinde, yüksek satış hacmi beklendiğinde ve çip boyutu küçük ancak yüksek geçit yoğunluğuna sahip olduğunda kullanılır.
 - ASIC'ler (Uygulamaya Özel Entegre Devreler), tasarım maliyetlerini düşürmek için standart bir hücre düzeni kullanan özel çiplerdir.

Standart Hücreler

- Standart Hücreler
 - Mantık kapılarının sıraları, yönlendirme kanallarındaki tellerle birbirine bağlanabilir.
 - Tasarımcılar (CAD araçları aracılığıyla) bir kütüphaneden önceden üretilmiş kapıları seçer ve bunları sıralar halinde yerleştirirler.
 - Bağlantılar, yönlendirme kanallarındaki teller aracılığıyla yapılır.
 - Kısa devreleri önlemek için birden fazla katman kullanılabilir.
 - Katmanlar arasındaki sabit bağlantıya via denir.


Standart Hücreler



- Örnek: Standart Hücreler

- $f_1 = x_1x_2 + x_1'x_2'x_3 + x_1x_3'$


- $f_2 = x_1x_2 + x_1'x_2'x_3 + x_1x_3$



Sea of Gates Gate Array


- Sea of Gates Gate Array
 - Bir "Kapı Denizi" kapı dizisi, tüm kapıların aynı tipte olması dışında standart bir hücreye benzer.
 - Ara bağlantılar kanallar halinde ve birden fazla katman kullanılarak gerçekleştirilir.
 - Düzenlilik nedeniyle üretimi daha ucuzdur.

Sea of Gates Gate Array



Example: Sea of Gates

$$- f_1 = x_2x_3' + x_1x_3$$



Mantık hücresi ne işe yarar?

- Mantık hücresi mimarisi, farklı cihaz aileleri arasında değişiklik gösterir.
- Her bir mantık hücresi, kullanıcı programında belirtilen bir Boolean mantık fonksiyonuna göre birkaç ikili girişi (genellikle 3 ile 10 arasında) bir veya iki çıkışla birleştirir.
- Çoğu ailede, kullanıcının hücrenin kombinasyonel çıkışını kaydetme seçeneği de vardır, böylece saatli mantık kolayca uygulanabilir.
- Hücrenin kombinasyonel mantığı, fiziksel olarak küçük bir döngüsel tablo belleği (LUT) veya bir dizi çoklayıcı ve kapı olarak uygulanabilir.
- LUT cihazları, yayılım gecikmesi pahasına, çoklayıcı hücrelere kıyasla biraz daha esnek olma ve hücre başına daha fazla giriş sağlama eğilimindedir.