





EOB127 Sayısal Elektronik

Bileşik Mantık Devreleri (Combinational Logic Circuits)


Öğr. Gör. Gökhan MANAV

Uygulama Yazılımı	
İşletim Sistemleri	
Mimariler	
Mikromimariler	
Mantık	
Sayısal Devreler	
Analog Devreler	
Devre Elemanları	
Fizik	

Giriş

* Sayısal elektronik, ayırık değişkenleri işleyen bir devredir.







Bileşik Mantık ve Ardışıl Devreler

- * Sayısal elektronik devrelerini bileşik mantık (combinational) ve ardışıl devreler (sequential) olmak üzere ikiye ayırabiliriz.**
- * Bileşik mantık devreleri, girişe bağlı çıkış değeri üretir.**
- * Ardışıl mantık devreleri bileşik mantık devrelerinden farklı olarak hafıza barındırır ve bir sonraki çıkış mevcut durum ve girişe bağlı olarak değişir. Ardışıl devreleri Bahar dönemindeki Sayısal Tasarım dersinde işleyeceğiz.**

Bileşik Mantık Devreleri




$$Y = F(A, B) = A + B$$




$$S = A \oplus B \oplus C_{in}$$
$$C_{out} = AB + AC_{in} + BC_{in}$$

Ders kapsamında bileşik mantık devreleri
tasarımına odaklanacağız



(a)



(b)

Önemli

Sınırlamaları net bir şekilde belirlenmiş küçük bileşik mantık devre elemanlarından, işlemci gibi büyük bir sayısal devre inşa edebiliriz.

devrelerin fonksiyonel

Boolean Cebri

- * Boolean eşitlikleri sadece DOĞRU veya YANLIŞ değerini alabilen değişkenlerden oluşur. Haliyle sayısal elektronik devrelerini tanımlamak için oldukça uygundur.
- * AND (VE), OR (VEYA), NOT (DEĞİL) temel boolean operatörleridir.
- * Bu operatörlerin işlem önceliklerinin yüksekten düşüğe göre sıralanmış şekli: NOT, OR, AND şeklindedir.

Boolean Cebrinin Aksiyomları

Axiom		Dual		Name
A1	$B = 0 \text{ if } B \neq 1$	A1'	$B = 1 \text{ if } B \neq 0$	Binary field
A2	$\bar{0} = 1$	A2'	$\bar{1} = 0$	NOT
A3	$0 \bullet 0 = 0$	A3'	$1 + 1 = 1$	AND/OR
A4	$1 \bullet 1 = 1$	A4'	$0 + 0 = 0$	AND/OR
A5	$0 \bullet 1 = 1 \bullet 0 = 0$	A5'	$1 + 0 = 0 + 1 = 1$	AND/OR

Tek Değişken İçin


	Theorem		Dual	Name
T1	$B \bullet 1 = B$	T1'	$B + 0 = B$	Birim Eleman
T2	$B \bullet 0 = 0$	T2'	$B + 1 = 1$	Etkisiz Eleman
T3	$B \bullet B = B$	T3'	$B + B = B$	Eş güçlü
T4		$\overline{\overline{B}} = B$		Eş değerlilik
T5	$B \bullet \overline{B} = 0$	T5'	$B + \overline{B} = 1$	Tamamlayıcılık

Birden Fazla Değişken İçin

Theorem		Dual		Name
T6	$B \bullet C = C \bullet B$	T6'	$B + C = C + B$	Değişme
T7	$(B \bullet C) \bullet D = B \bullet (C \bullet D)$	T7'	$(B + C) + D = B + (C + D)$	Birleşme
T8	$(B \bullet C) + (B \bullet D) = B \bullet (C + D)$	T8'	$(B + C) \bullet (B + D) = B + (C \bullet D)$	Dağılma
T9	$B \bullet (B + C) = B$	T9'	$B + (B \bullet C) = B$	Yutma
T10	$(B \bullet C) + (B \bullet \overline{C}) = B$	T10'	$(B + C) \bullet (B + \overline{C}) = B$	Bileşim
T11	$(B \bullet C) + (\overline{B} \bullet D) + (C \bullet D)$ $= B \bullet C + \overline{B} \bullet D$	T11'	$(B + C) \bullet (\overline{B} + D) \bullet (C + D)$ $= (B + C) \bullet (\overline{B} + D)$	Konsensüs
T12	$\overline{B_0 \bullet B_1 \bullet B_2 \dots}$ $= (\overline{B_0} + \overline{B_1} + \overline{B_2} \dots)$	T12'	$\overline{B_0 + B_1 + B_2 \dots}$ $= (\overline{B_0} \bullet \overline{B_1} \bullet \overline{B_2} \dots)$	De Morgan

Teoremin doğruluğunu tablo yöntemi ile ispatlayalım.



NAND



$$Y = \overline{AB} = \overline{A} + \overline{B}$$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

NOR



$$Y = \overline{A+B} = \overline{A} \overline{B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

Minterm (Miniterim) ve Maxterm (Maksiterim)

- Sayısal bir devrenin çıkışı 1 ya da 0 olabilir. Eğer doğruluk tablosundaki tüm 1'leri oluşturursak, çıkışın 1 olmadığı durum da çıkış 0 olacağı için tüm durumları oluşturmuş oluruz. Benzer durum tasarımın çıkışın 0 olduğu durumlara göre yapılmasında da vardır.

Eğer tasarım çıkışın 1 olduğu durumlara göre yapılıyorsa bu yaklaşıma Minterm (Miniterim) denir.

Eğer tasarım çıkışın 0 olduğu durumlara göre yapılacaksa bu yaklaşıma da Maxterm (Maksiterim) denir.

Sadeleştirme

Boolean teoremleri sayesinde çıkan mantık ifadelerini daha

Örnek Tasarım

a) Bileşik mantık devresini miniterime göre tasarlayalım:

<i>A</i>	<i>B</i>	<i>Y</i>
0	0	0
0	1	0
1	0	1
1	1	1

b) Bileşik mantık devresini maksiterime göre tasarlayalım:

De Morgan Kullanarak Miniterim ve Maksiterim Dönüşümleri

De Morgan Kullanarak Miniterim ve Maksiterim Dönüşümleri

A	B	Y	$\bar{Y}$
0	0	0	1
0	1	0	1
1	0	1	0
1	1	1	0

$$\bar{Y} = \bar{A} \bar{B} + \bar{A} B$$

$$\bar{\bar{Y}} = Y = \overline{\bar{A} \bar{B} + \bar{A} B} = (\overline{\bar{A} \bar{B}})(\overline{\bar{A} B}) = (A + B)(A + \bar{B})$$

bu yaklaşıma Minterm (Miniterim) denir.

Eğer tasarım çıkışın 0 olduğu durumlara göre yapılacaksa bu yaklaşıma da Maxterm (Maksiterim) denir.

Sadeleştirme

Boolean teoremleri sayesinde çıkan mantık ifadelerini daha sade hale getirebiliriz. Böylece daha az devre elemanı ile aynı şekilde çalışan mantık devrelerini tasarlayabiliriz.

Örnek:


$$\overline{A}\overline{B}\overline{C} + A\overline{B}\overline{C} + A\overline{B}C.$$

en sade halini boolean cebrini kullanarak bulalım.


Step	Equation	Justification
	$\overline{A} \overline{B} \overline{C} + A \overline{B} \overline{C} + A \overline{B} C$	
1	$\overline{A} \overline{B} \overline{C} + A \overline{B} \overline{C} + A \overline{B} \overline{C} + A \overline{B} C$	T3: Idempotency
2	$\overline{B} \overline{C}(\overline{A} + A) + A \overline{B}(\overline{C} + C)$	T8: Distributivity
3	$\overline{B} \overline{C}(1) + A \overline{B}(1)$	T5: Complements
4	$\overline{B} \overline{C} + A \overline{B}$	T1: Identity

Mantık Devresinin Kurulumu


$$Y = \overline{A} \overline{B} \overline{C} + A \overline{B} \overline{C} + A \overline{B} C$$




$$Y = \overline{B} \overline{C} + A \overline{B}$$



$$Y = \overline{A} \overline{B} \overline{C} + A \overline{B} \overline{C} + A \overline{B} C$$



$$Y = \overline{B} \overline{C} + A \overline{B}$$



Uygulama: Logisim Similasyonu

Uygulama saatinde logisim programı tanıtılacak ve tasarımlarınızın doğruluğunu nasıl test edebileceğiniz anlatılacaktır.