
Presentación *Práctica 1*


Arquitectura de Computadores

3º de grado en Ingeniería Informática y 3º de doble grado en Ing. Informática y Matemáticas

MIPS uniciclo



Diseño jerárquico



Unidad de control

- Genera las señales de control desde el código de operación de la instrucción
 - MemToReg
 - MemWrite
 - Branch/Jump
 - AluCtrl
 - RegDst
 - RegWrite
 - AluOP

Banco de registros

- 32 registros
- Lectura asíncrona
- Escritura síncrona
 - Flanco de bajada
 - El resto de registros del procesador en flanco de subida
- Registro 0
 - Siempre vale 0
 - Escrituras sin efecto

ALU (Arithmetic Logic Unit)

- Debe ser capaz de ejecutar el conjunto de instrucciones que se implementarán
- Las señales de control las general el bloque con binacional "ALU CONTROL"

MIPS uniciclo (ARQ 2016/2017)

OPCode	Nombre	Descripción	Operación
000000	R-Type	Instrucciones con formato R-Type	Varias. Se verán en la siguiente tabla
000010	j	Salto incondicional	PC = JTA
000011	jal	Salto a Subrutina	\$ra = PC+4; PC = JTA
000100	beq	Bifurca si igual (Z = 1)	Si ([rs] == [rt]); PC =BTA
000101	bne	Bifurca si NO igual (Z = 0)	Si ([rs] /= [rt]); PC =BTA
001000	addi	Suma con dato inmediato	[rt] = [rs] + SigImm
001100	andi	AND con dato inmediato	[rt] = [rs] & Zerolmm
001101	ori	OR con dato inmediato	[rt] = [rs] Zerolmm
100011	lw	Lee una palabra de memoria	MEM ([rs]+SigImm) => [rt]
101011	sw	Escribe una palabra en memoria	$[rt] \Rightarrow MEM ([rs]+SigImm)$
001010	slti	Set on less than (inmediato)	[rs]<[lnm] ? [rt]=1 : [rt]=0
001111	lui	Load Upper immediate	[rt] =[inm] * 2 ¹⁶
0x0000000	Nop	No hace nada. El PC siguiente debe ser PC+4	
		R-TYPE (Ordenadas por Funct)	
Funct	Nombre	Descripción	Operación
000100	sllv	Despl. Lógico Izquierda Variable	[rd] = [rt] << [rs] _{4:0}
001000	j r	Salta al valor dado por un registro	PC = [rs]
100110	xor	Función XOR	[rd] = [rs] XOR [rt]
100000	add	Sumar	[rd] = [rs] + [rt]
100010	sub	Restar	[rd] = [rs] - [rs]
100100	and	Función AND	[rd] = [rs] & [rt]
100101	or	Función OR	[rd] = [rs] [rt]
101010	slt	Set on less than	[rs]<[rt] ? [rd]=1 : [rd]=0


MIPS uniciclo. Reset

- EC (1ro): Reset activo en 0 (activo bajo)
- ARQO: Reset activo en 1 (activo alto)


Simulación: generar instrucciones y datos



Simulación



Simulación



Consejos de desarrollo

- EDITOR: Xilinx ISE
 - Check syntax
 - Detección de errores de VHDL
 - Synthetize
 - Detección de errores "HW" (latches, ...)
- Simulador: Mentor ModelSIM
 - Integrado en Xilinx ISE
 - File -> Save -> wave.do
 - File -> Load -> wave.do
 - Permite guardar el formato de vuestra simulación
 - » Agrupaciones, formatos de representación, colores,

. . .

Consejos antes de empezar

- Leer el guion completo de la práctica
- 2. Mirar en el libro de la teoría el sistema a implementar
- 3. Preguntar al profesor lo que no quede claro




Presentación *Práctica 1*2^{do} ejercicio


Arquitectura de Computadores

Microprocesador segmentado

MIPS uniciclo. Otra visión




Segmentación. Reutilizar recursos




Segmentación 5 etapas del MIPS

- Etapa IF (*Instruction Fetch*): Captura de instrucción.
- Etapa ID (Instruction Decode): Decodificación de instrucción.
- Etapa EX (*Execute*): Ejecución de instrucción (ALU) o cálculo de dirección para lw y sw.
- Etapa MEM (*Memory*): Lectura o escritura en memoria.
- Etapa WB (Write Back): Escritura en banco de registros

Segmentación en MIPS



Segmentación en MIPS



Vista simplificada de la segmentación en 5 etapas

Separando etapas: crear registros


```
process(clk,reset)
                                              ¡Proceso
                                              síncrono!
begin
    if reset = '1' then
        pcmas4 ID <= (others=>'0');
                                            Inicialización
       intruccion ID <= (others=>'0');
    elsif rising_edge(clk) then
        pcmas4_ID <= pcmas4_IF;
                                            Propagación de valores
        instrucción_ID <= instrucción_IF;
    end if;
end process;
```

Separando etapas: crear registros con habilitación

```
process(clk,reset)
begin
   if reset = '1' then
       pcmas4 ID \le (others = >'0');
       intruccion ID <= (others=>'0');
   elsif rising_edge(clk) and enable IF ID='1' hen
       pcmas4 ID <= pcmas4 IF;
       instrucción ID <= instrucción IF;
   end if;
end process;
enable IF ID <= '1';
```

En P1 nunca se para el pipeline, pero será necesario en P2

Segmentación en MIPS. Otra visión



Recomendaciones



- Documentar el código y usar nombres de señales descriptivos. Mejor seguir nomenclatura del libro
- 2. Hacer checkeos sintácticos y síntesis antes de simular. Si lo que habéis descripto no puede transformarse en HW difícilmente funcionará
- 3. Simular y entender que se está simulando
- 4. Este diseño es la base para la práctica 2. Asegurarse que realmente funciona.
- Preguntar al profesor lo que no quede claro (para eso está allí)