# 基于 Yosys 零点六九的 PMUX 结构优化器

选题二技术文档　数据分支嵌套优化版


## 摘要

本作品基于官方 Yosys 0.69+286，在 RTLIL 层实现可从脚本及 Tcl 调用的 pmux_opt 命令。算法以保持 PMUX 四态行为为约束，执行零选择臂清理、相同数据位列共享、译码分支成对排序，并对满足完整单消费连接等保护的嵌套默认分支和数据分支进行合并。新数据分支规则以窄 PMUX 生成控制信号，避免普通布尔门替换改变未知值或高阻行为；优化版统一配置官方 ABC 的 F4c 映射脚本。对两批九个官方用例，LUT 与取反单元的逐例下降比例平均为 14.0805%，资源总数 2389 降至 2115，单例无反增且 DFF 与 IO 不变。九对 ABC 后网表在披露的归一化策略下全部通过真实 EQY；新规则实际 C++四态回归及扩展结构检查通过。预先安排的三批完整性能复测均通过，按答疑复核后的最差时间增幅 3.3286%、内存增幅 1.0768%。本文说明实现、验证范围及复现方法，结果为本地公开用例验证。


## 第一部分　作品概述

### 1.1 功能与特性

作品在 Yosys 框架内识别 PMUX 结构并重构选择逻辑，以减少官方后续映射的逻辑单元数。输入为标准 Verilog 和默认参数，输出为 RTLIL 及器件映射网表。所有结构规则仅依据连接、位宽、选择事实和扇出条件，不按用例名称特判；条件不满足时保留原结构，不新增寄存器。交付同时提供同源原版与优化版、源码与补丁、九例输入、官方工具来源、复验入口和原始证据。

### 1.2 应用领域

适用于 FPGA 控制通路中由 case 语句、译码和条件选择形成的并行多路选择结构，覆盖嵌套默认分支、嵌套数据分支及混合组合逻辑。作品为 PC 端 EDA 软件。本次遵循公开用例的 Cyclone IV 综合与 LUT 评价口径，赛题目标器件作

为应用背景；不将逻辑资源下降等同于物理面积、时序或功耗改善，也不宣称完成目标板卡的布局布线和上板验证。

### 1.3 主要技术特点

以固定官方 simlib 单元模型为四态依据；清理仅删除明确为 0 的选择臂，单臂仍保留 PMUX；共享需默认数据及全部分支逐位相同；排序同步排列数据和选择。嵌套合并采用窄 PMUX 门控并检查完整连接、单消费、臂数及迭代预算。无 PMUX 模块提前结束分析。全例使用同一套为官方 ABC 配置的固定脚本，保持原有 pass 次序，未增加 ABC 后自研 LUT 改写。

### 1.4 主要性能指标

基线 0.69+286；九例平均资源下降 14.0805%，总量下降 11.4692%，无单例反增；EQY 9/9；三批复核后各例时间及内存相对增幅均≤5%。52 次候选原始测量的最大墙钟 0.554715 秒、最大主进程峰值 24.402MiB，低于 60 秒与 2GB 限制。

### 1.5 主要创新点

①以明确的四态语义和连接条件组织多种通用 PMUX 规则。②使用窄 PMUX 控制合并受限默认分支与数据分支，新数据分支规则经同源码开关消融净减 96 个单元。③把统一官方映射、真实 EQY 和哈希追溯整合为可复验工程，不把官方工具功能计作自研实现。

### 1.6 设计流程

固定官方源码与九例输入，建立同编译条件基线；分析四态与连接边界，实现通用结构规则；统一 ABC 映射；验证 ABC 后面积、真实 EQY 及补充结构回归；预先固定三批性能方案，保留初测与复核原始样本；冻结源码、程序和证据后整理交付。

# 第二部分　系统组成及功能说明

## 2.1 整体介绍

系统包括官方 Yosys 前端与综合流程、自研 PMUX 变换、官方 ABC 映射，以及验证测量工具。原版与优化版固定同一源码提交、编译条件和 ABC 文件，共同保留 Windows Tcl 兼容补丁。两版仅在自研 pass 及其统一映射配置上形成比较差异。[3][4]





图 1　同源原版与优化版的比较流程

## 2.2 硬件系统介绍

### 2.2.1 硬件整体介绍

本作品运行在 Windows x64 计算机，处理对象是电路网表。运行内存及耗时由真实进程采集；没有新增板卡或外部仪器。

### 2.2.2 机械设计介绍

本软件作品无机械结构，此项不适用。

### 2.2.3 电路模块介绍

PMUX 的默认数据 A 与输出 Y 宽度为 W，选择 S 有 K 位，多臂数据 B 宽度为 W×K。自研 pass 处理组合选择结构，不直接改写寄存器、时钟、复位及顶层接口。九个官方用例映射后的 DFF 与 IO 数量逐例保持不变。

## 2.3 软件系统介绍

### 2.3.1 软件整体介绍

pmux_opt 在 synth_intel 的 peepopt、opt_clean 之后、cmp2lut 之前执行。正式默认调用如下；算法保护条件不满足时保留原结构。

```
pmux_opt -order-decode -flatten-fallback -uniform-abc -flatten-data-arm
```

优化版对全部用例为官方 ABC 统一配置以下脚本。{W}、{D}、{R}是 Yosys 按配置替换的占位符；-F 4 表示一次&if 中的面积流恢复迭代参数，不是调用四次 ABC。调用者显式设置的脚本优先。

```
&dch -f -r; &if {W} {D} {R} -a -v -F 4 -c; &mfs
```




图 2　正式默认算法的执行顺序

### 2.3.2 软件各模块介绍

| 模块 | 输入 | 职责 |
| --- | --- | --- |
| 命令及综合接入 | 设计、参数、选区 | 注册自研 pass 并接入原综合流程 |

| 模块 | 输入 | 职责 |
| --- | --- | --- |
| 基础规则 | A/B/S/Y 及信号别名 | 零臂清理、译码排序、完全同列共享 |
| 默认分支合并 | 默认输入中的嵌套 PMUX | 以窄 PMUX 门控内层选择后合并 |
| 数据分支合并 | 某个 B 臂中的嵌套 PMUX | 生成默认命中及门控向量后合并 |
| 官方映射与 EQY | 真实网表及工具 | 官方 ABC 映射；EQY 调度 SAT 归纳 |
| 复验与证据 | 输入、源码及程序哈希 | 面积、效率、原始日志与中文报告 |

数据分支合并只接受完整、同顺序、单消费总线，要求内外单元都在当前处理选区。位宽须满足成本条件，合并臂数和每模块迭代次数受上限约束；共享、切片、重排或顶层输出消费等情况予以保护。辅助门仍为 PMUX，以保留 X 选择、多选及 Z 数据传播。详见配套设计文档的语义推导。





图 3　新增数据分支嵌套合并规则

## 第三部分　完成情况及性能参数

### 3.1 整体介绍

已完成官方 0.69 基线上的源码集成、通用算法、Windows 运行依赖配置、九例面积与 EQY、三批完整效率测量和实际 C++四态检查。所有结果绑定候选

程序及核心源码 SHA256。官方组件、共同兼容补丁、自研算法与测试脚本分别记录来源。

### 3.2 工程成果

#### 3.2.1 机械成果与电路实物成果

作品交付软件代码和可复验网表，无新增机械实物或 PCB；电路成果由实际综合输出及资源统计体现。

#### 3.2.2 软件成果

代码包提供完整开发源码、独立补丁、原版与优化版运行目录、官方九例、正式工具依赖及来源、统一验收入口和原始证据。采用实际工具退出码、EQY 状态与 PASS 文件共同判定，不用自制脚本替代官方求解器。程序依赖 DLL 与 Tcl 标准库须随运行目录保留。

### 3.3 特性成果

面积在 ABC 之后、最终 map_cells 之前，以 LUT 加取反单元统计；本批九例的取反单元数均为 0。逐例下降百分比取算术平均，与总量下降比例分别报告。[1][2]

| 用例 | 原版资源 | 优化资源 | 下降比例 |
|---|---|---|---|
| rar_test1 | 288 | 288 | 0.00% |
| rar_test2 | 25 | 15 | 40.00% |
| rar_test3 | 12 | 12 | 0.00% |
| rar_test4 | 31 | 24 | 22.58% |
| zip_case01 | 405 | 348 | 14.07% |
| zip_case02 | 446 | 400 | 10.31% |
| zip_case03 | 401 | 370 | 7.73% |
| zip_case04 | 371 | 292 | 21.29% |
| zip_case05 | 410 | 366 | 10.73% |

逐例平均下降 14.0805%，超过 10%技术目标；九例总量 2389→2115，下降 11.4692%。相对此前冻结版 2240 个单元，再减少 125 个。全部用例无 LUT 反增，DFF 与顶层端口不变。RAR1 与 RAR3 仍无资源下降，平均收益尚未达到 20%面积满分档。





图 4　九个官方用例的真实资源数量

同一 PMUX 源码、同一 ABC 配置下，关闭新数据分支规则得到 2211 个单元，开启后为 2115 个，净减 96 个。该消融仅改变 synth_intel 调用中的一个规则开关；不把全部面积收益归功于新规则。

EQY 验证实际 ABC 后网表，受限 dffeas 按官方映射逆适配，执行 opt_clean 与 setundef -zero -init 并保留明确初值；官方 EQY 调度 Yosys SAT 时间归纳，九例全部 PASS。该证明受所披露输入归一化边界约束，不等于未经归一化的全四态或 RTL 到最终器件全链路证明。[3][6][7]

新数据分支规则由最终 C++程序执行，323840 次严格四态向量比较及 17 项保护、开关和幂等检查通过。扩展集含多层、共享、扇出与部分选区等结构，18 项结构检查通过，15 个普通结构的 12800 输出向量、111104 位比较零错误。旧版 45 组三方仿真不计入本版成绩。

性能预先固定三批，全部按同一规则执行：原版嵌套用例预热 10 次后，九例依次先原版、后优化版；短例任一指标初测增幅超过 5%时另取 5 对新样本，

两版分别求均值再计算比值。保留全部初测和复核，不挑最好批次。墙钟覆盖完整 Yosys 流程并包含 ABC 等待；内存为 Yosys 主进程历史峰值。[2]

| 预定批次 | 最大时间增幅 | 最大内存增幅 | 复核例数 | 达标例数 |
|---|---|---|---|---|
| 第 1 批 | +3.31%<br>rar_test4 | +1.08%<br>rar_test2 | 3 | 9/9 |
| 第 2 批 | +1.90%<br>rar_test1 | +0.55%<br>zip_case02 | 1 | 9/9 |
| 第 3 批 | +3.33%<br>zip_case01 | +0.37%<br>zip_case02 | 1 | 9/9 |

三批复核后各例时间和内存相对增幅均≤5%。最差时间增幅为第 3 批 zip_case01 的 3.3286%，最差内存增幅为第 1 批 rar_test2 的 1.0768%。全部 52 次候选原始样本中，最大墙钟 0.554715 秒、最大主进程峰值 24.402MiB，满足 60 秒和 2GB 绝对约束。不能把复核后结论写成每次初测都≤5%。

5%是效率满分的相对条件，不是参赛资格淘汰线；超过 5%但未超过 15%按规则扣分，具体函数未公布，任一项超过 15%则效率项为零。[1][2] 本地三批通过不能保证所有机器或未来样本固定达到相同比例，亦不代表组委会已完成验收。

# 第四部分　总结

## 4.1 可扩展之处

继续研究 RAR1、RAR3 及未命中新数据分支成本条件的嵌套结构，改进通用表示与成本模型。保持四态语义、寄存器和接口约束，每个候选都重新测量九例面积、正式 EQY 与完整效率。当前 14.0805%的平均收益仍有提升至 20%面积满分档的空间；千节点附近补充集只验证独立 pass 处理，不冒充全流程效率成绩。

## 4.2 心得体会

本项目表明，结构变换必须同时满足语义、映射和工程复验三个条件。PMUX 的未知选择、多选和高阻数据不能仅用二态直觉处理，因此新规则使用 PMUX 生

成控制并列出明确拒绝条件。局部结构简化也不保证最终 LUT 下降，完整索引候选虽通过四态检查，却使 RAR1 资源反增，因而未进入正式默认流程。采用同源码开关消融可以区分新规则与统一 ABC 配置的贡献。工程上，编译对象缓存、DLL 和 Tcl 路径、计时截面及原始记录都会影响结论，必须把源码、二进制、输入和工具逐项绑定。本轮保留失败方案与全部性能初测，通过完整复核形成新版本交付，后续改进继续以新的真实证据为准。

## 第五部分　参考文献

[1] 全国大学生嵌入式芯片与系统设计竞赛. 2026 FPGA 赛道选题指南（中科亿海微）：选题二——多路选择器 PMUX 结构优化[Z]. 2026: 4–5. 赛事 PDF 原件随代码提交。

[2] FPGA 创新大赛问题汇总[Z]. 最新所用文件“FPGA 创新大赛问题汇总 (1).xlsx”，Sheet1!C25、C67、B105/C105、C130、C132、C147、C150–C151、C162、C164–C167；原件随代码提交。

[3] YosysHQ. Yosys 官方源代码[CP/OL]. 提交 37f25dae90177888ac89573be92c3826da71f26e[2026-11-04]. 相关文件：techlibs/common/simlib.v、techlibs/intel/synth_intel.cc、techlibs/intel/common/ff_map.v。https://github.com/YosysHQ/yosys/tree/37f25dae90177888ac89573be92c3826da71f26e

[4] WOLF C, GLASER J. Yosys - A Free Verilog Synthesis Suite[C]//Austrochip Workshop on Microelectronics 2013. 2013: 47–52. https://yosyshq.net/yosys/files/yosys-austrochip2013.pdf

[5] BRAYTON R, MISHCHENKO A. ABC: An Academic Industrial-Strength Verification Tool[C]//Computer Aided Verification. LNCS 6174. Springer, 2010: 24–40. DOI: 10.1007/978-3-642-14295-6_5. 实际 ABC 取自 Yosys 官方子模块[2026-11-04]：https://github.com/YosysHQ/abc/tree/6c5104934c90eb3cdef9ea063318f7588908a185

[6] YosysHQ. EQY Strategies[EB/OL].[2026-11-04]. https://yosyshq.readthedocs.io/projects/eqy/en/latest/strategies.html

[7] YosysHQ. Equivalence and X-Propagation[EB/OL].[2026-11-04]. https://yosyshq.readthedocs.io/projects/eqy/en/latest/xprop.html

[8] YosysHQ. OSS CAD Suite: Release 2026-10-13[CP/OL]. 2026-10-13[2026-11-04]. Windows x64 工具来源与哈希见随包依赖清单。 https://github.com/YosysHQ/oss-cad-suite-build/releases/tag/2026-10-13

[9] 本项目. B 臂 F4c 版本原始测试记录[Z]. 2026-11-04. 随代码提交的未公开工程资料，含面积、EQY、三批性能与四态验证原始证据及哈希。

# PMUX 结构优化器设计文档

Yosys 零点六九　数据分支嵌套优化版

本文面向代码审查与复现，说明正式版本的算法原理、整体架构、模块接口、复杂度保护及测试方案。该版本在官方 0.69 基线上加入通用 PMUX 变换，并统一配置官方 ABC；公开九例平均面积收益 14.0805%，真实 EQY 9/9，预先安排的三批性能复测均达到答疑所述相对与绝对条件。所有结论限于本文列明的输入、工具及验证边界。

## 1 需求与设计约束

赛题要求在 Yosys 框架内提供可从 Tcl 调用的自定义命令，完成 PMUX 识别、结构拆解和逻辑重构，以电路单元数量为面积指标；优化前后通过形式等价，适应混合组合逻辑及千节点规模。[1] 最新答疑确定统一综合入口和公开用例效率口径，本设计据此固定比较流程。[2]

| 要求 | 实现与验收方法 |
| --- | --- |
| 功能完整 | 内置 pmux_opt 命令，脚本/Tcl 可调用；真实综合无编译运行错误 |
| 逻辑正确 | 真实 EQY；规则级严格四态及连接保护回归 |
| 面积 | 九例逐例下降率平均≥10%；逐例检查 LUT、DFF、IO |
| 效率 | 完整墙钟含 ABC 等待；主进程峰值；按答疑初测和复核 |
| 通用性 | 不识别用例名；限制结构、位宽、扇出与预算 |
| 可复验 | 输入、源码、程序、工具哈希及原始记录随包保存 |

不将 0.69 理解为可任意替换的工具标签。本版固定官方提交 37f25dae90177888ac89573be92c3826da71f26e，版本字符串 0.69+286；原版和优化版使用同一 MSVC Release 条件、同一官方 ABC 及共同 Tcl 兼容补丁。默认官方算法由官方工具执行，自研内容是 PMUX 规则、综合接入和验证组织。

## 2 整体架构与处理边界





图 1　双路径综合与验证架构

输入层保持两批九个 RTL 及默认参数不变。官方前端和预处理形成 RTLIL；自研 pass 在 peepopt、opt_clean 之后且 cmp2lut 之前工作。随后仍执行官方综合及 ABC 映射。面积与 EQY 截面位于 ABC 后、最终 map_cells 之前；性能测试继续完整 synth_intel 和 check，直到进程退出。

官方 EQY 负责分区和策略调度，实际 k 归纳由官方 Yosys 的 sat 命令执行，MiniSAT 求解其中的 SAT 问题。本项目只准备受限触发器适配、真实输入与审计记录，没有用自制证明输出替代工具结果。X 归一化影响证明范围，因此规则级严格四态回归单独报告。[6][7]

## 3 PMUX 语义与基础规则

### 3.1 四态模型

记 P(A,B,S)为固定官方 simlib 的 PMUX，A 与 Y 宽 W，S 含 K 位，B 按每臂 W 位分组。纯二态选择下，全部 S 为 0 时返回 A，恰有一个 1 时返回对应 B，至少两个 1 时返回全 X。官方四态模型中，选择 X 导致未知输出，选择 Z 被忽

略；被选数据中的 Z 可原样透传。以下规则依据该固定模型，而不是普通优先级 MUX 的直觉。[3]

### 3.2 明确零臂清理与同列共享

用 SigMap 规范化连接，只在 S 位恰为 S0 时删除该选择和配对数据臂，X、Z 与动态信号不按零处理。删除全部臂时连接 Y=A；仅剩一个臂仍保留$pmux。数据等于默认 A 不是删除分支的充分条件，因为多选和未知选择仍可能产生 X。

同列共享要求两列的 A 位以及所有 B 臂对应位完全相同，比较包含 SigBit 身份与四态常量。共享后压缩 A/B/Y 并维护 WIDTH。代表列按原位次确定，最多与前 256 个唯一代表比较，以限制极宽结构的开销；没有找到代表只放弃优化，不影响功能。

### 3.3 译码分支稳定排序

选择位必须来自单比特$eq 或$logic_not。predicate_constants 提取谓词为真时控制字中的确定 0/1 事实；比较两侧扩展到共同宽度，只有两侧均 SIGNED 时符号扩展，否则零扩展。含 X/Z 的常量不作为确定事实，各臂需对应同一控制位集合且事实位数≤32。

按常量码稳定升序排列时，B 数据臂和 S 位同步移动，A 和 Y 不变，重复码保持相对次序。该变换只是重排对应关系，不假定互斥，不合并重复选择。确定选择、多选和 X/Z 条件均遵循原 PMUX 模型。结构顺序对后续映射可能有影响，具体面积仍需实测。

## 4 嵌套结构变换原理

### 4.1 嵌套默认分支合并

外层默认输入由内层 PMUX 完整输出驱动时，原结构如下。下标 i 为内层，o 为外层；方括号表示按 RTLIL 臂序追加，不表示 Verilog 高低位拼接顺序。

$$Y = P(P(A_i, B_i, S_i), B_o, S_o)$$

$$G = P(S_i, 0, S_o)$$

$$Y = P(A_i, [B_i, B_o], [G, S_o])$$

控制门的默认输入宽 K_i，零数据总线宽 K_i×K_o。外层无有效选择且无 X 时，G 保持内层 S；外层恰选一个 B 臂时，G 为 0；外层含 X 或多选时，合并单元保留的 S_o 仍迫使输出 X。因此，控制门使用 PMUX 而不是普通 AND，保留高阻数据及未知选择行为。

内层必须属于当前处理选区，输出完整、顺序一致且只被外层 A 消费，不是顶层输出或其他用户的共享信号。要求 W 大于内层臂数、合并后臂数≤16，每模块最多 32 次成功合并；辅助门加标记，每次成功后重建连接信息。

### 4.2 嵌套数据分支合并

新增-flatten-data-arm 识别外层某个 B 臂中的嵌套 PMUX。令 t 为该臂的选择位，B_o 和 S_o 只表示其余外层分支。内层默认值、数据臂和选择分别为 A_i、B_i、S_i。

$$Y = P(A_o, [P(A_i, B_i, S_i), B_o], [t, S_o])$$

先生成一位默认命中信号 h，再用单臂 PMUX 对 h 和 S_i 组成的向量进行门控。各个 0 向量的宽度按端口维度展开。

$$h = P(1, 0, S_i)$$

$$G = P(0, [h, S_i], t)$$

$$Y = P(A_o, [A_i, B_i, B_o], [G, S_o])$$





图 2　嵌套数据分支的控制与数据重构

当 t=0 或 Z 时，单臂控制 PMUX 输出全 0，内层的 X/Z 选择不会泄漏到外层；当 t=1 且 S_i 没有 1 或 X 时，h=1，只选择 A_i；当 t=1 且 S_i 恰有一个 1、

其余为 0/Z 时，h=0，选择对应 B_i。当 t=X，或 t=1 且 S_i 含 X 或存在多选时，合并后保留相应未知行为；t=0/Z 时内层状态被隔离。保留的 S_o 承担外层其他臂的选择、多选和未知传播。被选数据不经布尔化，可保留 Z。

保护条件比默认分支多一个默认命中控制位，因此要求 W>K_i+1。合并后 K≤16，每模块最多 32 次成功合并；内外 PMUX 都须在选区，内层完整顺序总线只被该外层 B 臂消费。共享、切片、重排、顶层输出或标记控制门不参与合并。每次改写重建连接信息，避免使用过期的用户计数。

该操作消除一个宽数据选择层，但会增加窄控制 PMUX，因此 PMUX 个数可能增加。目标是映射后的 LUT 加取反单元数量，并不要求中间 PMUX 个数必然减少。该规则是受限通用变换，未证明所有任意 RTLIL 异常多驱动结构都可处理；输入仍应满足官方 check 的正规网表要求。

### 4.3 执行顺序与官方映射




图 3　默认规则及保护条件的执行顺序

```
pmux_opt -order-decode -flatten-fallback -uniform-abc -flatten-data-arm
```

统一 ABC 脚本在模块循环之前配置，无选中 PMUX 的模块可提前结束结构分析，同时保留统一映射设置。默认清理、译码排序和同列共享后，先执行默认分支合并，再执行数据分支合并。用户显式设置 abc9.script 时优先使用用户脚本，该运行不再自动对应本文冻结成绩。

```
&dch -f -r; &if {W} {D} {R} -a -v -F 4 -c; &mfs
```

{W}、{D}、{R}由 Yosys 替换为当前映射选项或空串。-F 4 是一次&if 中的面积流恢复迭代参数，-c 使用官方真值表与叶子排列相关机制；不能扩张描述为所有 LUT 的完整 NPN 规范化。九例每次综合仅一次外部 ABC 和一次内部&if。ABC 是官方组件，自研部分为统一参数选择及结构规则。[5]

## 5 代码模块与接口

| 代码位置或函数 | 职责 |
| --- | --- |
| passes/opt/pmux_opt.cc | 自研命令、规则实现、参数解析及计数 |
| predicate_constants | 从 eq 或 logic_not 提取确定控制位事实 |
| flatten_fallbacks | 默认分支连接保护与门控合并 |
| flatten_data_arms | 数据分支保护、默认命中与门控合并 |
| techlibs/intel/synth_intel.cc | 在既有 pass 之间调用正式默认规则 |
| passes/opt/CMakeLists.txt | 注册自研 C++构建目标 |
| techlibs/intel/CMakeLists.txt | 集成自研目标依赖 |
| kernel/tclapi.cc | 两版共同的 Windows Tcl 兼容补丁 |
| 研究复测.py 及复测公共.py | 身份检查、面积、EQY、效率与报告 |
| 四态与扩展测试脚本 | 调用真实候选，校验语义、保护与迭代 |

核心函数名和路径以上交源码为准；第三方工具及许可证单独归档。默认启用 order-decode、flatten-fallback、uniform-abc 和 flatten-data-arm。index-full-x、shiftx-small、const-decode、const-polarity、desc-order 等为研究选项，默认关闭，不能将其试验成绩并入正式默认版本。

## 6 复杂度与工程控制

令 N 为模块单元数，E 为信号及端口连接规模，W 为 PMUX 宽度，K 为分支数。零臂扫描为 O(K)，删除时需复制保留的数据位；同列共享最坏比较量为

O(WK·min(W,256))。译码规则提取有界事实后进行 O(K log K)稳定排序；事实位数≤32，中间比较宽度有 1024 位保护。

嵌套规则逐轮重建 SigMap、驱动及使用计数，开销受 E 影响；默认分支与数据分支分别最多 32 次成功合并，并限制合并臂数≤16。无选中 PMUX 的模块跳过结构分析。预算只限制额外处理，不承诺任意网表在相同时间或相同相对开销内完成，最终效率仍以完整进程测量为准。

998、1000、1002 个 PMUX 的补充压力结构已进行独立 pass 检查，包含读取和写出的墙钟约 0.32 至 0.36 秒。其目的为检查迭代限制与处理规模，没有完成这些补充结构的全流程综合评分，不据此宣称所有千节点输入的相对开销≤5%。

## 7 测试方案与正确性验证

### 7.1 测试层次

| 层次 | 方法 | 本版结果 |
| --- | --- | --- |
| 身份与依赖 | 核对源、程序、工具、输入及终态哈希 | 通过 |
| B 臂实际 C++规则 | 严格四态向量及保护/开关/幂等 | 323840 向量；17 检查通过 |
| 扩展结构 | 多层、共享、扇出、部分选区等 | 18 结构检查；12800 向量零错 |
| 正式形式等价 | ABC 后网表，官方 EQY 与 SAT 归纳 | 九例全部 PASS |
| 面积与同源码消融 | 相同输入、ABC 及源码开关对照 | 无反增；B 规则净减 96 单元 |
| 完整效率 | 三批预定初测及按规则复核 | 三批九例全部通过 |

### 7.2 严格四态与连接保护

B 臂规则测试实际运行最终候选程序，而不是仅比较数学模型：323840 次四态向量比较零错，17 项保护、开关及幂等检查通过。覆盖未选中内层、共享输出、顶层输出、部分与重排连接、预算和宽度边界，并检查正例确实改写。

扩展集覆盖多层默认/数据混合嵌套、扇出和固定种子的组合结构。15 个普通结构中，12800 个输出向量共 111104 位严格比较零错误，含 46056 个已知位、41736 个 X 位和 23312 个 Z 位；不能用全为 X 的输出掩盖错误。新增检查均绑定最终程序和源码哈希。此前冻结版 45 组三方仿真与 974912 次旧规则回归属于历史证据，不作为本候选新测量数。

### 7.3 正式 EQY 与证明范围

面积阶段使用 synth_intel -family cycloneiv -top TOP -run begin:map_cells，得到 ABC 后且最终器件单元映射前的真实 IL。受限 dffeas 按官方 ff_map 做逆适配，不支持的配置明确拒绝；不改 LUT、组合连接与端口。随后 opt_clean、setundef -zero -init 并保留明确初值，进行 prep 和 EQY 准备。

EQY 采用端口对应、group *和最大归纳深度 20 的 SAT 时间归纳策略，Yosys 的 sat 命令执行 k 归纳，MiniSAT 求解其中的 SAT 问题；未使用 SBY 策略。PASS 表示归纳证明成立，不只是检查前 20 周期。真实状态、日志、PASS 文件及退出码共同核查，FAIL、ERROR、TIMEOUT 均不得计为通过。[6]

九例原始 IL、准备后 IL 及执行副本逐项绑定输入 SHA256 并审计适配边界。归一化限制了本次证明的 X 语义范围，EQY 本身的 safe-replacement 语义也需区分；不能将结论扩大为未经处理的全四态等价或 RTL 到最终器件的全链路证明。[7]

### 7.4 面积和性能定义

$$A_i = LUT_i + NOT_i$$

$$r_i = \frac{A_{bi} - A_{ci}}{A_{bi}}$$

$$R = \frac{r_1 + r_2 + \ldots + r_9}{9}$$

$$E_T = \frac{mean(T_c)}{mean(T_b)} - 1$$

下标 b 表示原版、c 表示候选；百分比显示时乘 100%。面积计数位于 ABC 后、map_cells 前。内存相对增幅使用同样的两版均值比值。时间覆盖 Yosys 启动

到结束检测的完整墙钟，包含 ABC 子进程等待；内存为同次 Yosys 主进程 PeakWorkingSetSize，不累加 ABC 子进程内存。

每批原版 zip_case05_nested 预热 10 次，九例固定顺序且先原版后候选。若短例的时间或内存初测相对增幅超过 5%，另运行 5 对新样本；两版分别算术平均后取比值，初测不并入这 5 对。工具将小于 10 秒作为短例界限并保留实施记录。全部批次在测量前已安排，保留初测和复核，不按结果择优挑选。[2]

5%为效率满分相对条件；超过 5%但未超过 15%的扣分函数未公布，不自行推算；任一项超过 15%则效率项为零。绝对限制另核对 60 秒及 2GB，并同时检查十进制 GB 和二进制 GiB，避免单位解释影响结论。[1][2]

## 8 实测结果与消融分析

| 用例 | 原版资源 | 优化资源 | 下降比例 |
|---|---|---|---|
| rar_test1 | 288 | 288 | 0.00% |
| rar_test2 | 25 | 15 | 40.00% |
| rar_test3 | 12 | 12 | 0.00% |
| rar_test4 | 31 | 24 | 22.58% |
| zip_case01 | 405 | 348 | 14.07% |
| zip_case02 | 446 | 400 | 10.31% |
| zip_case03 | 401 | 370 | 7.73% |
| zip_case04 | 371 | 292 | 21.29% |
| zip_case05 | 410 | 366 | 10.73% |

九例平均下降 14.0805335%，总量 2389→2115，下降 11.469234%。两种指标分母和权重不同，不混用。DFF 和 IO 逐例相同。旧版 2240 个单元，新版再少 125 个；RAR1、RAR3 仍无面积收益。

| 用例 | 关闭 B 规则 | 开启 B 规则 | 额外减少 |
|---|---|---|---|
| rar_test1 | 288 | 288 | 0 |
| rar_test2 | 15 | 15 | 0 |
| rar_test3 | 12 | 12 | 0 |
| rar_test4 | 24 | 24 | 0 |
| zip_case01 | 385 | 348 | 37 |
| zip_case02 | 400 | 400 | 0 |
| zip_case03 | 371 | 370 | 1 |
| zip_case04 | 341 | 292 | 49 |
| zip_case05 | 375 | 366 | 9 |

消融两版 pmux_opt.cc 逐字节相同，其余源文件除 synth_intel 中的-flatten-data-arm 开关外均相同；实际入口帮助、编译身份和 ABC 序列已核对。关闭 B 规则合计 2211，开启后 2115，净减 96。该对照区分结构规则与 F4c 调参的贡献。

| 预定批次 | 最大时间增幅 | 最大内存增幅 | 复核例数 | 达标例数 |
|---|---|---|---|---|
| 第 1 批 | +3.31%<br>rar_test4 | +1.08%<br>rar_test2 | 3 | 9/9 |
| 第 2 批 | +1.90%<br>rar_test1 | +0.55%<br>zip_case02 | 1 | 9/9 |
| 第 3 批 | +3.33%<br>zip_case01 | +0.37%<br>zip_case02 | 1 | 9/9 |

三批中复核用例数为 3、1、1，保留的候选原始样本分别 24、14、14，共 52 次。复核后最差时间增幅 3.328624%、内存增幅 1.076779%，全部 27 个用例批次都≤5%。最大原始候选墙钟 0.554715 秒、主进程峰值 25587712 字节。原始初测可能触发复核，不能把上述比例当成每次原始运行的上限。

独立分阶段诊断中，RAR4 旧 PMUX 命令平均仅约 0.042 毫秒，不能解释约 10 毫秒的全流程差异。固定 Windows 源码的 PerformanceTimer 返回零，因此诊断改用-t 时间戳；正式成绩仍用不插桩的完整墙钟，不把跨历史批次差异宣传为固定提速。

被拒绝的完整四位索引方案虽通过模型及实际 C++检查，却使 RAR1 由 288 增至 321，因此未启用。该事实说明语义正确与资源收益是两项独立验收。更改迭代、位宽条件、ABC 参数或任一正式开关，都应作为新候选重测。

## 9 复现与交付管理

解压代码 RAR 后先阅读提交说明，以随包入口检查依赖和文件哈希，再执行九例完整验收。运行目录须保留 DLL、share 与 tcl8.6；中文目录通过临时 ASCII 路径映射兼容工具，不修改系统 PATH。外部编译器或通用解释器的要求在包内说明，不把外部缺失依赖写成已内置。

完整源码保留官方版权与许可；自研 PMUX 补丁、综合接入、共同 Tcl 兼容补丁及测试代码分别说明。独立的构建记录核查实际二进制入口，避免恢复源文件时间戳后复用旧对象。正式报告不读取未关闭的研发工作区结果，所有数据绑定已验收快照。

候选程序 SHA256 为 a603b6e7b900fa3ca8410b25d37c6b4aa26c12f22e6bd9f3dba0958e6d389b53；核心源码 SHA256 为 a3f12a18d255eced2823247ade38df50785a7704ea48681395ed067dc721c8f3。文档与提交包以此身份核对，未来重新编译或修改后的结果需要新的验证记录。

## 10 局限与后续改进

当前公开九例达到本地验收目标，但并非所有结构都有面积下降，也没有证明所有未评测网表都满足相同相对效率。下一步研究应继续针对通用反馈和嵌套结构建立成本模型，保持四态语义、寄存器与接口不变。千节点补充集仍需完整综合与更多形式验证。当前面积平均收益未达到 20%满分档，现场答辩、专家文档评分及最终组委会复测另行评价。

# 参考文献

[1] 全国大学生嵌入式芯片与系统设计竞赛. 2026 FPGA 赛道选题指南（中科亿海微）：选题二——多路选择器 PMUX 结构优化[Z]. 2026: 4–5. 赛事 PDF 原件随代码提交。

[2] FPGA 创新大赛问题汇总[Z]. 最新所用文件“FPGA 创新大赛问题汇总 (1).xlsx”，Sheet1!C25、C67、B105/C105、C130、C132、C147、C150–C151、C162、C164–C167；原件随代码提交。

[3] YosysHQ. Yosys 官方源代码[CP/OL]. 提交 37f25dae90177888ac89573be92c3826da71f26e[2026-11-04]. 相关文件：techlibs/common/simlib.v、techlibs/intel/synth_intel.cc、techlibs/intel/common/ff_map.v。https://github.com/YosysHQ/yosys/tree/37f25dae90177888ac89573be92c3826da71f26e

[4] WOLF C, GLASER J. Yosys - A Free Verilog Synthesis Suite[C]//Austrochip Workshop on Microelectronics 2013. 2013: 47–52. https://yosyshq.net/yosys/files/yosys-austrochip2013.pdf

[5] BRAYTON R, MISHCHENKO A. ABC: An Academic Industrial-Strength Verification Tool[C]//Computer Aided Verification. LNCS 6174. Springer, 2010: 24–40. DOI: 10.1007/978-3-642-14295-6_5. 实际 ABC 取自 Yosys 官方子模块[2026-11-04]：https://github.com/YosysHQ/abc/tree/6c5104934c90eb3cdef9ea063318f7588908a185

[6] YosysHQ. EQY Strategies[EB/OL].[2026-11-04]. https://yosyshq.readthedocs.io/projects/eqy/en/latest/strategies.html

[7] YosysHQ. Equivalence and X-Propagation[EB/OL].[2026-11-04]. https://yosyshq.readthedocs.io/projects/eqy/en/latest/xprop.html

[8] YosysHQ. OSS CAD Suite: Release 2026-10-13[CP/OL]. 2026-10-13[2026-11-04]. Windows x64 工具来源与哈希见随包依赖清单。 https://github.com/YosysHQ/oss-cad-suite-build/releases/tag/2026-10-13

[9] 本项目. B 臂 F4c 版本原始测试记录[Z]. 2026-11-04. 随代码提交的未公开工程资料，含面积、EQY、三批性能与四态验证原始证据及哈希。