基于 Yosys 零点六九的 PMUX 结构优化器

选题二技术文档　数据分支嵌套优化版

摘要

本作品基于官方 Yosys 0.69+286，在 RTLIL 层实现可从脚本及 Tcl 调用的 pmux_opt 命令。算法以保持 PMUX 四态行为为约束，执行零选择臂清理、相同数据位列共享、译码分支成对排序，并对满足完整单消费连接等保护的嵌套默认分支和数据分支进行合并。新数据分支规则以窄 PMUX 生成控制信号，避免普通布尔门替换改变未知值或高阻行为；优化版统一配置官方 ABC 的 F4c 映射脚本。对两批九个官方用例，LUT 与取反单元的逐例下降比例平均为 14.0805%，资源总数 2389 降至 2115，单例无反增且 DFF 与 IO 不变。九对 ABC 后网表在披露的归一化策略下全部通过真实 EQY；新规则实际 C++四态回归及扩展结构检查通过。预先安排的三批完整性能复测均通过，按答疑复核后的最差时间增幅 3.3286%、内存增幅 1.0768%。本文说明实现、验证范围及复现方法，结果为本地公开用例验证。

第一部分　作品概述

1.1 功能与特性

作品在 Yosys 框架内识别 PMUX 结构并重构选择逻辑，以减少官方后续映射的逻辑单元数。输入为标准 Verilog 和默认参数，输出为 RTLIL 及器件映射网表。所有结构规则仅依据连接、位宽、选择事实和扇出条件，不按用例名称特判；条件不满足时保留原结构，不新增寄存器。交付同时提供同源原版与优化版、源码与补丁、九例输入、官方工具来源、复验入口和原始证据。

1.2 应用领域

适用于 FPGA 控制通路中由 case 语句、译码和条件选择形成的并行多路选择结构，覆盖嵌套默认分支、嵌套数据分支及混合组合逻辑。作品为 PC 端 EDA 软件。本次遵循公开用例的 Cyclone IV 综合与 LUT 评价口径，赛题目标器件作

为应用背景；不将逻辑资源下降等同于物理面积、时序或功耗改善，也不宣称完成目标板卡的布局布线和上板验证。

1.3 主要技术特点

以固定官方 simlib 单元模型为四态依据；清理仅删除明确为 0 的选择臂，单臂仍保留 PMUX；共享需默认数据及全部分支逐位相同；排序同步排列数据和选择。嵌套合并采用窄 PMUX 门控并检查完整连接、单消费、臂数及迭代预算。无 PMUX 模块提前结束分析。全例使用同一套为官方 ABC 配置的固定脚本，保持原有 pass 次序，未增加 ABC 后自研 LUT 改写。

1.4 主要性能指标

基线 0.69+286；九例平均资源下降 14.0805%，总量下降 11.4692%，无单例反增；EQY 9/9；三批复核后各例时间及内存相对增幅均≤5%。52 次候选原始测量的最大墙钟 0.554715 秒、最大主进程峰值 24.402MiB，低于 60 秒与 2GB 限制。

1.5 主要创新点

①以明确的四态语义和连接条件组织多种通用 PMUX 规则。②使用窄 PMUX 控制合并受限默认分支与数据分支，新数据分支规则经同源码开关消融净减 96 个单元。③把统一官方映射、真实 EQY 和哈希追溯整合为可复验工程，不把官方工具功能计作自研实现。

1.6 设计流程

固定官方源码与九例输入，建立同编译条件基线；分析四态与连接边界，实现通用结构规则；统一 ABC 映射；验证 ABC 后面积、真实 EQY 及补充结构回归；预先固定三批性能方案，保留初测与复核原始样本；冻结源码、程序和证据后整理交付。

第二部分　系统组成及功能说明

2.1 整体介绍

系统包括官方 Yosys 前端与综合流程、自研 PMUX 变换、官方 ABC 映射，以及验证测量工具。原版与优化版固定同一源码提交、编译条件和 ABC 文件，共同保留 Windows Tcl 兼容补丁。两版仅在自研 pass 及其统一映射配置上形成比较差异。[3][4]




图 1　同源原版与优化版的比较流程

2.2 硬件系统介绍

2.2.1 硬件整体介绍

本作品运行在 Windows x64 计算机，处理对象是电路网表。运行内存及耗时由真实进程采集；没有新增板卡或外部仪器。

2.2.2 机械设计介绍

本软件作品无机械结构，此项不适用。

2.2.3 电路模块介绍

PMUX 的默认数据 A 与输出 Y 宽度为 W，选择 S 有 K 位，多臂数据 B 宽度为 W×K。自研 pass 处理组合选择结构，不直接改写寄存器、时钟、复位及顶层接口。九个官方用例映射后的 DFF 与 IO 数量逐例保持不变。

2.3 软件系统介绍

2.3.1 软件整体介绍

pmux_opt 在 synth_intel 的 peepopt、opt_clean 之后、cmp2lut 之前执行。正式默认调用如下；算法保护条件不满足时保留原结构。

```
pmux_opt -order-decode -flatten-fallback -uniform-abc -flatten-data-arm
```

优化版对全部用例为官方 ABC 统一配置以下脚本。{W}、{D}、{R}是 Yosys 按配置替换的占位符；-F 4 表示一次&if 中的面积流恢复迭代参数，不是调用四次 ABC。调用者显式设置的脚本优先。

```
&dch -f -r; &if {W} {D} {R} -a -v -F 4 -c; &mfs
```



图 2　正式默认算法的执行顺序

2.3.2 软件各模块介绍

模块	输入	职责
命令及综合接入	设计、参数、选区	注册自研 pass 并接入原综合流程

模块	输入	职责
基础规则	A/B/S/Y 及信号别名	零臂清理、译码排序、完全同列共享
默认分支合并	默认输入中的嵌套 PMUX	以窄 PMUX 门控内层选择后合并
数据分支合并	某个 B 臂中的嵌套 PMUX	生成默认命中及门控向量后合并
官方映射与 EQY	真实网表及工具	官方 ABC 映射；EQY 调度 SAT 归纳
复验与证据	输入、源码及程序哈希	面积、效率、原始日志与中文报告

数据分支合并只接受完整、同顺序、单消费总线，要求内外单元都在当前处理选区。位宽须满足成本条件，合并臂数和每模块迭代次数受上限约束；共享、切片、重排或顶层输出消费等情况予以保护。辅助门仍为 PMUX，以保留 X 选择、多选及 Z 数据传播。详见配套设计文档的语义推导。




图 3　新增数据分支嵌套合并规则

第三部分　完成情况及性能参数

3.1 整体介绍

已完成官方 0.69 基线上的源码集成、通用算法、Windows 运行依赖配置、九例面积与 EQY、三批完整效率测量和实际 C++四态检查。所有结果绑定候选

程序及核心源码 SHA256。官方组件、共同兼容补丁、自研算法与测试脚本分别记录来源。

3.2 工程成果

3.2.1 机械成果与电路实物成果

作品交付软件代码和可复验网表，无新增机械实物或 PCB；电路成果由实际综合输出及资源统计体现。

3.2.2 软件成果

代码包提供完整开发源码、独立补丁、原版与优化版运行目录、官方九例、正式工具依赖及来源、统一验收入口和原始证据。采用实际工具退出码、EQY 状态与 PASS 文件共同判定，不用自制脚本替代官方求解器。程序依赖 DLL 与 Tcl 标准库须随运行目录保留。

3.3 特性成果

面积在 ABC 之后、最终 map_cells 之前，以 LUT 加取反单元统计；本批九例的取反单元数均为 0。逐例下降百分比取算术平均，与总量下降比例分别报告。[1][2]

用例	原版资源	优化资源	下降比例
rar_test1	288	288	0.00%
rar_test2	25	15	40.00%
rar_test3	12	12	0.00%
rar_test4	31	24	22.58%
zip_case01	405	348	14.07%
zip_case02	446	400	10.31%
zip_case03	401	370	7.73%
zip_case04	371	292	21.29%
zip_case05	410	366	10.73%

逐例平均下降 14.0805%，超过 10%技术目标；九例总量 2389→2115，下降 11.4692%。相对此前冻结版 2240 个单元，再减少 125 个。全部用例无 LUT 反增，DFF 与顶层端口不变。RAR1 与 RAR3 仍无资源下降，平均收益尚未达到 20%面积满分档。




图 4　九个官方用例的真实资源数量

同一 PMUX 源码、同一 ABC 配置下，关闭新数据分支规则得到 2211 个单元，开启后为 2115 个，净减 96 个。该消融仅改变 synth_intel 调用中的一个规则开关；不把全部面积收益归功于新规则。

EQY 验证实际 ABC 后网表，受限 dffeas 按官方映射逆适配，执行 opt_clean 与 setundef -zero -init 并保留明确初值；官方 EQY 调度 Yosys SAT 时间归纳，九例全部 PASS。该证明受所披露输入归一化边界约束，不等于未经归一化的全四态或 RTL 到最终器件全链路证明。[3][6][7]

新数据分支规则由最终 C++程序执行，323840 次严格四态向量比较及 17 项保护、开关和幂等检查通过。扩展集含多层、共享、扇出与部分选区等结构，18 项结构检查通过，15 个普通结构的 12800 输出向量、111104 位比较零错误。旧版 45 组三方仿真不计入本版成绩。

性能预先固定三批，全部按同一规则执行：原版嵌套用例预热 10 次后，九例依次先原版、后优化版；短例任一指标初测增幅超过 5%时另取 5 对新样本，

两版分别求均值再计算比值。保留全部初测和复核，不挑最好批次。墙钟覆盖完整 Yosys 流程并包含 ABC 等待；内存为 Yosys 主进程历史峰值。[2]

预定批次	最大时间增幅	最大内存增幅	复核例数	达标例数
第 1 批	+3.31% rar_test4	+1.08% rar_test2	3	9/9
第 2 批	+1.90% rar_test1	+0.55% zip_case02	1	9/9
第 3 批	+3.33% zip_case01	+0.37% zip_case02	1	9/9

三批复核后各例时间和内存相对增幅均≤5%。最差时间增幅为第 3 批 zip_case01 的 3.3286%，最差内存增幅为第 1 批 rar_test2 的 1.0768%。全部 52 次候选原始样本中，最大墙钟 0.554715 秒、最大主进程峰值 24.402MiB，满足 60 秒和 2GB 绝对约束。不能把复核后结论写成每次初测都≤5%。

5%是效率满分的相对条件，不是参赛资格淘汰线；超过 5%但未超过 15%按规则扣分，具体函数未公布，任一项超过 15%则效率项为零。[1][2] 本地三批通过不能保证所有机器或未来样本固定达到相同比例，亦不代表组委会已完成验收。

第四部分　总结

4.1 可扩展之处

继续研究 RAR1、RAR3 及未命中新数据分支成本条件的嵌套结构，改进通用表示与成本模型。保持四态语义、寄存器和接口约束，每个候选都重新测量九例面积、正式 EQY 与完整效率。当前 14.0805%的平均收益仍有提升至 20%面积满分档的空间；千节点附近补充集只验证独立 pass 处理，不冒充全流程效率成绩。

4.2 心得体会

本项目表明，结构变换必须同时满足语义、映射和工程复验三个条件。PMUX 的未知选择、多选和高阻数据不能仅用二态直觉处理，因此新规则使用 PMUX 生

成控制并列出明确拒绝条件。局部结构简化也不保证最终 LUT 下降，完整索引候选虽通过四态检查，却使 RAR1 资源反增，因而未进入正式默认流程。采用同源码开关消融可以区分新规则与统一 ABC 配置的贡献。工程上，编译对象缓存、DLL 和 Tcl 路径、计时截面及原始记录都会影响结论，必须把源码、二进制、输入和工具逐项绑定。本轮保留失败方案与全部性能初测，通过完整复核形成新版本交付，后续改进继续以新的真实证据为准。

第五部分　参考文献

[1] 全国大学生嵌入式芯片与系统设计竞赛. 2026 FPGA 赛道选题指南（中科亿海微）：选题二——多路选择器 PMUX 结构优化[Z]. 2026: 4–5. 赛事 PDF 原件随代码提交。

[2] FPGA 创新大赛问题汇总[Z]. 最新所用文件“FPGA 创新大赛问题汇总 (1).xlsx”，Sheet1!C25、C67、B105/C105、C130、C132、C147、C150–C151、C162、C164–C167；原件随代码提交。

[3] YosysHQ. Yosys 官方源代码[CP/OL]. 提交 37f25dae90177888ac89573be92c3826da71f26e[2026-11-04]. 相关文件：techlibs/common/simlib.v、techlibs/intel/synth_intel.cc、techlibs/intel/common/ff_map.v。https://github.com/YosysHQ/yosys/tree/37f25dae90177888ac89573be92c3826da71f26e

[4] WOLF C, GLASER J. Yosys - A Free Verilog Synthesis Suite[C]//Austrochip Workshop on Microelectronics 2013. 2013: 47–52. https://yosyshq.net/yosys/files/yosys-austrochip2013.pdf

[5] BRAYTON R, MISHCHENKO A. ABC: An Academic Industrial-Strength Verification Tool[C]//Computer Aided Verification. LNCS 6174. Springer, 2010: 24–40. DOI: 10.1007/978-3-642-14295-6_5. 实际 ABC 取自 Yosys 官方子模块[2026-11-04]：https://github.com/YosysHQ/abc/tree/6c5104934c90eb3cdef9ea063318f7588908a185

[6] YosysHQ. EQY Strategies[EB/OL].[2026-11-04]. https://yosyshq.readthedocs.io/projects/eqy/en/latest/strategies.html

[7] YosysHQ. Equivalence and X-Propagation[EB/OL].[2026-11-04]. https://yosyshq.readthedocs.io/projects/eqy/en/latest/xprop.html

[8] YosysHQ. OSS CAD Suite: Release 2026-10-13[CP/OL]. 2026-10-13[2026-11-04]. Windows x64 工具来源与哈希见随包依赖清单。 https://github.com/YosysHQ/oss-cad-suite-build/releases/tag/2026-10-13

[9] 本项目. B 臂 F4c 版本原始测试记录[Z]. 2026-11-04. 随代码提交的未公开工程资料，含面积、EQY、三批性能与四态验证原始证据及哈希。