ГУАП

КАФЕДРА № 44

ОТЧЕТ ЗАЩИЩЕН С ОЦЕНКОЙ		
ПРЕПОДАВАТЕЛЬ		
доцент, канд. техн. наук, доцент		О.О. Жаринов
должность, уч. степень, звание	подпись, дата	инициалы, фамилия
	Г О ЛАБОРАТОРНОЙ РАГ ІРОВАТЕЛЯ ИМПУЛЬСО ЦИФРОВЫМ КОДОМ	
пс	э курсу: CXEMOTEXHИКА	<u>.</u>
РАБОТУ ВЫПОЛНИЛ		
СТУДЕНТ ГР. № 4142	подпись, дата	А.Д. Белов инициалы, фамилия

1. Цель работы.

Разработать проект формирователя импульсов, параметры которых задаются внешним двоичным параллельным кодом, в среде программирования Quartus.

2. Вариант задания №22

$$K_1 = 11; K_0 = N.$$

3. Описание схемы устройства.

Схема построена на счётчике, ограниченном компаратором (ограничение организовано подачей единицы на синхронный вход сброса). На второй вход компаратора подаётся 11 или N в зависимости от текущего выходного значения. Текущий N хранится в D-триггере. Текущее выходное значение хранится в Т-триггере. Т-триггер в правой части схемы предназначен для создания задержки в сигнале стр и предотвращения возникновения иголок.

4. Схема устройства в графическом формате в среде Quartus. На рисунке 1 представлена схема устройства в графическом формате.




Рисунок 1 — схема устройства в графическом формате в среде Quartus

5. Временные диаграммы работы схемы в среде Quartus.

На рисунках 2 – 6 представлены диаграммы работы в среде Quartus.




Рисунок 2 – диаграмма работы для N порядка нескольких единиц




Рисунок 3 – диаграмма 1 для средних N




Рисунок 4 – диаграмма 2 для средних N




Рисунок 5 – диаграмма для максимального N

6. Заключение

Был разработан проект формирователя импульсов, параметры которых задаются внешним двоичным параллельным кодом, в среде программирования Quartus.

Отчёт о компиляции приведён на рисунке 6. Расположение пинов приведено на рисунке 7.

Flow Status Successful - Thu Dec 14 20:54:06 2023 9.1 Build 222 10/21/2009 SJ Web Edition Quartus II Version Revision Name 33FE265E-5FFC-498D-B478-0FA53b0C30A8 33FE265E-5FFC-498D-B478-0FA53b0C30A8 Top-level Entity Name Family MAX II EPM240ZM100C6 Device Timing Models Final Met timing requirements Yes 40 / 240 (17%) Total logic elements Total pins 11 / 80 (14 %) Total virtual pins UFM blocks 0/1(0%)

Рисунок 6 – отчёт о компиляции

MAX II - EPM240ZM100C6




Рисунок 7 – расположение пинов