

ГУАП

КАФЕДРА № 44

ОТЧЕТ  
ЗАЩИЩЕН С ОЦЕНКОЙ  
ПРЕПОДАВАТЕЛЬ

Доц., канд. техн. наук, доц.

должность, уч. степень, звание

подпись, дата

О.О. Жаринов

инициалы, фамилия

## ОТЧЕТ О ЛАБОРАТОРНОЙ РАБОТЕ №5

Разработка формирователя импульсной последовательности с заданными свойствами

по курсу: СХЕМОТЕХНИКА

РАБОТУ ВЫПОЛНИЛ

СТУДЕНТ ГР. №

4141

подпись, дата

Д.Р. Рябов

инициалы, фамилия

Санкт-Петербург 2023

## **Вариант №37**

### **Цель работы**

Разработать проект формирователя импульсной последовательности с заданными свойствами в среде программирования Quartus.

### **Индивидуальное задание**

$$K_{\text{нач}} = 3$$

$$K_1 = 7$$

$$K_0 = 1$$


Таблица истинности:

n	Dsi	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
0	1	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0	0
2	1	1	1	0	0	0	0	0	0
3	1	1	1	1	0	0	0	0	0
4	1	1	1	1	1	0	0	0	0
5	1	1	1	1	1	1	0	0	0
6	1	1	1	1	1	1	1	0	0
7	0	1	1	1	1	1	1	1	0
8	1	0	1	1	1	1	1	1	1
9	1	1	0	1	1	1	1	1	1
10	1	1	1	0	1	1	1	1	1
11	1	1	1	1	0	1	1	1	1
12	1	1	1	1	1	0	1	1	1
13	1	1	1	1	1	1	0	1	1
14	1	1	1	1	1	1	1	0	1
15	0	1	1	1	1	1	1	1	0


Логическое выражение:

$$Dsi = \neg(Q6 \wedge \neg Q7)$$

Схема устройства:






Временная диаграмма:



### Схема подключения ПЛИС:

## MAX II - EPM240M100C4



Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved
 c	Input	PIN_A1	2		3.3-V LVTTTL (default)	
 out	Output	PIN_A2	2		3.3-V LVTTTL (default)	

## Отчет о компиляции:

Flow Status	Successful - Sat Nov 11 20:50:28 2023
Quartus II Version	9.1 Build 222 10/21/2009 SJ Web Edition
Revision Name	lab5
Top-level Entity Name	lab5
Family	MAX II
Device	EPM240M100C4
Timing Models	Final
Met timing requirements	Yes
Total logic elements	8 / 240 ( 3 % )
Total pins	2 / 80 ( 3 % )
Total virtual pins	0
UFM blocks	0 / 1 ( 0 % )