Chương 7

Bộ nhớ
(Memory)

Nội dung


- 1. Tổng quan về hệ thống nhớ
- 2. Bộ nhớ bán dẫn
- 3. Bộ nhớ chính
- 4. Bộ nhớ cache
- 5. Bộ nhớ ngoài
- 6. Bộ nhớ ảo

- Các đặc trưng của hệ thống nhớ
 - Vị trí
 - Bên trong CPU:
 - Tập thanh ghi
 - Bộ nhớ trong:
 - Bộ nhớ chính
 - Bộ nhớ cache
 - Bộ nhớ ngoài: các thiết bị lưu trữ
 - Dung lượng
 - Độ dài từ nhớ (tính bằng bit)
 - Số lượng từ nhớ

- Các đặc trưng của hệ thống nhớ (tiếp)
 - Đơn vị truyền
 - Từ nhớ (word)
 - Khối nhớ (block)
 - Phương pháp truy cập
 - Truy cập tuần tự (băng từ)
 - Truy cập trực tiếp (các loại đĩa)
 - Truy cập ngẫu nhiên (bộ nhớ bán dẫn)
 - Truy cập kết hợp (cache)

- Các đặc trưng của hệ thống nhớ (tiếp)
 - Hiệu năng (performance)
 - Thời gian truy cập
 - Tốc độ truyền
 - Kiểu vật lý
 - Bộ nhớ bán dẫn
 - Bộ nhớ từ
 - Bộ nhớ quang
 - Các đặc tính vật lý
 - Tự mất/ Không tự mất (volatile/ nonvolatile)
 - Xoá được/ không xoá được

Phân cấp hệ thống nhớ




Từ trái sang phải:

- dung lượng tăng dẫn
- tốc độ giảm dần
- giá thành/1bit giảm dần

- Độ tin cậy bộ nhớ
 - Nguyên tắc chung: cần tạo ra và lưu trữ thêm thông tin dư thừa.
 - Từ dữ liệu cần ghi vào bộ nhớ: m bit
 - Cần tạo ra và lưu trữ từ mã: k bit
 - Lưu trữ (m+k) bit
 - Phát hiện lỗi
 - Kiểm tra chẵn/ lẻ (parity)
 - Mỗi byte dữ liệu cần 1 bit kiểm tra
 - Phát hiện và sửa lỗi
 - Dữ liệu được mã hoá bằng các bộ mã có khả năng sửa lỗi ECC (Error Correction Code), ví dụ : Mã Hamming
 - Mỗi byte hoặc block dữ liệu cần nhiều bit kiểm tra hơn

• Độ tin cậy bộ nhớ (tiếp)



- Phân loại
 - ROM (Read Only Memory)
 - Bộ nhớ chỉ đọc
 - Không tự mất dữ liệu khi cắt nguồn điện
 - RAM (Random Access Memory)
 - Bộ nhớ đọc/ ghi
 - Tự mất dữ liệu khi cắt nguồn điện
 - Cache
 - Bộ nhớ có tốc độ cao nhưng dung lượng thấp
 - Trung gian giữa bộ nhớ chính và thanh ghi trong CPU
 - Ngày nay thường được tích hợp sẵn trong CPU

• ROM

- Thông tin được ghi khi sản xuất
- Không xoá/ sửa được nội dung khi sử dụng
- Úng dụng:
 - Thư viện các chương trình con
 - Các chương trình điều khiển hệ thống nhập xuất cơ bản BIOS (Basic Input Output System)
 - Phần mềm kiểm tra khi bật máy POST (Power On Self Test)
 - Phần mềm khởi động máy tính (OS loader)
 - Vi chương trình

- Phân loại ROM
 - Mask ROM
 - Thông tin được ghi khi sản xuất
 - Không xoá/ sửa được nội dung
 - Giá thành rất đắt
 - PROM (Programmable ROM)
 - Khi sản xuất chưa có nội dung (ROM trắng)
 - Cần thiết bị chuyên dụng để ghi
 - Cho phép ghi được một lần, gọi là OTP (One Time Programmable) hoặc WORM (Write-Once-Read-Many)
 - EPROM (Erasable PROM)
 - Có thể xóa bằng tia cực tím UV (Ultra Violet)
 - Cần thiết bị chuyên dụng để ghi
 - Ghi/ xoá được nhiều lần







- Phân loại ROM (tiếp)
 - EEPROM (Electrically EPROM)
 - Xóa bằng mạch điện, không cần tia UV → Không cần tháo chip ROM ra khỏi máy tính
 - Có thể ghi theo từng byte
 - 2 chế độ điện áp:
 - Điện áp cao : Ghi + Xoá
 - Điện áp thấp: Chỉ đọc
 - Flash memory (Bộ nhớ cực nhanh)
 - EEPROM sản xuất bằng công nghệ NAND, tốc độ truy cập nhanh, mật độ cao
 - Xóa bằng mạch điện, Ghi theo từng block
 - Ngày nay được sử dụng rộng rãi dưới dạng thẻ nhớ (CF, SD,...), thanh USB, ổ SSD (thay thế cho ổ đĩa cứng)

RAM

- Bộ nhớ đọc-ghi (Read/Write Memory)
- Có thể ghi/ xoá trong quá trình sử dụng → Làm bộ nhớ chính trong máy tính
- Tự mất dữ liệu khi cắt nguồn điện. Chỉ lưu trữ thông tin tạm thời khi chạy chương trình, khi kết thúc chương trình cần lưu trữ dữ liệu ra bộ nhớ ngoài
- Có hai loại:
 - SRAM (Static RAM): RAM tĩnh
 - DRAM (Dynamic RAM): RAM động

• SRAM


- Các bit được lưu trữ bằng các Flip-Flop

- Thông tin ổn định, không tự mất dữ liệu theo thời

gian


Cấu trúc phức tạp

- Dung lượng chip nhỏ
- Tốc độ truy cập nhanh
- Đắt tiền
- Dùng làm bộ nhớ cache



DRAM


- Các bit được lưu trữ trên mạch tụ điện
- Tự mất dữ liệu theo thời gian → cần phải có mạch làm tươi (refresh)
- Cấu trúc đơn giản
- Dung lượng lớn
- Tốc độ chậm hơn
- Rẻ tiền hơn
- Dùng làm bộ nhớ chính



- Phân loại DRAM theo cơ chế hoạt động
 - FPM (Fast Page Mode)
 - Truy cập theo từng trang bộ nhớ (cùng hàng khác cột)
 - EDO (Enhanced Data Out)
 - Khi xuất dữ liệu có thể đồng thời đọc địa chỉ của ô nhớ kế tiếp
 - Cho phép đọc nhanh gấp đôi so với RAM thường
 - SDRAM (Synchronous DRAM)
 - Đồng bộ với system clock → CPU không cần chu kỳ chờ
 - Truyền dữ liệu theo block
 - RDRAM (Rambus DRAM)
 - Bộ nhớ tốc độ cao, truyền dữ liệu theo block
 - Do công ty Rambus và Intel sản xuất để sử dụng cho CPU Pentium 4 khi mới xuất hiện năm 2000
 - Giá thành đắt nên ngày nay ít sử dụng

- Phân loại DRAM theo cơ chế hoạt động (tiếp)
 - DDR-SDRAM (Double Data Rate-SDRAM)
 - Phiên bản cải tiến của SDRAM nhằm nâng cao tốc độ truy cập nhưng có giá thành rẻ hơn RDRAM
 - Gởi dữ liệu 2 lần trong 1 chu kỳ clock

DDR2/ DDR3: Gởi dữ liệu 4 hoặc 8 lần trong 1 chu kỳ clock



- Phân loại DRAM theo hình thức đóng gói
 - SIMM (Single Inline Memory Module)
 - DIMM (Dual Inline Memory Module)
 - RIMM (Rambus Inline Memory Module)
 - SO-DIMM (Small Outline DIMM)
 - SO-RIMM (Small Outline RIMM)















- Tổ chức của chip nhớ
 - Các đường địa chỉ: $A_{n-1} \div A_0 \rightarrow có 2^n$ từ nhớ
 - Các đường dữ liệu: $D_{m-1} \div D_0 \rightarrow d_0$ dài từ nhớ = m bit
 - Dung lượng chip nhớ = $2^n * m$ bit
 - Các đường điều khiển:
 - Tín hiệu chọn chip CS (Chip Select)
 - Tín hiệu điều khiển đọc OE (Output Enable)
 - Tín hiệu điều khiển ghi WE (Write Enable)
 - Các tín hiệu điều khiển thường tích cực với mức 0




• Tổ chức bộ nhớ 1 chiều và 2 chiều



- Tổ chức bộ nhớ hai chiều
 - Có n đường địa chỉ: n = n1 + n2
 - 2ⁿ¹ hàng,
 - mỗi hàng có 2ⁿ² từ nhớ,
 - Có m đường dữ liệu:
 - mỗi từ nhớ có độ dài m-bit.
 - Dung lượng của chip nhớ:
 - $[2^{n1} \times (2^{n2} \times m)]$ bit = $(2^{n1+n2} \times m)$ bit = $(2^n \times m)$ bit.
 - Hoạt động giải mã địa chỉ:
 - Bước 1: bộ giải mã hàng chọn 1 trong 2ⁿ¹ hàng.
 - Bước 2: bộ giải mã cột chọn 1 trong 2ⁿ² từ nhớ (cột) của hàng đã được chọn.


- Tổ chức của DRAM
 - Dùng n đường địa chỉ dồn kênh → cho phép truyền 2n bit địa chỉ
 - Tín hiệu chọn địa chỉ hàng
 RAS (Row Address Strobe)
 - Tín hiệu chọn địa chỉ cột CAS
 (Column Address Strobe)
 - Dung lượng DRAM = 2^{2n} x m bit



- Thiết kế mô-đun nhớ bán dẫn
 - Dung lượng chip nhớ 2ⁿ x m bit
 - Cần thiết kế để tăng dung lượng:
 - Thiết kế tăng độ dài từ nhớ
 - Thiết kế tăng số lượng từ nhớ
 - Thiết kế kết hợp: tăng cả độ dài và số lượng từ nhớ
 - Qui tắc: ghép nối các chip nhớ nối tiếp (tăng độ dài) hoặc song song bằng mạch giải mã (tăng số lượng)


- Tăng độ dài từ nhớ
 - VD:
 - Cho chip nhớ SRAM 4K x 4 bit
 - Thiết kế mô-đun nhớ 4K x 8 bit
 - Giải:
 - Dung lượng chip nhớ = 2^{12} x 4 bit
 - chip nhớ có:
 - 12 chân địa chỉ
 - 4 chân dữ liệu
 - mô-đun nhớ cần có:
 - 12 chân địa chỉ
 - 8 chân dữ liệu
 - Tổng quát
 - Cho chip nhớ 2ⁿ x m bit
 - Thiết kế mô-đun nhớ 2ⁿ x (k.m) bit
 - Dùng k chip nhớ

Ví dụ: Tăng độ dài từ nhớ



- Tăng số lượng từ nhớ
 - VD:
 - Cho chip nhớ SRAM 4K x 8 bit
 - Thiết kế mô-đun nhớ 8K x 8 bit
 - Giải:
 - Dung lượng chip nhớ = 2^{12} x 8 bit
 - Chip nhớ có:
 - 12 chân địa chỉ
 - 8 chân dữ liệu
 - Dung lượng mô-đun nhớ = 2^{13} x 8 bit
 - 13 chân địa chỉ
 - 8 chân dữ liệu


Ví dụ: Tăng số lượng từ nhớ




- Bài tập
 - Tăng số lượng từ gấp 4 lần:
 - Cho chip nhớ SRAM 4K x 8 bit
 - Thiết kế mô-đun nhớ 16K x 8 bit
 - Gợi ý: Dùng mạch giải mã 2 → 4
 - Tăng số lượng từ gấp 8 lần:
 - Cho chip nhớ SRAM 4K x 8 bit
 - Thiết kế mô-đun nhớ 32K x 8 bit
 - Gợi ý: Dùng mạch giải mã 3 → 8
 - Thiết kế kết hợp:
 - Cho chip nhớ SRAM 4K x 4 bit
 - Thiết kế mô-đun nhớ 8K x 8 bit

- Các đặc trưng cơ bản
 - Chứa các chương trình đang thực hiện và các dữ liệu đang được sử dụng
 - Tồn tại trên mọi hệ thống máy tính
 - Bao gồm các ô nhớ được đánh địa chỉ trực tiếp bởi
 CPU
 - Dung lượng của bộ nhớ chính trên thực tế thường nhỏ hơn không gian địa chỉ bộ nhớ mà CPU có thể quản lý.
 - Việc quản lý logic bộ nhớ chính tuỳ thuộc vào hệ điều hành → người lập trình chỉ sử dụng bộ nhớ logic.


- Tổ chức bộ nhớ đan xen (interleaved memory)
 - Độ rộng của bus dữ liệu để trao đổi với bộ nhớ: m = 8,
 16, 32, 64,128 bit ...
 - Các ô nhớ được tổ chức theo byte → tổ chức bộ nhớ vật lý khác nhau
 - m=8 bit → một băng nhớ tuyến tính



- Tổ chức bộ nhớ đan xen (tiếp)
 - m = 16 bit → hai băng nhớ đan xen




- Tổ chức bộ nhớ đan xen (tiếp)
 - m = 32 bit → bốn băng nhớ đan xen




• Tổ chức bộ nhớ đan xen (tiếp)

-m = 64 bit \rightarrow tám băng nhớ đan xen



Bộ nhớ cache

- Nguyên tắc chung của cache
 - Nguyên lý cục bộ: Một chương trình thường sử
 dụng 90% thời gian chỉ để thi hành 10% câu lệnh
 - Cache được đặt giữa CPU và bộ nhớ chính nhằm tăng tốc độ truy cập bộ nhớ của CPU
 - Ví dụ:
 - Cấu trúc chương trình tuần tự
 - Vòng lặp có thân nhỏ
 - Cấu trúc dữ liệu mảng




Bộ nhớ cache

- Thao tác trên bộ nhớ cache
 - CPU yêu cầu nội dung của ô nhớ
 - CPU kiểm tra trên cache với dữ liệu này
 - Nếu có, CPU nhận dữ liệu từ cache (nhanh)
 - Nếu không có thực hiện 2 bước sau:
 - Đọc Block chứa dữ liệu từ bộ nhớ chính vào cache (chậm hơn)
 - Chuyển dữ liệu từ cache vào CPU

Bộ nhớ cache

- Cấu trúc chung của cache
 - Bộ nhớ chính có 2^N byte
 nhớ
 - Bộ nhớ chính và cache được chia thành các khối có kích thước bằng nhau
 - Bộ nhớ chính: B_0 , B_1 , B_2 , ..., B_{p-1} (p Blocks)
 - Bộ nhớ cache: $L_0, L_1, L_2, ..., L_{m-1}$ (m Lines)
 - Kích thước của Block = 8,16,32,64,128 byte



| Tag | Cache |
|-----|------------------|
| | L _o |
| | L₁ |
| | L ₂ |
| | L ₃ |
| | |
| | L |
| | ••• |
| | L _{m-1} |

| Bộ nhớ chính | |
|----------------|--|
| B ₀ | |
| B ₀ | |
| B ₂ | |
| B ₃ | |
| | |
| | |
| В | |
| | |
| B. | |

- Cấu trúc chung của cache (tiếp)
 - Một số Block của bộ nhớ chính được nạp vào các
 Line của cache.
 - Nội dung Tag (thẻ nhớ) cho biết Block nào của bộ nhớ chính hiện đang được chứa ở Line đó.
 - Khi CPU truy nhập (đọc/ghi) một từ nhớ, có hai khả năng xảy ra:
 - Từ nhớ đó có trong cache (cache hit)
 - Từ nhớ đó không có trong cache (cache miss)

- Tổ chức bộ nhớ cache
 - Kích thước cache
 - Cache càng lớn càng hiệu quả nhưng đắt tiền
 - Cần nhiều thời gian để giải mả và truy cập
 - Kỹ thuật ánh xạ: Phương pháp xác định vị trí dữ liệu trong cache
 - Ánh xạ trực tiếp (Direct mapping)
 - Ánh xạ kết hợp toàn phần (Fully associative mapping)
 - Ánh xạ kết hợp theo bộ (Set associative mapping)
 - Giải thuật thay thế
 - Phương pháp chọn lựa vùng nhớ nào lưu trong cache để tăng hiệu suất sử dụng cache


- Ánh xạ trực tiếp
 - Mỗi Block của bộ nhớ chính chỉ có thể được nạp vào một Line của cache:
 - $B_0 \rightarrow L_0$
 - $B_1 \rightarrow L_1$
 -
 - $B_{m-1} \rightarrow L_{m-1}$
 - $B_m \rightarrow L_0$
 - $B_{m+1} \rightarrow L_1$
 -


| _ | Tổng | quát |
|---|--------|------|
| | 7 0118 | 7000 |


- B_j chỉ có thể nạp vào $L_{(j \ mod \ m)}$
- m là số Line của cache.

| Cache line | Main Memory blocks s | | |
|------------|----------------------------------|--|--|
| 0 | 0, m, 2m, 3m2 ^s –m | | |
| 1 | 1, m+1, 2m+12 ^s -m+1 | | |
| m-1 | m-1, 2m-1, 3m-12 ^s -1 | | |

Ánh xạ trực tiếp (tiếp)









- Đặc điểm của ánh xạ trực tiếp
 - Mỗi một địa chỉ N bit của bộ nhớ chính gồm ba vùng:
 - Vùng Word gồm W bit xác định một từ nhớ trong Block hay Line:
 - -2^{W} = kích thước của *Block* hay *Line*
 - Vùng Line gồm L bit xác định một trong số các Line trong cache:
 - $-2^{L} = s\acute{o}$ Line trong cache = m
 - Vùng Tag gồm T bit:
 - T = N (W+L)
 - Bộ so sánh đơn giản
 - Giá thành rẻ
 - Tỷ lệ cache hit thấp (vd: 2 block cùng map vào 1 line)

- Ánh xạ kết hợp toàn phần
 - Mỗi Block có thể nạp vào bất kỳ Line nào của cache.
 - Địa chỉ của bộ nhớ chính bao gồm hai vùng:
 - Vùng Word giống như trường hợp ánh xạ trực tiếp.
 - Vùng Tag dùng để xác định Block của bộ nhớ chính.
 - Tag xác định Block đang nằm ở Line đó
- Đặc điểm
 - So sánh đồng thời Block nhớ với tất cả các Tag → mất nhiều thời gian
 - Tỷ lệ cache hit cao.
 - Bộ so sánh phức tạp.

Ánh xạ kết hợp toàn phần (tiếp)









- Ánh xạ kết hợp theo bộ
 - Cache được chia thành các bộ (Set)
 - Mỗi một Set chứa một số Line
 - Ví dụ:
 - 4 Line/Set → 4-way associative mapping
 - Ánh xạ theo nguyên tắc sau:
 - $B_0 \rightarrow S_0$
 - $B_1 \rightarrow S_1$
 - $B_2 \rightarrow S_2$
 - •

• Ánh xạ kết hợp theo bộ (tiếp)





- Đặc điểm ánh xạ kết hợp theo bộ
 - Kích thước Block = 2^W Word
 - Vùng Set có S bit dùng để xác định một trong số V
 = 2^S Set (dùng để xác định Set nào trong cache)
 - Vùng Tag có T bit: T = N (W+S) dùng để xác
 định Line nào có trong Set
 - Mỗi Block bộ nhớ có thể ánh xạ vào Line bất kỳ trong 1 Set tương ứng
 - Là phương pháp tổng hợp từ hai phương pháp trên
 - Thông thường sử dụng 2, 4, 8, 16 Lines/Set

- Ví dụ về ánh xạ địa chỉ
 - Không gian địa chỉ bộ nhớ chính = 4GB
 - Dung lượng bộ nhớ cache là 256KB
 - Kích thước Line (Block) = 32byte.
 - Xác định số bit của các trường địa chỉ cho ba trường họp tổ chức:
 - Direct mapping
 - Fully associative mapping
 - 4-way set associative mapping

- Ví dụ: Direct mapping
 - − Bộ nhớ chính : $4GB = 2^{32}$ byte → N = 32 bit
 - Cache : $256 \text{ KB} = 2^{18} \text{ byte.}$
 - Line : 32 byte = 2^5 byte \rightarrow W = 5 bit
 - Line trong cache : $2^{18}/2^5 = 2^{13}$ Line \rightarrow L = 13 bit
 - -T = 32 (13 + 5) = 14 bit

| Tag | Line | Word |
|--------|--------|-------|
| 14 bit | 13 bit | 5 bit |

- Ví dụ: Fully associative mapping
 - − Bộ nhớ chính : $4GB = 2^{32}$ byte → N = 32 bit
 - Line : 32 byte = 2^5 byte \rightarrow W = 5 bit
 - Số bit của vùng Tag : T = 32 5 = 27 bit

| Tag | Word |
|--------|-------|
| 27 bit | 5 bit |

- Ví dụ: 4-way set associative mapping
 - − Bộ nhớ chính : $4GB = 2^{32}$ byte → N = 32 bit
 - Line : 32 byte = 2^5 byte \rightarrow W = 5 bit
 - Line trong cache = $2^{18}/2^5 = 213$ Line
 - Một Set có 4 Line $= 2^2$ Line
 - Set trong cache = $2^{13}/2^2 = 2^{11}$ Set \rightarrow S = 11 bit
 - Số bit của vùng Tag : T = 32 (11 + 5) = 16 bit

| Tag | Set | Word |
|--------|--------|-------|
| 16 bit | 11 bit | 5 bit |

- Giải thuật thay thế cache
 - Mục đích: Giải thuật thay thế dùng để xác định
 Line nào trong cache sẽ được chọn để đưa dữ liệu vào cache khi không còn chỗ trống
 - Thường được cài đặt bằng phần cứng để tăng tốc độ xử lý
 - Đối với ánh xạ trực tiếp:
 - Không phải lựa chọn
 - Mỗi Block chỉ ánh xạ vào một Line xác định


- Giải thuật thay thế với ánh xạ kết hợp
 - FIFO (First In First Out): Thay thế Block nào nằm lâu nhất ở trong Set đó
 - LFU (Least Frequently Used): Thay thế Block nào trong Set có số lần truy cập ít nhất trong cùng một khoảng thời gian
 - LRU (Least Recently Used): Thay thế Block ở trong Set tương ứng có thời gian lâu nhất không được tham chiếu tới.
 - Giải thuật tối ưu nhất: LRU

- Đặc điểm ghi dữ liệu ra cache
 - Chỉ ghi vào 1 block trong cache khi nội dung trong bộ nhớ chính thay đổi
 - Nếu CPU ghi ra cache, ô nhớ tương ứng bị lạc hậu (invalid) → cần update ra BN. Ngược lại, nếu ghi vào BN, nội dung trong cache sẽ invalid → cần update lại cache
 - Trong hệ đa xử lý có nhiều CPU với cache riêng, khi ghi vào 1 cache, các cache khác sẽ bị invalid

- Phương pháp ghi dữ liệu khi cache hit
 - Write-through:
 - Ghi cả cache và cả bộ nhớ chính
 - Tốc độ chậm
 - Cho phép CPU khác hoặc IO truy cập dữ liệu đã ghi từ BN
 - Write-back:
 - Chỉ ghi ra cache
 - Tốc độ nhanh
 - CPU khác hoặc IO không đọc được dữ liệu mới trong BN
 - Khi Block trong cache bị thay thế cần phải ghi Block này về bộ nhớ chính

- Cache tách biệt và cache đồng nhất
 - Cache tách biệt (Split Cache): Tổ chức cache riêng cho dữ liệu và cache riêng cho lệnh chương trình
 - Tối ưu cho từng loại cache
 - Hỗ trợ kiến trúc pipeline
 - Phần cứng phức tạp
 - Cache đồng nhất (Unified Cache): Sử dụng 1
 cache chung cho cả dữ liệu lẫn lệnh chương trình
 - Cân bằng về tỷ lệ cache hit
 - Phần cứng đơn giản

• Ví dụ: Hệ thống cache trong CPU Intel Pentium 4



• Ví dụ: Hệ thống cache trong CPU Intel Core i7

| Intel Core i7 Processor | | | | | | | | |
|--|--------------------------|--------------------------|--------------------------|--------------------------|--------------------------|--------------------------|--------------------------|--|
| Logical Proces sor | Logical Proces sor | Logical Proces sor | Logical Proces sor | Logical Proces sor | Logical Proces sor | Logical Proces sor | Logical Proces sor | |
| L1 ar | L1 and L2 | | L1 and L2 | | L1 and L2 | | L1 and L2 | |
| Execution | Execution Engine | | Execution Engine | | Execution Engine | | Execution Engine | |
| | Third Level Cache | | | | | | | |
| QuickPath Interconnect (QPI) Interface, Integrated Memory Controller | | | | | | | | |
| QPI IMC III DDR3 | | | | | | R3 | | |
| Chipset | | | | | | | | |

- Các kiểu bộ nhớ ngoài
 - Trống từ (Drum): Ngày nay không còn sử dụng
 - Băng từ (Tape): Chuyên dùng cho backup dữ liệu
 - Đĩa từ: Đang sử dụng rộng rãi nhất
 - Đĩa quang: Dùng để trao đổi dữ liệu giữa các máy tính và phân phối phần mềm
 - Flash Disk: Loại bộ nhớ bán dẫn gắn ngoài qua cổng USB,
 nhỏ gọn và thuận tiện để trao đổi dữ liệu
 - SSD (Solid State Disk): Cũng là bộ nhớ bán dẫn có dung lượng lớn giao tiếp với máy tính tương tự ổ đĩa cứng, tốc độ truy cập cao, ít tốn điện, không ồn, chống sốc tốt → rất phù hợp với máy xách tay. Nhược điểm giá thành đắt.

- Đĩa từ
 - Bao gồm đĩa mềm (floppy disk) và đĩa cứng (hard disk)
 - Các đặc tính đĩa từ
 - Đầu từ cố định hay đầu từ di động
 - Đĩa cố định hay thay đổi được (removable)
 - Một mặt hay hai mặt
 - Một đĩa (đĩa mềm) hay nhiều đĩa (đĩa cứng)
 - Cơ chế đầu từ
 - Tiếp xúc (đĩa mềm)
 - Không tiếp xúc

- Đĩa từ (tiếp)
 - Đĩa mềm
 - 8", 5.25", 3.5"
 - Dung lượng nhỏ: chỉ tới 1.44MB
 - Tốc độ chậm
 - Hiện nay không sản xuất nữa
 - Đĩa cứng
 - Thường có nhiều đĩa
 - Đang sử dụng rộng rãi
 - Dung lượng lớn (hiện nay có $\mathring{\text{o}}$ 2TB 2010)
 - Tốc độ đọc/ghi nhanh
 - Rẻ tiền










• Cấu trúc vật lý đĩa cứng

- Mặt đĩa
- Track (cylinder)
- Sector






- Cấu trúc vật lý đĩa cứng (tiếp)
 - Track là các vòng tròn đồng tâm
 - Đơn vị đọc ghi: từng sector (~ 512Byte), có thể đọc ghi theo block nhiều sector (cluster)
 - Thời gian đọc ghi:
 - Seek time
 - Latency time
 - Transfer time
 - Đĩa quay với vận tốc góc không đổi CAV (constant angular velocity)




• Định dạng sector




- Kỹ thuật RAID
 - RAID: Redundant Array of Independent Disks
 - Ghép nhiều ổ đĩa vật lý để truy cập như 1 ổ luận lý
 - Tăng tốc độ truy cập (đọc ghi luân phiên và song song)
 - Tăng độ an toàn dữ liệu khi đĩa hư hỏng (ghi dư thừa hoặc ghi thêm thông tin ECC/parity)
 - Tăng dung lượng tối đa của đơn vị lưu trữ (nhiều đĩa)
 - Hiện có 7 loại thông dụng: RAID0 RAID6

• RAID 0, 1 và 2



• RAID 3 và 4



• RAID 5 và 6

block 4 block 8 block 12 P(16-19) block 1 block 5 block 9 P(12-15) block 16

block 2 block 6 P(8-11) block 13 block 17 block 3
P(4-7)
block 10
block 14
block 18

block 7 block 11 block 15 block 19

(f) RAID 5 (block-level distributed parity)


block 4 block 8 block 12 block 5 block 9 P(12-15) block 2 block 6 P(8-11) Q(12-15)

P(4-7) Q(8-11) block 13 P(0-3) Q(4-7) block 10 block 14 Q(0-3) block 7 block 11 block 15

• Tóm tắt kỹ thuật RAID

| Category | Level | Description | I/O Request Rate (Read/Write) | Data Transfer Rate (Read/Write) | Typical Application |
|-----------------------|-------|---|----------------------------------|------------------------------------|---|
| Striping | 0 | Non-redundant | Large strips: Excellent | Small strips: Excellent | Applications requiring high performance for non-critical data |
| Mirroring | 1 | Mirrored | Good/Fair | Fair/Fair | System drives; critical files |
| | 2 | Redundant via Hamming code | Poor | Excellent | |
| Parallel access 3 | 3 | Bit-interleaved parity | Poor | Excellent | Large I/O request size applications, such as imaging, CAD |
| | 4 | Block-interleaved parity | Excellent/Fair | Fair/Poor | |
| Independent access | 5 | Block-interleaved distributed parity | Excellent/Fair | Fair/Poor | High request rate, read-intensive, data lookup |
| | 6 | Block-interleaved dual distributed parity | Excellent/Poor | Fair/Poor | Applications requiring extremely high availablity |

- Đĩa quang (optical disk)
 - CD (compact disk)
 - Khả năng đọc/ghi: CR-ROM, CR-R, CD-RW
 - Đường kính: 12cm, 8cm
 - Dung lượng: 700MB, 200MB
 - Track: Ghi theo các vòng hướng tâm, tốc độ dài không đổi CLV (constant linear velocity)
 - Tốc độ đọc ghi: 1x 52x (1x = ??)
 - Chuẩn định dạng: ISO 9660, UDF (Universal Disk Format)



- Đĩa quang (tiếp)
 - DVD (Digital Versatile Disk): Loại đĩa dung lượng cao (so với CD), xuất phát từ đĩa phim video (Digital Video Disk)
 - Khả năng đọc ghi: DVD-ROM, DVD±R, DVD±RW,
 DVD-RAM
 - Số mặt/ số lớp: 1-2 mặt, 1-2 lớp/mặt
 - Đường kính: 12cm, 8cm
 - Tốc độ: 1x 24x (1x=?)
 - Đĩa DVD dung lượng cao
 - HD-DVD (15-60GB)
 - Blue ray (25-50GB)

| • | | | |
|-------|--------|---------------|---------------|
| Sides | Layers | Diameter (cm) | Capacity (GB) |
| 1 | 1 | 8 | 1.46 |
| 1 | 2 | 8 | 2.66 |
| 2 | 2 | 8 | 2.92 |
| 2 | 4 | 8 | 5.32 |
| 1 | 1 | 12 | 4.7 |
| 1 | 2 | 12 | 8.54 |
| 2 | 2 | 12 | 9.4 |
| 2 | 4 | 12 | 17.08 |

Q & A