



P01 / 01 TOR MOCY

Wejście za zewnętrznym bezpiecznikiem 5 A. Prąd całkowity <=5 A po odbiorze termicznym.



D2: obie anody do BAT. Tab D2 = VS. Tab Q1 = VPROT. Osobne radiatory lub pełna izolacja.

Sterowanie domyslnie OFF: Q2 podciaga GATE do SOURCE bez AUX5. Q4 blokuje Q2 przy ENABLE.



R23: 2 W, odsunac od wzorca. R27: 2 W, krotki tor bramki. C5/C6/D4 blisko Q1.

Budzet C na VPROT <=220uF przy otwartym KPWR. Pojemnosc silnika znajduje sie za KPWR.

5 A system budget; independent review before PCB layout

Prototype / schematic review

Sheet: /
File: P01.kicad_sch

Title: EGRLab P01 PROTECT / Tor mocy i sterowanie bramka


Size: A3 Date: 2026-09-23

KiCad E.D.A. 10.0.6 Rev: R1-review


Id: 1/3

P01 / 02 AUX5, WZORZEC, OVP / UVLO

U1: OUT=1, GND=2, IN=3. R2=1R pozostaje w szeregu z C9 (wymaganie ESR LM2936).




U3 TI LP: K=1, A=2, REF=3. Piny 1+3 zwarte. Bez kondensatora na REF.




P01 / 03 ENABLE, SAFE_N, WIAZKA PG

D7+D8 odcinaja niski poziom OK od bazy Q6. ENABLE jest lokalnym sygnałem analogowym.




Q7: otwarty kolektor. Polaryzacja R30 z 3V3_IO odbiornika, niezależnie od AUX5.





J5
PG / soldered harness

J5 = dawne J_PGB, H_PG: 200mm, AWG22.
6 zyl. wtyk Mini-Fit Jr 6p na P04:
P01: lut do PTH + opaska 12,5mm od lutu.
1=3V3_IO 2=SAFE_N 3=GND
4=PG_SEND 5=PG_LINK 6=GND



J4
TEST PADS



J8
TEST PADS

R34 = dawne W_PRES. Mostek obecności modułu.
J1/J2/J4/J8 i TP: same pola PCB, bez zakupu gniazd.
SAFE_N ma pull-up na P04, nie na P01.



J3
INHIBIT / SHORT=OFF



J3: tylko suchy styk / zworka serwisowa.
Zwarcie wylacza: normalnie ROZWARTÉ.

5 A system budget; independent review before PCB layout

Prototype / schematic review

Sheet: /SAFE/

File: SAFE.kicad_sch

Title: EGRLab P01 PROTECT / Zezwolenie i interfejs SAFE

Size: A3

Date: 2026-09-23

Rev: R1-review

KiCad E.D.A. 10.0.6

Id: 3/3