



1 CORE / GPIO zachowane z v6.1; EN wspólne z MCP23017 i SUP_N do P04




M1: GPIO47/48 nieuzywane. RGB na GPIO38 odlaczyc. 3V3_CORE pochodzi z M1; nigdy nie laczyć z 3V3_IO.

U2: CURRENT_CS_N=1 blokuje oba tory. MEAS_BANK=0 po resece. U1: A2..A0=0, adres 0x20.



2 ZASILANIE I RESET / bez udziału firmware

U5 + Q1: blokada przepływu 5V_M1 -> 5V_SYS. Q1: dren=SYS, zrodlo=M1; dioda pasyzytnicza SYS -> M1.




TPS3808G33: prog 3.07 V, CT otwarte = zwłoka ok. 20 ms. U4: bufor NIEODWRACAJACY, wyjście OPEN DRAIN.

SUP_N = M1 EN + U1 RESET + J4.15 P04. Przycisk RESET/auto–reset M1 resetuje także ekspander.

R34=220R ogranicza rozładowanie fabrycznego C_EN=1uF. Zachowac kondensator i pull–up 10K na Waveshare.


3 WEJSCIA / rezystory przed U11–U14 ustalaja stan przy wpietym module

CAN_RX=1; pozostale sygnaly=0. Stale 0 na ADC/SPI nie potwierdza obecności ani poprawności pomiaru. P07 HOLD.



4 WYJSCIA / CS domyslnie HIGH; RESET, MEAS_EN, CONVST, CLK i DATA domyslnie LOW


U21–U23 z loff. R36–R40: 33R przy wyjściu bufora; dobierac po pomiarze na koncu lacza (22..47R / 0R).




5 ZLACZA / mapa kontaktów bez zmian względem P03–R1

B2B J1: P05 obok CORE; pozycja 2 zaslepiona. Przymiarła fizyczna pozostaje warunkiem zamówienia PCB.

J1
DAQ B2B / RA socket 2x8



J2
ILOG / IDC 2x4 KEY 2




J3
ITEST / IDC 2x3 KEY 2



J4
SAFE / IDC 2x8 KEY 4



J5
DIR / IDC 2x4 KEY 4




J6
SFAULT / IDC 2x3 KEY 3




J7
TEMP / IDC 2x5 KEY 4



J8
CAN / IDC 2x3 KEY 4



J9
PANELCORE / Mini-Fit Jr 8p



Do recenzji / montaż i pomiary wymagają odbioru

Prototype / schematic + PCB review

Sheet: /LINKS/

File: LINKS.kicad_sch

Title: EGRLab P03 CORE / LINKS

Size: A3 Date: 2026-09-26

Rev: P03-R2

KiCad E.D.A. 10.0.6

Id: 5/5