




1 CORE / GPIO zachowane z v6.1; EN wspólne z MCP23017 i SUP_N do P04




M1: GPIO47/48 nieuzywane. RGB na GPIO38 odlaczyc. 3V3_CORE pochodzi z M1; nigdy nie laczyć z 3V3_I0.


U2: CURRENT_CS_N=1 blokuje oba tory. MEAS_BANK=0 po resecie. U1: A2..A0=0, adres 0x20.




Plik: POWER.kicad_sch



Plik: IO.kicad_sch



Plik: OUT.kicad_sch



Plik: LINKS.kicad_sch

Do recenzji / montaż i pomiary wymagają odbioru

Prototype / schematic + PCB review

Sheet: /

File: P03.kicad_sch

Title: EGRLab P03 CORE / P03

Size: A3 Date: 2026-09-27


Rev: P03-R3

KiCad E.D.A. 10.0.6

Id: 1/5

2 ZASILANIE I RESET / bez udzialu firmware

U5 + Q1: blokada przeplywu 5V_M1 -> 5V_SYS. Q1: dren=SYS, zrodlo=M1; dioda pasyzytnicza SYS -> M1.



TPS3808G33: prog 3.07 V, CT otwarte = zwloka ok. 20 ms. U4: bufor NIEODWRACAJACY, wyjscie OPEN DRAIN.

SUP_N = M1 EN + U1 RESET + J4.15 P04. Przycisk RESET/auto-reset M1 resetuje takze ekspander.

R34=220R ogranicza rozladowanie fabrycznego C_EN=1uF. Zachowac kondensator i pull-up 10K na Waveshare.

3 WEJSCIA / rezystory przed U11–U14 ustalają stan przy wpiętych module

CAN_RX=1; pozostałe sygnały=0. Stałe 0 na ADC/SPI nie potwierdza obecności ani poprawności pomiaru. P07 HOLD.

U11A 74LVC125A
U11B 74LVC125A
U11C 74LVC125A
U11D 74LVC125A
U11E 74LVC125A
U12A 74LVC125A
U12B 74LVC125A
U12C 74LVC125A
U12D 74LVC125A
U12E 74LVC125A
U13A 74LVC125A
U13B 74LVC125A
U13C 74LVC125A
U13D 74LVC125A
U13E 74LVC125A
U14A 74LVC125A
U14B 74LVC125A
U14C 74LVC125A
U14D 74LVC125A
U14E 74LVC125A

R32 10K / 1%
R31 10K / 1%
R33 10K / 1%
R30 10K / 1%
R3 10K / 1%
R26 10K / 1%
R2 10K / 1%
R7 10K / 1%
R28 10K / 1%
R29 10K / 1%
R6 10K / 1%
R8 10K / 1%
R27 10K / 1%

C5 100nF / X7R
C6 100nF / X7R
C7 100nF / X7R
C8 100nF / X7R

ADC_DOUTA
ADC_BUSY
SPI3_MISO
CAN_RX
HW_ARMED
INTERLOCK
LOGGER_CURRENT_OK
SENSOR_HEALTHY
ENA_DIAG
ENB_DIAG
LOGGER_CLEAR
TEST_PRESENT
TEST_KEY
3V3_CORE
GND


ADC_DOUTA_CORE
ADC_BUSY_CORE
SPI3_MISO_CORE
CAN_RX_CORE
HW_ARMED_CORE
INTERLOCK_CORE
LOGGER_CURRENT_OK_CORE
SENSOR_HEALTHY_CORE
ENA_DIAG_CORE
ENB_DIAG_CORE
LOGGER_CLEAR_CORE
TEST_PRESENT_CORE
TEST_KEY_CORE
3V3_CORE

Do recenzji / montaż i pomiary wymagają odbioru
Prototype / schematic + PCB review
Sheet: /IO/
File: IO.kicad_sch
Title: EGRLab P03 CORE / IO
Size: A3 Date: 2026-09-27 Rev: P03-R3
KiCad E.D.A. 10.0.6 Id: 3/5

3 WEJSCIA / rezystory przed U11–U14 ustalają stan przy wpiętych module

CAN_RX=1; pozostałe sygnały=0. Stałe 0 na ADC/SPI nie potwierdza obecności ani poprawności pomiaru. P07 HOLD.


Do recenzji / montaż i pomiary wymagają odbioru
Prototype / schematic + PCB review
Sheet: /IO/
File: IO.kicad_sch
Title: EGRLab P03 CORE / IO
Size: A3 | Date: 2026-09-27 | Rev: P03-R3
KiCad E.D.A. 10.0.6 | Id: 3/5



Size: A3	Date: 2026-09-27	Rev: P03-R3
KiCad E.D.A. 10.0.6		Id: 3/5

4 WYJSCIA / CS domyslnie HIGH; RESET, MEAS_EN, CONVST, CLK i DATA domyslnie LOW


U21–U23 z 1off. R36–R40: 33R przy wyjściu bufora; dobierac po pomiarze na koncu lacza (22..47R / 0R).




5 ZLACZA / mapa kontaktów bez zmian względem P03–R1

B2B J1: P05 obok CORE; pozycja 2 zaslepiona. Przymiarła fizyczna pozostaje warunkiem zamówienia PCB.

J1
DAQ B2B / RA socket 2x8



J2
ILOG / IDC 2x4 KEY 2




J3
ITEST / IDC 2x3 KEY 2



J4
SAFE / IDC 2x8 KEY 4



J5
DIR / IDC 2x4 KEY 4




J6
SFAULT / IDC 2x3 KEY 3




J7
TEMP / IDC 2x5 KEY 4



J8
CAN / IDC 2x3 KEY 4



J9
PANELCORE / Mini-Fit Jr 8p



Do recenzji / montaż i pomiary wymagają odbioru

Prototype / schematic + PCB review

Sheet: /LINKS/

File: LINKS.kicad_sch

Title: EGRLab P03 CORE / LINKS

Size: A3

Date: 2026-09-27

Rev: P03-R3

KiCad E.D.A. 10.0.6

Id: 5/5