



1 CORE / GPIO zachowane z v6.1; EN wspólne z MCP23017; do P04 przez bufor U6 (R4)



M1: GPIO47/48 nieuzywane. RGB na GPIO38 odłączyc. 3V3_CORE pochodzi z M1; nigdy nie łączyc z 3V3_I0.

U2: CURRENT_CS_N=1 blokuje oba tory. MEAS_BANK=0 po resece. U1: A2..A0=0, adres 0x20.



Plik: POWER.kicad_sch



Plik: IO.kicad_sch



Plik: OUT.kicad_sch



Plik: LINKS.kicad_sch

Do recenzji / montaż i pomiary wymagają odbioru

Prototype / schematic + PCB review

Sheet: /
File: P03.kicad_sch


Title: EGRLab P03 CORE / P03

Size: A3 Date: 2026-09-27
KiCad E.D.A. 10.0.6

Rev: P03-R4
Id: 1/5

2 ZASILANIE I RESET / bez udziału firmware

U5 + Q1: blokada przepływu 5V_M1 -> 5V_SYS. Q1: dren=SYS, zrodlo=M1; dioda pasywniczna SYS -> M1.



TPS3808G33: prog 3.07 V, CT otwarte = zwłoka ok. 20 ms. U4: bufor NIEODWRACAJACY, wyjście OPEN DRAIN.

SUP_N = M1 EN + U1 RESET; do P04 przez U6 (Schmitt) i R41 jako SUP_N_OUT na J4.15. RESET/auto-reset M1 resetuje też ekspander.

R34=220R ogranicza rozładowanie fabrycznego C_EN=1uF. Zachowac kondensator i pull-up 10K na WaveShare.

U6 SN74LVC1G17: wejście Schmitta znosi wolne zbocze EN (tau ok. 5 ms); P04 wymaga na wejściu LVC <= 10 ns/V (R4).

Do recenzji / montaż i pomiary wymagają odbioru

Prototype / schematic + PCB review

Sheet: /POWER/
File: POWER.kicad_sch

Title: EGRLab P03 CORE / POWER

Size: A3
KiCad E.D.A. 10.0.6


Date: 2026-09-27

Rev: P03-R4

Id: 2/5


3 WEJSCIA / rezystory przed U11–U14 ustalają stan przy wpiętym module

CAN_RX=1; pozostałe sygnały=0. Stale 0 na ADC/SPI nie potwierdza obecności ani poprawności pomiaru. P07 HOLD.



4 WYJSCIA / CS domyslnie HIGH; RESET, MEAS_EN, CONVST, CLK i DATA domyslnie LOW


U21–U23 z loff. R36–R40: 33R przy wyjściu bufora; dobierac po pomiarze na koncu lacza (22..47R / 0R).




5 ZLACZA / mapa kontaktów jak w P03–R1; R4: J4.15 = SUP_N_OUT (bufor U6)

B2B J1: P05 obok CORE; pozycja 2 zaslepiona. Przymiar­ka fizyczna pozostaje warunkiem zamowienia PCB.

J1
DAQ B2B / RA socket 2x8



J2
ILOG / IDC 2x4 KEY 2




J3
ITEST / IDC 2x3 KEY 2



J4
SAFE / IDC 2x8 KEY 4



J5
DIR / IDC 2x4 KEY 4




J6
SFAULT / IDC 2x3 KEY 3




J7
TEMP / IDC 2x5 KEY 4



J8
CAN / IDC 2x3 KEY 4



J9
PANELCORE / Mini–Fit Jr 8p



Do recenzji / montaż i pomiary wymagają odbioru
Prototype / schematic + PCB review
Sheet: /LINKS/
File: LINKS.kicad_sch

Title: EGRLab P03 CORE / LINKS

Size: A3
KiCad E.D.A. 10.0.6

Date: 2026–09–27

Rev: P03–R4

Id: 5/5