

10

LINKS

File: IO.kicad_sch

File: LINKS.kicad_sch

Prototype / schematic + PCB review


Title: EGRLab P03 CORE / P03

Rev: P03-R5

Id: 1/5

2 ZASILANIE I RESET / bez udzialu firmware

U5 + Q1: blokada przeplywu 5V_M1 -> 5V_SYS. Q1: dren=SYS, zrodlo=M1; dioda pasyzytnicza SYS -> M1.



TPS3808G33: prog 3.07 V, CT otwarte = zwloka ok. 20 ms. U4: bufor NIEODWRACAJACY, wyjscie OPEN DRAIN.


SUP_N = M1 EN + U1 RESET; do P04 przez U6 (Schmitt) i R41 jako SUP_N_OUT na J4.15. RESET/auto-reset M1 resetuje tez ekspander.

R34=220R ogranicza rozladowanie fabrycznego C_EN=1uF. Zachowac kondensator i pull-up 10K na Waveshare.

U4 LVC1G37: Schmitt + OPEN DRAIN. U6 LVC1G17: Schmitt + push-pull. P04 U9.5: wymagane zbocze <=10 ns/V, do pomiaru.


3 WEJSCIA / rezystory przed U11–U14 ustalaja stan przy wpietym module

CAN_RX=1; pozostale sygnaly=0. Stale 0 na ADC/SPI nie potwierdza obecności ani poprawności pomiaru. P07 HOLD.



4 WYJSCIA / CS domyslnie HIGH; RESET, MEAS_EN, CONVST, CLK i DATA domyslnie LOW


U21–U23 z loff. R36–R40: 33R przy wyjściu bufora; dobierac po pomiarze na koncu lacza (22..47R / 0R).




5 ZLACZA / mapa kontaktów jak w P03–R1; R4: J4.15 = SUP_N_OUT (bufor U6)

B2B J1: P05 obok CORE; pozycja 2 zaslepiona. Przymiararka fizyczna pozostaje warunkiem zamówienia PCB.


J1
DAQ B2B / RA socket 2x8



J2
ILOG / IDC 2x4 KEY 2




J3
ITEST / IDC 2x3 KEY 2



J4
SAFE / IDC 2x8 KEY 4



J5
DIR / IDC 2x4 KEY 4




J6
SFAULT / IDC 2x3 KEY 3




J7
TEMP / IDC 2x5 KEY 4



J8
CAN / IDC 2x3 KEY 4



J9
PANELCORE / Mini-Fit Jr 8p



Do recenzji / montaż i pomiary wymagają odbioru

Prototype / schematic + PCB review

Sheet: /LINKS/

File: LINKS.kicad_sch

Title: EGRLab P03 CORE / LINKS

Size: A3 Date: 2026-09-28

Rev: P03-R5

KiCad E.D.A. 10.0.6

Id: 5/5