













01 / Tor mocy

Oznaczenia lokalne PG.*. Identyczne nazwy sieci oznaczają połączenie elektryczne na wszystkich arkuszach.



02 / Zasilanie pomocnicze, wzorzec i reset

Sterowanie jest zasilane z VS przed odłącznikiem. AUX5 jest odrębną siecią od 5V_SYS EGRLab.

U1 LM2936Z-5.0/NOPB

- 1 OUT -> AUX5
- 2 GND -> GND
- 3 IN -> AUX_IN

U3 TL431BILP

- 1 K -> REF
- 2 A -> GND
- 3 REF -> REF


U4 MCP120-450DI/TO

- 1 RESET OC -> OK
- 2 VDD -> AUX5
- 3 VSS -> GND

R1 150 Ω



D5 1.5KE18A-E3/54



C7 22 uF / 35 V



C8 100 nF / 50 V



R2 1 Ω



C9 47 uF / 16 V



R3 820 Ω



R4 10 kΩ



C10 100 nF / 50 V



C11 100 nF / 50 V



U1 TO-92: 1=OUT, 2=GND, 3=IN. U3 TI LP: 1=K, 2=A, 3=REF. U4: wyłącznie bondout D.

C9 + R2 zapewniają wymagany ESR regulatora. Nie dodawać przypadkowego kondensatora na REF. U4 ściąga OK do masy podczas startu i brownout; typowe opóźnienie startu 350 ms.

03 / Okno napięciowe i histereza

OVP 18,00 V po kalibracji; powrót około 16,66 V. UVLO nominalnie 9,37 V / start 9,85 V.


U2 LM2903P

- 1 OUT1 OC -> OK
- 2 IN1 - -> OV_SENSE
- 3 IN1 + -> OV_REF
- 4 GND -> GND
- 5 IN2 + -> UV_SENSE
- 6 IN2 - -> REF
- 7 OUT2 OC -> OK
- 8 VCC -> AUX5

LM2903P: OUT1 (pin 1) i OUT2 (pin 7) są połączone z OK. OUT1 ściąga OK przy OV_SENSE > OV_REF. OUT2 ściąga OK przy UV_SENSE < REF.

D6 mierzy BAT_FUSED przed diodą mocy i blokuje napięcie ujemne. Jej spadek wchodzi do kalibracji RV1. RV1: pin 2 zwarty z pinem 1; przed uruchomieniem ustawić 0 Ω między (1+2) i 3.

D6 1N4148



R6 10 kΩ



R9 26.1 kΩ



R12 100 kΩ



C12 100 pF / 50 V



R5 54.9 kΩ



R7 10 kΩ



R10 10 kΩ



R13 2.2 kΩ



C13 1 nF / 50 V



RV1 3296W-1-502LF / 5 kohm

- 1 koniec + suwak -> OV_TRIM_TOP
- 2 suwak + pin 1 -> OV_TRIM_TOP
- 3 drugi koniec -> OV_SENSE

R8 220 kΩ



R11 249 kΩ



J3 INHIBIT: zwarcie = OFF



04 / Driver bramki - osobne tory ON i OFF

OFF: Q3/Q5 wyłączone, Q4 wyłączony, Q2 podciąga GATE do VS. ON: Q3/Q5/Q4 włączone, Q2 wyłączony.

Q2 2N5401G

1

2

3

E -> VS

B -> OFF_BASE

C -> OFF_COL

Q5 2N5551G

1

2

3

E -> GND

B -> RELEASE_BASE

C -> RELEASE_COL

D7 1N4148

A

K

BUF_D1

BUF_D2

R16 10 kΩ

1

2

ENABLE

GND

R19 4.7 kΩ

1

2

ENABLE

RELEASE_BASE

R23 2.2 kΩ

1

2

OFF_BASE

GND

R26 10 kΩ

1

2

RELEASE_PBASE

RELEASE_COL

Q3 2N5551G

1

2

3

E -> GND

B -> ON_BASE

C -> ON_COL

Q6 2N5551G

1

2

3

E -> ENABLE

B -> BUF_BASE

C -> AUX5

D8 1N4148

A

K

BUF_D2

BUF_BASE

R17 4.7 kΩ

1

2

ENABLE

ON_BASE

R20 47 kΩ

1

2

RELEASE_BASE

GND

R24 100 kΩ

1

2

OFF_BASE

VS

R27 47 Ω

1

2

OFF_COL

GATE

Q4 2N5401G

1

2

3

E -> VS

B -> RELEASE_PBASE

C -> OFF_BASE

R14 4.7 kΩ

1

2

OK

BUF_D1

R15 100 kΩ

1

2

BUF_BASE

GND

R18 47 kΩ

1

2

ON_BASE

GND

R21 4.7 kΩ

1

2

GATE

ON_COL

R25 47 kΩ

1


2

RELEASE_PBASE

VS

05 / Sygnał błędu i połączenie z EGRLab

J4 jest wymagane. Krótki błąd rozbraja zatrząsk ARM także przy podtrzymanym 3V3_IO.



J4.1 -> 3V3_IO istniejącej płyty

J4.2 -> SAFE_N = U9 SN74HC74N pin 1 istniejącej płyty

J4.3 -> GND_STAR

Przy ENABLE=0 tranzystor Q7 przewodzi i zwiera SAFE_N do masy. Przy ENABLE=1 Q8 blokuje Q7. Kolektor Q7 nie ma lokalnego pull-up i nie wprowadza 5 V na SAFE_N.

M5.J1/J3 zastępują J1.1/J1.2, a M5.J2/J4 zastępują J2.1/J2.2. Stary wejściowy SM8S24CA zastępuje PG.D1 15KPA24CA. F1, F2/F3/F4, KPWR, C_BULK i SMCJ18A przy VMOTOR pozostają.

Wszystkie oznaczenia na arkuszach 01-05 dotyczą nowego modułu. Nie utożsamiaj PG.Q8 ani PG.U4 z Q8/U4 istniejącej płyty. Napięcie ADC CH7 nadal pobierane jest z VPROT; firmware i pinout ESP32 nie wymagają zmiany.

Powrót napięcia przywraca VPROT. Ruch silnika wymaga nowego naciśnięcia ARM. Nie łączyć OK/AUX5 bezpośrednio z SAFE_N.

06 / Założenia i integracja

Dokumentacja montażowa i wymagania odbiorcze. Wyniki sprzętowe nie zostały jeszcze uzyskane.

Projekt własnego modułu ochrony zasilania zastępującego M5 / LM74800EVM-CD w EGRLab v4/v4.1. Wszystkie elementy nowego modułu są przewlekane. Data: 22.09.2026.

Status: projekt do wykonania i odbioru prototypu. Sprawdzono połączenia i obliczenia statyczne; nie wykonano pomiarów sprzętowych ani kwalifikacji automotive. Ochrona działa analogowo, niezależnie od ESP32. Dotychczasowe katalogi projektu pozostają bez zmian.

Co otrzymujesz

- EGRLab-PWR-THT-v1.pdf: schematy, połączenia, wykaz elementów i instrukcja odbioru.
- hardware/BOM.csv: każdy element z oznaczeniem, obudową i wymaganiami.
- hardware/do-zamowienia.csv: zgrupowane pozycje „nazwa; ilość szt.”, razem z materiałami montażowymi.
- hardware/netlist.csv: komplet połączeń pin-sieć. Nazwy sieci są globalne na wszystkich arkuszach.
- hardware/components.json: dane źródłowe elementów i połączeń.
- PROJEKT.md, URUCHOMIENIE.md: obliczenia, ograniczenia i pomiary odbiorcze.
- verification/report.json, src/verify.py: odtwarzalna kontrola połączeń i modelu DC.
- svg/: edytowalne arkusze schematu; src/: generatory dokumentacji.

Wybrana konstrukcja

Schemat toru mocy: arkusz 01. Sterowanie: arkusze 02-05.

Q1 to Vishay SUP53P06-20-E3, 60 V, TO-220AB, z określoną rezystancją przy VGS=-4,5 V. Zastępuje rozważany IRF5210: ogranicza straty i pozwala pracować przy niższym napięciu wejściowym. Jego zastosowanie jest związane z obecnością D1 oraz limitem zmierzonego napięcia VS 48 V w badanych impulsach. Nie montować zamiennie IRF5210 z pozostawionymi progami UVLO.

Parametr | Projekt / kryterium
Instalacja | 12 V; normalna praca 10,5-16 V
Prąd | 5 A łącznie, po odbiorze cieplnym; bezpiecznik F1 nadal 5 A
OVP, narastanie VIN | 18,00 V po regulacji RV1 przy temperaturze pokojowej
Powrót po OVP | nominalnie 16,66 V; nie regulować jako niezależnego progu
UVLO, opadanie VIN | nominalnie 9,37 V
Start po UVLO | nominalnie 9,85 V
Start po pojawieniu się AUX5 | opóźnienie MCP120: 150-700 ms, typowo 350 ms
Odwrotne podłączenie | blokada szeregową D2 i osobną D6 w pomiarze; próba -14 V, następnie -24 V przy ograniczeniu prądu
Prąd wsteczny do B+ | blokowany przez D2; pozostaje prąd upływu, zależny od temperatury
Nadmierne napięcie stałe | odłączenie; 24 V jest stanem błędu, nie napięciem pracy
Uruchamianie obciążenia | KPWR otwarty; pojemność bezpośrednio na VPROT maks. 220 uF, pobór podczas startu maks. 1,5 A
Temperatura modułu | projektowy zakres otoczenia 0-50°C; nie umieszczać w komorze grzania zaworu

Wartości progów są obliczeniami nominalnymi. Dioda pomiarowa, offset komparatora i temperatura przesuwają progi. RV1 ustawia rzeczywiste 18 V na zaciskach wejścia, a nie napięcie po diodzie mocy. Nie obiecujemy dokładności całego odcięcia ±0,1% tylko dlatego, że takie są rezystory.

Wpięcie do EGRLab

Oznaczenia na schematach tego dodatku są lokalne. Na przykład PG.Q8 oznacza Q8 tego modułu, a nie Q8 istniejącej płyty.

Nowy moduł | Istniejący projekt
J1.1 | BAT_FUSED, po F1; dawniej M5.J1
J1.2 | GND_STAR; dawniej M5.J3
J2.1 | VPROT; dawniej M5.J2
J2.2 | GND_STAR; dawniej M5.J4
J4.1 | 3V3_IO z istniejącej płyty
J4.2 | SAFE_N / U9 SN74HC74N pin 1 na istniejącej płycie
J4.3 | GND_STAR, wspólne odniesienie; nie wykonywać nowego połączenia do karoserii
J3 | styk INHIBIT; zwarcie pinów wyłącza moduł, normalnie rozwarne

J4 jest wymagane w docelowym EGRLab. Dzięki niemu również krótki błąd zasilania rozbraja zatrask ARM, nawet kiedy kondensatory podtrzymują 3V3_IO. Po ustąpieniu błędu wraca VPROT, ale ruch wymaga ponownego naciśnięcia ARM. J4.2 jest wyłącznie otwartym kolektorem. Nie łączyć sieci OK ani AUX5 z SAFE_N, ESP32 lub 3V3_IO.

Usuń z listy zakupów M5 LM74800EVM-CD oraz trzy rezystory przeznaczone do jego modyfikacji: 9,10 kΩ, 38,3 kΩ i 3,48 kΩ. W tym wariantcie PG.D1 15KPA24CA zastępuje stary wejściowy D1 SM8S24CA. F1 i jego oprawa są istniejące, nie kupuj drugiego zestawu do tego samego toru.

Pozostają F2/F3/F4, KPWR, lokalne C_BULK 1000 uF, SMCJ18A przy VMOTOR oraz wszystkie blokady silnika. Pojemność 1000 uF jest za otwartym KPWR i nie wlicza się do limitu 220 uF na VPROT podczas startu modułu. Jej późniejszy prąd ładowania przez KPWR nadal wymaga kontroli; PWR-THT nie jest ogranicznikiem prądu.

ADC CH7 nadal mierzy VPROT, z dotychczasowym dzielnikiem i kalibracją. SENSE_RAW jest węzłem zabezpieczenia, nie nowym wejściem ADC. Zmiana nie wymaga nowego pinu ESP32 ani modyfikacji firmware. W LOGGER przewody ECU-EGR pozostają w dotychczasowym torze przelotowym; nie wolno zasilać ich z VPROT.

Różnice względem modułu TI

Zachowane są funkcje potrzebne w tym projekcie: blokada odwrotnej polaryzacji i energii zwrotnej do B+, odłączenie OVP, sprzętowe wyłączenie oraz kształtowanie załączenia. Dodano UVLO i sygnał rozbrajający SAFE_N.

Dioda szeregową powoduje większy spadek napięcia i wydzielanie ciepła. Zakres pracy, czasy odcięcia i parametry impulsowe nie są kopiami LM74800EVM-CD. Nie ma trybu utrzymywania wyjścia na 18 V, aktywnego limitu prądu, podtrzymania loggera przy rozruchu ani gwarancji zachowania ostatnich danych SD po odcięciu.

Nie deklarujemy odporności na dowolny load dump ani zgodności z ISO 7637/16750. Moc „15 kW” transila dotyczy określonego impulsu, nie ciągłego pochłaniania energii. Odbiór zwarć, impulsów i temperatur jest opisany w URUCHOMIENIE.md. Do czasu jego wykonania jest to projekt prototypu, a nie zweryfikowany samochodowy zamiennik modułu TI.

07 / Wykaz elementów do zamówienia

Nowy moduł: 72 elementy elektryczne; ilości bez zapasowych sztuk. Istniejący F1 i jego oprawa pozostają.

Nazwa / wymagania	Szt.	Oznaczenia
THT 2-pin 5.08 mm >=10 A	2	J1, J2
THT 2-pin 2.54 mm / INHIBIT	1	J3
15KPA24CA; P600 axial	1	D1
STPS20100CT; TO-220AB	1	D2
SUP53P06-20-E3; TO-220AB	1	Q1
5KP18A; P600 axial	1	D3
BZX55C15; DO-35	1	D4
10 uF / 63 V; elektrolit 105°C; THT	1	C1
100 nF / 100 V; foliowy; THT	2	C2, C4
100 uF / 50 V; elektrolit 105°C; THT	1	C3
220 nF / 100 V; foliowy; THT	1	C5
47 nF / 100 V; foliowy; THT	1	C6
150 Ω; rezystor THT; 2 W; 5%	1	R1
1.5KE18A-E3/54; DO-201	1	D5
22 uF / 35 V; elektrolit 105°C; THT	1	C7
100 nF / 50 V; X7R; THT	3	C8, C10, C11
LM2936Z-5.0/NOPB; TO-92	1	U1
1 Ω; rezystor THT; 0.25 W; 1%	1	R2
47 uF / 16 V; elektrolit 105°C; THT; ESR C9+1 Ω: 0,3-8 Ω	1	C9
820 Ω; rezystor THT; 0.25 W; 1%	1	R3
10 kΩ; rezystor THT; 0.25 W; 1%	4	R4, R16, R30, R32
TL431BILP; TO-92	1	U3
LM2903P; DIP-8	1	U2
MCP120-450DI/TO; TO-92	1	U4
1N4148; DO-35	3	D6, D7, D8
54.9 kΩ; rezystor THT; 0.25 W; 0.1%	1	R5

Nazwa / wymagania	Szt.	Oznaczenia
3296W-1-502LF / 5 kohm; THT multiturn	1	RV1
10 kΩ; rezystor THT; 0.25 W; 0.1%	3	R6, R7, R10
220 kΩ; rezystor THT; 0.25 W; 0.1%	1	R8
26.1 kΩ; rezystor THT; 0.25 W; 0.1%	1	R9
249 kΩ; rezystor THT; 0.25 W; 0.1%	1	R11
100 kΩ; rezystor THT; 0.25 W; 1%	5	R12, R15, R22, R24, R31
100 pF / 50 V; C0G/NP0; THT	1	C12
1 nF / 50 V; COG/NP0; THT	1	C13
2.2 kΩ; rezystor THT; 0.25 W; 1%	1	R13
4.7 kΩ; rezystor THT; 0.25 W; 1%	3	R14, R17, R19
2N5551G; TO-92	5	Q6, Q3, Q5, Q7, Q8
47 kΩ; rezystor THT; 0.25 W; 1%	4	R18, R20, R25, R33
4.7 kΩ; rezystor THT; 0.5 W; 1%	2	R21, R28
2N5401G; TO-92	2	Q2, Q4
2.2 kΩ; rezystor THT; 2 W; 1%	1	R23
10 kΩ; rezystor THT; 0.5 W; 1%	1	R26
47 Ω; rezystor THT; 0.5 W; 1%	1	R27
LED zielona 3 mm; THT	1	LED1
6.8 kΩ; rezystor THT; 0.25 W; 1%	1	R29
THT 3-pin 2.54 mm / FAULT	1	J4
Radiator do D2, <=5 K/W w docelowej obudowie	1	montaż
Radiator do Q1, <=10 K/W w docelowej obudowie	1	montaż
Zestaw izolacyjny TO-220: podkładka + tulejka + śruba	2	montaż
Podstawka precyzyjna DIP-8	1	montaż
Płytki uniwersalna FR4 około 100 x 160 mm	1	montaż
Zworka 2,54 mm do J3, tylko do prób INHIBIT	1	montaż

Dodatkowo: przewody 1,5-2,5 mm² i sygnałowe, pasta termiczna, dystanse. Pełne wymagania: hardware/BOM.csv.

08 / Obliczenia, zakres ochrony i źródła

Dokumentacja montażowa i wymagania odbiorcze. Wyniki sprzętowe nie zostały jeszcze uzyskane.

Tor mocy i sterowanie

Obie anody STPS20100CT (D2.1 i D2.3) łączą się z BAT_FUSED, wspólna katoda D2.2 z VS. Q1 ma źródło na VS i dren na VPROT. Dioda strukturalna Q1 przewodzi z VPROT do VS; odwrotna orientacja tranzystora ominęłaby odcięcie OVP. D2 zatrzymuje przepływ z VS do akumulatora, także gdy energia wraca przez diodę Q1.

Zasilanie U1 pochodzi z VS, przed Q1. R1=150 Ω i D5 ograniczają obciążenie wejścia regulatora podczas przepięcia. D5 to 1.5KE18A, z VWM=15,3 V i VC=25,2 V przy katalogowym impulsie. Nie mylić go z 5KP18A, którego VWM wynosi 18 V. C7 ma 35 V. Przy 24 V na wejściu D5 może się nagrzewać również przy odłączonym wyjściu.

LM2936 ma wymaganie stabilności: główny kondensator wyjścia co najmniej 10 uF, ESR 0,3-8 Ω. Dlatego C9=47 uF ma szeregowy R2=1 Ω. Dobierz C9 o ESR poniżej 7 Ω również na zimno; nie usuwaj R2 po zamianie kondensatora na bardzo niskoimpedancyjny. Lokalne 100 nF przy układach pozostają.

TL431BILP pracuje jako wzorzec około 2,495 V. Przy AUX5=4,85 V i wysokiej wartości REF prąd przez R3=820 Ω pozostaje powyżej 2,8 mA przed odjęciem małych obciążeń, z zapasem wobec 1 mA wymaganego do regulacji. Na REF nie ma kondensatora: przypadkowo dobrana pojemność mogłaby wprowadzić niestabilność TL431.

MCP120 trzyma OK nisko podczas startu i spadku AUX5. U2.1/U2.7/U4.1 są otwartymi wyjściami i wolno je połączyć. R13 jest ich jedynym pull-up. Maksymalny statyczny prąd ściągania jest mniejszy niż 2,5 mA. D7/D8 oddzielają niski stan OK, który dla LM2903 może osiągać 0,7 V, od bazy bufora Q6.

Stan | Q3/Q5 | Q4 | Q2 | Q1
Brak AUX5 lub błąd | wyłączone | wyłączony | włączony, jeżeli istnieje VS | wyłączony
OK po zakończeniu POR | włączone | włączony | wyłączony | włączony
INHIBIT zwarty | wyłączone | wyłączony | włączony | wyłączony

Q2 ma stałą polaryzację bazy przez R23 i nie potrzebuje ESP32 ani AUX5, aby podciągać GATE do SOURCE. Q4 podczas prawidłowej pracy blokuje Q2. R21 kształtuje włączanie, natomiast Q2/R27 zapewniają oddzielny, mocniejszy tor wyłączania. R22 pozostaje pasywnym powrotem GATE do SOURCE. D4 ogranicza ujemne VGS; dodatkowo ogranicza przewodzeniem wprost.

To nie jest architektura odporna na każdą pojedynczą awarię elementu. Na przykład zwarcie D-S Q1 usuwa aktywne odcięcie. F1 chroni przewody i skutki zwarc, a nie gwarantuje przetrwania MOSFET-a przy każdym zwarciu wyjścia.

Progi

Osobna D6 pozwala mierzyć napięcie przed diodą mocy, bez doprowadzania ujemnego napięcia do wejść U2. Jej spadek nie zależy bezpośrednio od prądu silnika, ale zależy od temperatury. Kalibracja uwzględnia D6.

Niech VD będzie spadkiem D6, VL/VH niskim/wysokim napięciem OK, a RT=R5+RV1. Pomijając prądy polaryzacji i offset:

$$\begin{aligned}OV_REF &= (VREF/R7 + VOK/R8) / (1/R7 + 1/R8) \\VIN_OV &= VD + OV_REF * (1 + RT/R6) \\VIN_UV &= VD + VREF * (1 + R9/R10 + R9/R11) - VOK * R9/R11\end{aligned}$$

OVP wykorzystuje VH przy wyłączaniu i VL przy powrocie. UVLO wykorzystuje VL przy załączaniu i VH przy wyłączaniu. Ponieważ oba wyjścia dzielą OK, poniżej okna UV i powyżej okna OV sprzężenia są wspólne; okna nie nakładają się i nie powoduje to oscylacji w modelu DC.

Model z rzeczywistymi wartościami rezystorów, obciążeniem OK=80 uA, VD=0,60 V i prądem wejść 25 nA daje RV1 około 2,143

kΩ, OVP 18,00/16,66 V, UVLO 9,85/9,37 V. RV1 należy ustawić pomiarem, nie samą liczbą obrotów śruby.

Kontrola 5000 zestawów parametrów daje orientacyjną wrażliwość OVP około 17,52-18,54 V i UVLO około 9,01-9,77 V przy opadaniu. To nie gwarantowane granice: przyjęto m.in. VD=0,4-0,85 V, obciążenie OK=20-150 uA, tolerancję wzorca z dryftem, offset U2 do ±15 mV i prądy wejść do 500 nA. Kalibracja pokojowa usuwa część rozrzutu, lecz nie cały dryft termiczny.

W pobliżu progów OVP wejścia U2 są około 2,5 V, wewnątrz zakresu przy AUX5=5 V. Przy silnym przepięciu wejście pomiarowe może przekroczyć AUX5. Dla klasycznego TI LM2903P producent dopuszcza poprawny stan wyjścia, jeżeli drugie wejście jest we właściwym zakresie; wejście pomiarowe nadal pozostaje daleko poniżej maksymalnej wartości 36 V. Nie zakładać tej własności dla dowolnego innego komparatora. D6 blokuje wejście ujemne.

Straty i radiatory

Dla dwóch równolegle obciążonych sekcji D2 użyto producentowego przybliżenia strat przewodzenia. Dla Q1 przyjęto budżet RDS(on)=50 mΩ na gorąco: dwukrotność katalogowych 25 mΩ przy VGS=-4,5 V. Mnożnik temperaturowy jest założeniem projektowym wymagającym pomiaru.

Prąd | D2, oszacowanie | Q1, budżet gorący | Suma | Spadek sumaryczny
1 A | 0,56 W | 0,05 W | 0,61 W | 0,61 V
3,5 A | 2,02 W | 0,61 W | 2,63 W | 0,75 V
5 A | 2,94 W | 1,25 W | 4,19 W | 0,84 V

Do wymiarowania radiatora D2 przyjmij bardziej zachowawczo 4,75 W (5 A razy 0,95 V). Wymagaj radiatora D2 <=5 K/W oraz Q1 <=10 K/W, z uwzględnieniem rzeczywistej wentylacji obudowy. Przy otoczeniu 50°C i styku termicznym 1 K/W daje to około 79°C obudowy diody i 64°C obudowy MOSFET-a. Docelowo wymagamy obudów obu elementów poniżej 85°C i oszacowanego Tj poniżej 110°C.

Blaszka D2 ma potencjał VS, blaszka Q1 ma VPROT. Wspólny nieizolowany radiator zwarłby odłącznik. Zastosuj dwa radiatory lub podkładki i tulejki izolacyjne, a izolację sprawdź omomierzem po dokręceniu. Rth izolacji wlicz do bilansu.

Start, szybkie odcięcie i przepięcia

C5=220 nF wprowadza sprzężenie Millera, a R21=4,7 kΩ ogranicza prąd bramki. Orientacyjny prąd podczas plateau wynosi 1-3 mA, co daje narastanie około 5-14 V/ms. To oszacowanie, nie specyfikacja czasu ani limit prądu. C6 i rzeczywiste pojemności Q1 wpływają na przebieg.

Limit sumy pojemności bezpośrednio na VPROT wynosi 220 uF. Energia ładowania przy 17 V to około 32 mJ. Sama energia nie wystarcza do oceny MOSFET-a: zmierz jednocześnie VDS i ID, a przebieg porównaj z SOA SUP53P06-20, uwzględniając temperaturę obudowy i powtarzalność. Nie wolno uruchamiać tego modułu z już zasilanym silnikiem albo zwartym wyjściem.

Q2 ma prąd bazy około 5 mA przy VS=12 V i może szybko przeładować bramkę przez 47 Ω. Ładunek dodatkowego C5 przy zmianie 15 V to 3,3 uC; wraz z C6 i Q1 jest to kilka uC. Przy prądzie rzędu 50-100 mA czas jest rzędu dziesiątek mikrosekund. 100 us od przekroczenia 18,5 V do |VGS|<0,5 V to cel odbiorczy, nie wynik pomiaru ani gwarancja. Uwzględnij magazynowanie ładunku w Q4/Q5 i przewody montażowe.

D1 15KPA24CA ma w katalogowym impulsie VC=40,7 V przy 371 A i 25°C; D3 5KP18A ma VC=29,2 V. Ich zachowanie zależy od impulsu, temperatury i indukcyjności montażu. Przyjmujemy do odbioru: VS <=48 V i VPROT <=32 V w zdefiniowanych próbach impulsowych. Pozostaje zapas do 60 V Q1 oraz 36 V przetwornic TSR. To nie oznacza, że EGR może być długo zasilany 32 V: J4 musi od razu rozbroić SAFE_N/KPWR.

Nie ma potwierdzonej odporności na pełny, nieograniczony load dump. Przykładowe 100 V przez 400 ms i 2 Ω źródła

08 / Obliczenia, zakres ochrony i źródła / cd.

Dokumentacja montażowa i wymagania odbiorcze.

oznaczałyby setki dzuli do rozproszenia; oznaczenie 15 kW transila nie uzasadnia takiej zdolności. Wymagania dla testu samochodowego muszą wynikać z wybranego przebiegu i energii, a nie z samej nazwy elementu. Próbę wykonuje się odpowiednim generatorem; nie odłącza się akumulatora podczas pracy silnika.

Układ mechaniczny

Zaprojektowano montaż ręczny, bez WSON/QFN. Płytką uniwersalna FR4 około 100 x 160 mm może służyć prototypowi; to nie projekt gotowego PCB. Tor 5 A wykonaj przewodem miedzianym 1,5-2,5 mm², bez prowadzenia go ścieżkami płytki stykowej. Mocowania złączy i dużych transili muszą przenosić obciążenia mechaniczne.

D1 umieść przy wejściu, D3 przy Q1/J2. Pętłe transili do masy mają być możliwie krótkie i szerokie. Masę U2/U3 poprowadź osobno do GND_STAR, z dala od prądu impulsowego D1/D3. Q2, R27, D4, C5 i C6 umieść przy Q1. R1, R23, radiatory i transile odsuń od TL431/D6 oraz dzielników progowych. Nie dokładaj filtrów RC na OVP bez pomiaru czasu odcięcia.

Źródła producentów

Weryfikowane 22.09.2026. Dane elementów nie są wynikami pomiaru kompletnego modułu.

1. Vishay SUP53P06-20, doc. 68633: <https://www.vishay.com/docs/68633/sup53p06-20.pdf>
2. ST STPS20100CT: <https://www.st.com/resource/en/datasheet/stps20100.pdf>
3. TI LM2903/LM393, SLCS005AH, zwłaszcza tablice 5.10 i 5.11: <https://www.ti.com/lit/ds/symlink/lm393.pdf>
4. TI LM2936, SNOSC48O, pinout i sekcja 8.2: <https://www.ti.com/lit/ds/symlink/lm2936.pdf>
5. TI TL431, SLVS543S, obudowa LP: <https://www.ti.com/lit/ds/symlink/tl431.pdf>
6. Microchip MCP120/130, DS11184D: <https://ww1.microchip.com/downloads/en/devicedoc/11184d.pdf>
7. Littelfuse 15KPA: <https://www.littelfuse.com/assetdocs/tvs-diodes-15kpa-datasheet?assetguid=5152edba-6eab-4c4a-9bef-2c97b144328e>
8. Littelfuse 5KP: https://www.littelfuse.com/~media/electronics/datasheets/tvs_diodes/littelfuse_tvs_diode_5kp_datasheet.pdf.pdf
9. Vishay 1.5KE, doc. 88301: <https://www.vishay.com/docs/88301/15ke.pdf>
10. Vishay BZX55, doc. 85604: <https://www.vishay.com/docs/85604/bzx55.pdf>
11. onsemi 2N5551: <https://www.onsemi.com/download/data-sheet/pdf/2n5550-d.pdf>
12. onsemi 2N5401: <https://www.onsemi.com/download/data-sheet/pdf/2n5401-d.pdf>
13. Bourns 3296: <https://www.bourns.com/docs/product-datasheets/3296.pdf>

Nie dołączono kopii kart katalogowych do paczki; powyższe odnośniki identyfikują źródła do kontroli przed zakupem.

09 / Uruchomienie i protokół odbioru

Dokumentacja montażowa i wymagania odbiorcze. Wyniki sprzętowe nie zostały jeszcze uzyskane.

Pierwsze próby wykonaj bez ESP32, ADC, ECU i zaworu, z zasilaczem laboratoryjnym ograniczającym prąd. Potrzebne: multimetr, oscyloskop, obciążenie rezystancyjne/elektroniczne i pomiar temperatury. Wszystkie pomiary poniżej są do wykonania, nie są wynikami testów.

Masy zwykłych sond oscyloskopowych podłączaj wyłącznie do GND. VGS i VDS mierz sondą różnicową albo różnicą dwóch kanałów z obiema masami na GND. Nie zwieraj źródła MOSFET-a do przewodu ochronnego oscyloskopu i nie odłączaj PE oscyloskopu.

1. Kontrola bez zasilania

Sprawdź pełną netlistę, polaryzację D2/D3/D4/D5/D6, elektrolitów oraz E-B-C Q2...Q8. U1: 1=OUT, 2=GND, 3=IN. U3 TI LP: 1=K, 2=A, 3=REF; 1 i 3 są zwarte. U4 musi mieć bondout D. Odmienne oznaczenie MCP120 oznacza możliwość innej kolejności wyprowadzeń.

Q1: G-D-S od lewej przy widoku na oznaczenie, nóżki w dół; tab=D=VPROT. D2: A1-K-A2, tab=K=VS. Sprawdź izolację radiatorów oraz brak zwarcia VS-VPROT. Ustaw RV1 na 0 Ω między (1+2) a 3, co daje zachowawczo obniżony próg OVP. Nie ustawiaj położenia na podstawie kierunku obrotu śruby.

2. Zasilanie i blokada

Zewrzyj J3. Podaj 13,8 V z limitem 100 mA. Na AUX5 powinno być 4,85-5,15 V, REF około 2,495 V. Sprawdź oscyloskopem stabilność AUX5 i REF. [VGS] powinno być poniżej 0,5 V, LED zgaszona; VPROT może chwilowo zawierać ładunek kondensatora, po ustaleniu z obciążeniem 1 kΩ powinno być poniżej 0,5 V.

Brak oscylacji i poprawne napięcie statyczne są oddzielnymi warunkami. Jeżeli U1 oscyluje, sprawdź ESR C9/R2 oraz połączenia masy, zamiast dodawać przypadkowe kondensatory.

3. Start i zanik zasilania sterowania

Usuń zworkę J3. Z obciążeniem 1 kΩ obserwuj AUX5, OK, GATE i VPROT podczas pełnego wyłączenia/włączenia wejścia. Załączenie ma wystąpić po zwolnieniu U4, zwykle około 350 ms; dopuszczalne 150-700 ms plus czas narastania AUX5. Powolny wzrost VIN, szybkie podłączenie 13,8 V oraz start od razu z 24 V nie mogą uruchomić obciążenia w stanie błędu.

Sprawdź również start z 18-24 V: wyjście pozostaje wyłączone. Po powrocie napięcia do okna wraca zasilanie. Opóźnienie U4 dotyczy ponownego pojawienia się prawidłowego AUX5; nie powtarza się automatycznie po każdym OVP, jeżeli AUX5 nie zanikło.

Test utraty sterowania: wyłącz wejście, rozładuj kondensatory, odłącz wejście U1 lub R1, następnie podaj 13,8 V z limitem 100 mA. Q1 ma pozostać wyłączony dzięki Q2. Nie wyjmuj elementów pod napięciem.

4. Kalibracja OVP i sprawdzenie UVLO

Z obciążeniem 1 kΩ zwiększaj VIN od 14 V, regulując RV1 tak, aby wyłączenie następowało przy 18,00 V ±0,10 V w temperaturze pokojowej. Przed każdym powtórzeniem obniż VIN poniżej 16 V. Pomiar wykonuj na J1.1 względem J1.2.

Po odcięciu powoli zmniejszaj VIN. Powrót powinien nastąpić około 16,66 V; kryterium pokojowe 16,2-17,2 V. Sprawdź UVLO: nominalnie wyłączenie 9,37 V, ponowne włączenie 9,85 V. Kryteria pokojowe: wyłączenie 9,0-9,8 V, start 9,4-10,3 V, histereza co najmniej 0,25 V. Ustawienia OVP nie używaj do regulacji UVLO.

Powtórz progi przy 0°C i 50°C modułu, bez kondensacji. Projektowy odbiór: OVP 17,4-18,6 V, histereza OVP co najmniej 0,9 V.

Wyniki poza zakresem wymagają korekty projektu lub doboru elementów, a nie oznaczenia ich jako zaliczone.

5. Sprzętowe rozbrojenie EGRLab

Najpierw sprawdź J4 bez właściwej płyty: zewnętrzne 3,3 V do J4.1, masa do J4.3, testowy pull-up 10 kΩ z J4.2 do 3,3 V. W prawidłowym stanie kolektor ma być rozarty: na J4.2 około 3,3 V. Zwarcie J3, OVP, UVLO i zanik AUX5 mają obniżyć J4.2 poniżej 0,4 V.

Następnie podłącz J4 do 3V3_IO/SAFE_N/GND_STAR właściwej płyty, bez dodatkowego pull-up, przy odłączonym silniku. Sprawdź, że po błędzie HW_ARMED=0 i pozostaje 0 także po powrocie zasilania. Ponowne ARM musi być fizycznym naciśnięciem przycisku. To kryterium obejmuje krótki impuls OVP, podczas którego 3V3_IO nie zanika.

6. Obciążenie i nagrzewanie

Z radiatorem i bez silnika zwiększaj obciążenie: 0,1 A, 1 A, 3,5 A, 5 A. Dla 5 A przejdź na właściwy bezpiecznik i limit zasilacza odpowiedni do testu, po wcześniejszym przejściu prób mniejszych prądów. Sprawdź 10,5 V, 13,8 V i 16 V wejścia.

Warunki: [VGS] co najmniej 4,5 V w ustalonym stanie ON, a napięcie na bramce nie przekracza dopuszczalnego VGS. Przy 5 A projektowy gorący spadek VS-VPROT ≤0,25 V; D2 sprawdzić osobno. D2 i Q1 obudowa <85°C, oszacowane złącze <110°C. Test do ustalenia temperatury, co najmniej 30 minut przy maksymalnym obciążeniu, również w zamkniętej obudowie i przy otoczeniu 50°C.

Przy zasilaniu 24 V i odciętym wyjściu wykonaj 10-minutową próbę: nie może powrócić VPROT ani wystąpić oscylacja; skontroluj również D5, R1, R23 i U1. Zabezpieczenie nie jest przeznaczone do stałej eksploatacji w instalacji 24 V.

7. Załączanie i dynamiczne OVP

Zastąp elektronikę obciążeniem próbnym. Przy otwartym KPWR sprawdź start z sumą pojemności do 220 uF i obciążeniem do 1,5 A. Zmierz prąd szczytowy, przebieg VDS/ID i czas narastania. Cel prądu szczytowego do 5 A dla tego testu; nie jest to działający sprzętowy limit. Porównaj ścieżkę pracy Q1 z jego SOA, również na gorąco. Jeśli prąd lub SOA nie spełnia kryterium, zatrzymaj integrację i zmień układ kształtowania załączenia.

Wykonaj kontrolowane przejście 14 -> 24 V z ograniczoną energią źródła i atrapą obciążenia, zaczynając od małego prądu. Mierz od chwili przekroczenia 18,5 V do [VGS]<0,5 V; cel ≤100 us. Obserwuj FAULT_OC i SAFE_N. Nie wolno na tej podstawie deklarować wyników dla innego czasu narastania, impedancji źródła czy temperatury.

Spadek VPROT do zera nie jest miarą szybkości odłączenia Q1: kondensatory nadal trzymają energię. Mierz VGS oraz prąd wyjściowy. Wyjście przy małym obciążeniu może opadać setki milisekund.

8. Odwrotna polaryzacja i prąd wsteczny

Po rozładowaniu wyjścia podaj -14 V przez ograniczenie prądu, potem -24 V. Nie może wzrosnąć VPROT ani AUX5. Nie wykonuj pierwszej próby odwrotności bezpośrednio z akumulatora.

Prąd wsteczny badaj osobnym źródłem 14 V podłączonym do VPROT, ze źródłem wejściowym odłączonym i kontrolowanym obciążeniem po stronie BAT_FUSED. Zmierz przepływ od wyjścia do wejścia i powtórz po rozgrzaniu. Dioda Schottky'ego ma upływ: cel użytkowy ≤1 mA przy 25°C i ≤5 mA przy temperaturze obudowy D2 85°C wymaga sprawdzenia, nie wynika jako gwarancja z datasheetu dla tych konkretnych warunków. W razie przekroczenia trzeba dobrać diodę o mniejszym upływie lub zaakceptować zmierzony limit w nowej rewizji.

09 / Uruchomienie i protokół odbioru / cd.

Dokumentacja montażowa i wymagania odbiorcze.

9. Impulsy, silnik i zakres zaliczenia

Odbiór impulsowy wymaga generatora o znanym przebiegu, impedancji i energii. Zapisz te parametry, temperaturę oraz wyniki dla VS, VPROT, VGS i SAFE_N. Kryteria projektu: VS<=48 V, VPROT<=32 V, |VGS|<18 V; energia w transilach i punkt pracy Q1 wewnątrz granic producenta z zapasem temperaturowym. Bez tych pomiarów odporność automotive pozostaje niepotwierdzona. Nie wykonuj próby load dump przez odpinanie akumulatora w pracującym samochodzie.

Dopiero po próbach z atrapą podłącz EGR standalone. Sprawdź załączenie KPWR i prąd ładowania C_BULK 1000 uF. Powtórz hamowanie i zmianę kierunku przy największej dopuszczonej energii, monitorując VMOTOR i VPROT. D3 nie zastępuje lokalnego SMCJ18A przy mostku. Regeneracja nie może być odprowadzana do akumulatora przez D2, dlatego lokalne tłumienie pozostaje konieczne.

Odporność na zwarcie nie jest potwierdzona samym F1=5 A. Test zwarcia wykonuje się najpierw z ograniczonym źródłem i po ocenie SOA/I²t bezpiecznika; odcięcie programowe silnika nie jest ochroną przed zwarciem przed mostkiem. Wynik ma być oddzielnie zapisany. Nie zwiększaj F1, żeby ukryć przepalanie przy starcie.

Protokół

- Próba | Warunki, wynik, data | Zaliczone
- Pinout, izolacja radiatorów | | NIE ZBADANO
- AUX5/REF stabilność | | NIE ZBADANO
- Start 0 -> 13,8 V i 0 -> 24 V | | NIE ZBADANO
- Zanik AUX5 / INHIBIT | | NIE ZBADANO
- OVP/UVLO w 0/25/50°C | | NIE ZBADANO
- SAFE_N, krótki błąd i ponowne ARM | | NIE ZBADANO
- 5 A, temperatura i spadek napięcia | | NIE ZBADANO
- 24 V przez 10 minut, wyjście OFF | | NIE ZBADANO
- Start C<=220 uF / I<=1,5 A i SOA | | NIE ZBADANO
- Czas OVP oraz przepięcie wyjścia | | NIE ZBADANO
- 14/-24 V, upływ wsteczny | | NIE ZBADANO
- Impulsy: przebieg, impedancja, energia | | NIE ZBADANO
- Zwarcie / koordynacja F1 / SOA | | NIE ZBADANO
- KPWR, silnik, regeneracja | | NIE ZBADANO

Kopię wypełnionego protokołu dołączyć do egzemplarza. „Zaliczone DC” nie oznacza zaliczenia impulsów ani zgody na dowolne warunki pod maską.