



1 CORE / GPIO zachowane z v6.1; EN wspólne z MCP23017; do P04 przez bufor U6 (R4)




M1: GPIO47/48 nieuzywane. RGB na GPIO38 odlaczyc. 3V3_CORE pochodzi z M1; nigdy nie laczyć z 3V3_I0.

U2: CURRENT_CS_N=1 blokuje oba tory. MEAS_BANK=0 po resecie. U1: A2..A0=0, adres 0x20.




R6: PFAIL_N z P02 R4 (J_BP2.16) -> R42 1K -> GPIO3 (J1-13). R43 100K do 3V3_CORE po stronie złącza: bez P02 = H (zasilanie OK)



2 ZASILANIE I RESET / bez udziału firmware

U5 + Q1: blokada przepływu 5V_M1 -> 5V_SYS. Q1: dren=SYS, zrodlo=M1; dioda pasywniczna SYS -> M1.



TPS3808G33: prog 3.07 V, CT otwarte = zwłoka ok. 20 ms. U4: bufor NIEODWRACAJACY, wyjście OPEN DRAIN.

SUP_N = M1 EN + U1 RESET; do P04 przez U6 (Schmitt) i R41 jako SUP_N_OUT na J_BP3.12. RESET/auto-reset M1 resetuje też ekspander.

R34=220R ogranicza rozładowanie fabrycznego C_EN=1uF. Zachowac kondensator i pull-up 10K na Waveshare.

U4 LVC1G37: Schmitt + OPEN DRAIN. U6 LVC1G17: Schmitt + push-pull. P04 U9.5: wymagane zbocze <=10 ns/V, do pomiaru.

Format S1, klasa L, poziom 2 / schemat i PCB do recenzji

Prototype / schematic + PCB review

Sheet: /POWER/
File: POWER.kicad_sch

Title: EGRLab P03 CORE / POWER

Size: A3

Date: 2026-09-29


Rev: P03-R6

KiCad E.D.A. 10.0.6

Id: 2/6


3 WEJSCIA / rezystory przed U11–U14 ustalają stan przy wpiętym module

CAN_RX=1; pozostałe sygnały=0. Stale 0 na ADC/SPI nie potwierdza obecności ani poprawności pomiaru. P07 HOLD.



4 WYJSCIA / CS domyslnie HIGH; RESET, MEAS_EN, CONVST, CLK i DATA domyslnie LOW

U21–U23 z loff. R36–R40: 33R przy wyjsci bufora; dobierac po pomiarze na koncu lacza (22..47R / 0R).



5 ZŁACZA KRAWĘDZI A / IDC 2x10 katowe, po jednym na slot (S1, S2, S3); taśma ok. 30 mm do P12

R6 zastępuje J1 (DAQ B2B), J2–J8 (IDC), J9 (PANELCORE) i J10 (LV03). Sieci bez zmian. Pinout i uzasadnienia: docs/J_BP.csv, README.

Nieparzyste = GND poza wyjątkami (sygnały statyczne i zasilanie). ADC_SCLK, SPI3_SCLK i MEAS_EN z GND po obu stronach.




5V_SYS (J_BP2.17, 19, 20) i 3V3_I0 (J_BP3.5) pochodzą z P02 R4 przez P12. P12 rozprowadza ADC_SCLK i ADC_DOUTA do P05, P06 i P07.



J_BP1
J_BP1 / IDC 2x10 RA (S1)

J_BP2
J_BP2 / IDC 2x10 RA (S2)

J_BP3
J_BP3 / IDC 2x10 RA (S3)



Format S1, klasa L, poziom 2 / schemat i PCB do recenzji

Prototype / schematic + PCB review

Sheet: /LINKS/
File: LINKS.kicad_sch

Title: EGRLab P03 CORE / LINKS

Size: A3

Date: 2026-09-29


Rev: P03-R6

KiCad E.D.A. 10.0.6

Id: 5/6

6 LISTWY SERWISOWE KRAWEDZI B / goldpin 1x13 katowy, GND na pinach 1 i 13

Kazdy kolek poza GND przez rezystor przy wezle: 1K szyny do 5 V i logika, 10K wezly wysokoimpedancyjne (S1 par. 6). Tresc: docs/SERWIS.csv.



SUP_N = EN modulu (J1-3) = RESET MCP23017. Punkty SPI mierzyc na koncu lacza (P05, P09), nie tutaj.