

P09-R2 / 01 MODULY TERMOPAR I ZASILANIE

Zakupione MAX31856 XU z oferty 18805671895. Pinout ze zdjęcia: regulator i rozstaw wymagają pomiaru.





JP1/JP2 początkowo BEZ ZWOREK. 1-2: VIN=3V3 do kwalifikacji; 2-3: 5V tylko po sprawdzeniu modułu.

JP1
VIN SELECT



J3

TC1







JP2
VIN SELECT



J4

TC2



3Vo obu modułów: osobne punkty pomiarowe, NIE łączyc ze sobą ani z 3V3_I0.

Termopary K izolowane do zacisków na modułach. Nie prowadzić sygnału termopary przez nosnik P09.



Format S1 1/3, slot S3 level 3; schematic only, no PCB; hardware not tested

Prototype / schematic + PCB review

Sheet: /
File: P09.kicad_sch

Title: EGRLab P09 TEMP



Size: A3 Date: 2026-09-29

KiCad E.D.A. 10.0.6

Rev: P09-R2

Id: 1/4

U1: Nexperia 74LVC125AD z loff, zasilanie 3V3_I0. Nie zamieniac na HC125.



Zewnętrzne CS mają pull–up 10k; SCLK/SDI pull–down 100k. P03 U23 ma loff przy wylaczonej P03.

SPI TEMP początkowo 1 MHz, mode 1; CS setup/hold po 2 takty i przerwa obu CS HIGH przed zmianą kanału.

Format S1 1/3, slot S3 level 3; schematic only, no PCB; hardware not tested
Prototype / schematic + PCB review
Sheet: /SPI/
File: SPI.kicad_sch


Title: EGRLab P09 TEMP
Size: A3 Date: 2026–09–29 Rev: P09–R2
KiCad E.D.A. 10.0.6 Id: 2/4

P09–R2 / 03 WYBOR MISO I OCHRONA WSPOLNEJ MAGISTRALI

CS1 CS2: 0 1 -> TC1; 1 0 -> TC2; 0 0 oraz 1 1 -> oba wyjscia Hi-Z.

U3: A=CS1, B=CS2; Y2 steruje OE1, Y1 steruje OE2. Oba CS=LOW nie zwieraja wyjsc SDO.

Tabela dotyczy stanów ustalonych. Przed drugim CS zapewnić oba HIGH >=1 us; 100R ograniczają prąd przejściowy.



Format S1 1/3, slot S3 level 3; schematic only, no PCB; hardware not tested

Prototype / schematic + PCB review

Sheet: /SELECT/
File: SELECT.kicad_sch

Title: EGRLab P09 TEMP


Size: A3 Date: 2026-09-29
KiCad E.D.A. 10.0.6

Rev: P09–R2
Id: 3/4

P09–R2 / 04 WIAZKI I PUNKTY POMIAROWE


J_BP -> płytka polaczen P12 (tasma IDC), krawedz A, srodek slotu S3. Piny nieparzyste GND; parzyste: 5V_SYS x2, 3V3_I0, SPI3_SCLK/MOSI/MISO, TC1_CS, TC2_CS.

Zastepuje wiazki LV09 (P02–R3/J9) i TEMP (P03–R2/J7) z R1. Zasilanie tylko takie, jakiego P09 uzywa.



SERWIS (krawedz B): GND na obu koncach, kazdy kolek przez 1k (R20..R30) postawione przy wezle; katowy goldpin, kolki ok. 6 mm za krawedz plytki.

Rezystor: pin 1 = siec macierzysta (wezel), pin 2 = SRV_<siec> -> kolek. 3Vo modulow: tylko przez swoj rezystor do kolka.



FLT i DRDY modulow sa nieprzylaczone (NC). Punkty spoza listwy (SCLK/MOSI/CS wejsciove, FLT, DRDY) wymagaja rozebrania stosu albo pomiaru na P03.

Format S1 1/3, slot S3 level 3; schematic only, no PCB; hardware not tested
Prototype / schematic + PCB review

Sheet: /CONNECT/
File: CONNECT.kicad_sch

Title: EGRLab P09 TEMP

Size: A3	Date: 2026–09–29	Rev: P09–R2
KiCad E.D.A. 10.0.6		Id: 4/4