




1 CORE / GPIO zachowane z v6.1; EN wspólne z MCP23017; do P04 przez bufor U6 (R4)




M1: GPIO47/48 nieuzywane. RGB na GPIO38 odlaczyc. 3V3_CORE pochodzi z M1; nigdy nie laczyć z 3V3_I0.

U2: CURRENT_CS_N=1 blokuje oba tory. MEAS_BANK=0 po resece. U1: A2..A0=0, adres 0x20.



R6: PFAIL_N z P02 R4 (J_BP2.16) -> R42 1K -> GPIO3 (J1-13). R43 100K do 3V3_CORE po stronie złącza: bez P02 = H (zasilanie OK).



Format S1, klasa L, poziom 2 / tylko schemat, do recenzji

Prototype / schematic + PCB review

Sheet: /

File: P03.kicad_sch

Title: EGRLab P03 CORE / P03

Size: A3

Date: 2026-09-29

Rev: P03-R6

KiCad E.D.A. 10.0.6


Id: 1/6

2 ZASILANIE I RESET / bez udziału firmware

U5 + Q1: blokada przepływu 5V_M1 → 5V_SYS. Q1: dren=SYS, zrodło=M1; dioda pasożytnicza SYS → M1.



USB -> fabryczna D1 Waveshare -> 5V_M1. 5V_M1 -> LDO M1 -> 3V3_CORE. U5 nie ogranicza prądu.



TPS3808G33: prog 3,07 V, CT otwarte = zwłoka ok. 20 ms. U4: bufor NIEODWRACAJACY, wyjście OPEN DRAIN.

SUP_N = M1 EN + U1 RESET; do P04 przez U6 (Schmitt) i R41 jako SUP_N_OUT na J_BP3.12. RESET/auto-reset M1 resetuje też ekspander.

R34=220R ogranicza rozładowanie fabrycznego C_EN=1uF. Zachować kondensator i pull-up 10K na Waveshare.

U4 LVC1G37: Schmitt + OPEN DRAIN. U6 LVC1G17: Schmitt + push-pull. P04 U9.5: wymagane zbocze ≤ 10 ns/V, do pomiaru.

Format S1, klasa L, poziom 2 / tylko schemat, do recenzji

Prototype / schematic + PCB review

Sheet: /POWER/

File: POWER.kicad_sch

Title: EGRLab P03 CORE / POWER

Size: A3

Date: 2026-09-29


Rev: P03-R6

KiCad E.D.A. 10.0.6

Id: 2/6


3 WEJSCIA / rezystory przed U11–U14 ustalaja stan przy wpietym module

CAN_RX=1; pozostale sygnaly=0. Stale 0 na ADC/SPI nie potwierdza obecności ani poprawności pomiaru. P07 HOLD.



4 WYJSCIA / CS domyslnie HIGH; RESET, MEAS_EN, CONVST, CLK i DATA domyslnie LOW

U21–U23 z loff. R36–R40: 33R przy wyjściu bufora; dobierac po pomiarze na koncu lacza (22..47R / 0R).



Format S1, klasa L, poziom 2 / tylko schemat, do recenzji

Prototype / schematic + PCB review

Sheet: /OUT/

File: OUT.kicad_sch

Title: EGRLab P03 CORE / OUT

Size: A3

Date: 2026-09-29

Rev: P03-R6


KiCad E.D.A. 10.0.6

Id: 4/6



6 LISTWY SERWISOWE KRAWEDZI B / goldpin 1x13 katowy, GND na pinach 1 i 13

Kazdy kolek poza GND przez rezystor przy wezle: 1K szyny do 5 V i logika, 10K wezly wysokoimpedancyjne (S1 par. 6). Tresc: docs/SERWIS.csv.



SUP_N = EN modulu (J1-3) = RESET MCP23017. Punkty SPI mierzyc na koncu lacza (P05, P09), nie tutaj.