




1 CORE / GPIO zachowane z v6.1; EN wspólne z MCP23017; do P04 przez bufor U6 (R4)




M1: GPIO47/48 nieuzywane. RGB na GPIO38 odlaczyc. 3V3_CORE pochodzi z M1; nigdy nie laczyć z 3V3_I0.

U2: CURRENT_CS_N=1 blokuje oba tory. MEAS_BANK=0 po resecie. U1: A2..A0=0, adres 0x20.




R6: PFAIL_N z P02 R4 (J_BP2.16) -> R42 1K -> GPIO3 (J1-13). R43 100K do 3V3_CORE po stronie złącza: bez P02 = H (zasilanie OK).




3 WEJSCIA / rezystory przed U11–U14 ustalają stan przy wpiętym module

CAN_RX=1; pozostałe sygnały=0. Stale 0 na ADC/SPI nie potwierdza obecności ani poprawności pomiaru. P07 HOLD.



4 WYJSCIA / CS domyslnie HIGH; RESET, MEAS_EN, CONVST, CLK i DATA domyslnie LOW


U21–U23 z loff. R36–R40: 33R przy wyjściu bufora; dobierac po pomiarze na koncu lacza (22..47R / 0R).







6 LISTWY SERWISOWE KRAWEDZI B / goldpin 1x13 katowy, GND na pinach 1 i 13



Kazdy kolek poza GND przez rezystor przy wezle: 1K szyny do 5 V i logika, 10K wezly wysokoimpedancyjne (S1 par. 6). Tresc: docs/SERWIS.csv.




J_SV1
J_SV1 / goldpin 1x13 RA (S1)



J_SV2
J_SV2 / goldpin 1x13 RA (S2)



J_SV3
J_SV3 / goldpin 1x13 RA (S3)



SUP_N = EN modulu (J1-3) = RESET MCP23017. Punkty SPI mierzyc na koncu lacza (P05, P09), nie tutaj.

Format S1, klasa L, poziom 2 / tylko schemat, do recenzji

Prototype / schematic + PCB review

Sheet: /SERWIS/
File: SERWIS.kicad_sch

Title: EGRLab P03 CORE / SERWIS

Size: A3 Date: 2026-09-29

Rev: P03-R6

KiCad E.D.A. 10.0.6

Id: 6/6