
ELEKTRONİK DEVRE TASARIMI

28 V POWER CONTROL INTERFACE

Koruma devreli güç dağıtımı, STM32 tabanlı analog ölçüm ve CAN haberleşme arayüzü



Şekil 1 — KiCad projesinden alınmış 3D PCB görünümü.

HAZIRLAYAN
Görkem Orakbiçen

Durum: Şematik ve dört katmanlı PCB tasarımı tamamlanmış devre. Fiziksel üretim yapılmadı.

01 ÖZET

Bu çalışma, nominal 28 V DC kaynaktan çalışan bir izleme ve haberleşme kartının şematik tasarımını, PCB yerleşimini ve hesapla ön doğrulamasını kapsamaktadır. Girişte sigorta, TVS ve PMOS ters polarite koruması; devamında 5 V senkron buck dönüştürücü, 3.3 V LDO, STM32 mikrodenetleyici ve CAN fiziksel katmanı bulunmaktadır.

Metrik	Tasarım değeri / durum
Nominal giriş	28 V DC
Ana güç dönüştürücü	LM5164 · 5 V / 1 A hedefi
Logic rail	TLV75533 · 3.3 V
Mikrodenetleyici	STM32G0B1CBT6 · HSE 16 MHz
CAN fiziksel katman	NXP TJA1049T/3
Kart boyutu / katman	70.25 × 67.75 mm · 4 bakır katmanı
PCB kayıtları	52 ayak izi · 311 yol segmenti · 49 normal via
DRC durumu	0 hata


Tasarımın kapsam sınırları

Belirli bir havacılık/otomotiv transient standardı, IP koruma seviyesi, çalışma ömrü, EMC emisyon bağışıklığı veya sertifikasyon hedefi tanımlanmamıştır. Hesaplamalar nominal değerler ve seçilmiş varsayımlar üzerinden yapılmıştır; ölçüm veya sertifikasyon sonucu değildir.

Bu dokümanda açıklananlar

Gerçek PCB görüntüleri, şematik değerlerden elde edilmiş sayısal hesaplar, kritik komponent seçimi gerekçeleri, üretilebilirlik kontrol listesi, ayrı Excel/CSV BOM ve tasarım sürecinden öğrenilen dersler.

02 Sistem mimarisi



Şekil 2 — Sistem blok diyagramı.


Ana görev

- Giriş: J1 terminalinden alınan 28 V, F1 ile aşırı akım; D2 ile kısa süreli gerilim darbeleri; Q1 ile ters polarizasyon koruması vardır.
- Güç dönüştürme: U1 LM5164, yaklaşık 5 V hattı oluşturur; U2 TLV75533 bu hattan 3.3 V üretir.
- İzleme: STM32, direnç bölücülerle ölçeklenen 5 V ve 28 V düğümlerini iki ADC kanalında ölçer.
- Haberleşme: Mikrodenetleyici CAN denetleyicisi, U4 TJA1049 ile diferansiyel CANH/CANL fiziksel hattına bağlanır.
- Servis: J2 SWD başlığı ve NRST düğmesi, programlama ve hata ayıklama erişimi sağlar.

Önemli not

Giriş “28 V nominal” olarak tanımlanmıştır; toleranslı sürekli maksimum değer ve transient dalga şekli ayrıca belirlenmediğinden TVS-fuse koordinasyonu kesin doğrulanmış sayılmaz.

03 Giriş koruması



Şekil 3 — F1 / D2 / Q1 yapısının sadeleştirilmiş gösterimi.

Ref	Parça / parametre	Tasarım görevi
J1	Phoenix 2 pin · 5.08 mm	28 V ve GND kablo girişi
F1	Littelfuse 0451001.MRL · 1 A	Uzun süreli aşırı akımın kesilmesi
D2	SMBJ36CA · çift yönlü TVS	Transient gerilimi bastırma
Q1	Vishay SQM100P10-19L	PMOS tabanlı ters kutup koruma
D1	BZT52C12Q · 12 V Zener	MOSFET |VGS| sınırlandırması
R1	3.3 kΩ · 1206	Gate kutuplama ve Zener akımı

Çalışma ilkesi

Doğru polaritede Q1 gövde diyodu ilk iletim yolunu oluşturur, Gate–Source kutuplaması oluştukça MOSFET açılır ve iletim kaybı azalır. Ters polaritede MOSFET gövde diyodu uygun yönde iletime izin vermeyecek biçimde yönlendirilmiştir. D2, sürekli gerilim regülatörü değildir; transient enerjisini ancak kendi darbe sınırları içinde bastırabilir.

04 Gate koruması, TVS ve sigorta

D1–R1 nominal güç hesabı

Zenerin yaklaşık 12 V iletiminde ve Q1 Source ≈ 28 V kabul edilirse R1 üzerindeki gerilim 16 V olur. I(R1) ≈ (28 − 12) / 3300 = 4.85 mA. R1 kaybı ≈ 16^2 / 3300 = 77.6 mW; Zener kaybı ≈ 12 × 4.85 mA = 58.2 mW. Bu değerler nominal girişte seçilen parçalar için makul seviyededir.

Q1 Gate–Source izin verilen mutlak sınırı ±20 V sınıfındadır. Zenerin rolü, doğrudan Gate-to-GND kutuplamasında oluşabilecek yaklaşık −28 V gerilimi sınırlamaktır. Gerçek Zener gerilimi akıma ve sıcaklığa bağlı değişir.

TVS çalışma aralığı

Parametre	SMBJ36CA	Yorum
VRWM	36 V	Sürekli ters çalışma/standoff gerilimi
VBR	Yaklaşık 40–44.2 V	Belirtilen test akımında kırılma aralığı
VC	Yaklaşık 58.1 V	Belirtilen yüksek darbe akımında sıkıştırma
IPP	Yaklaşık 10.4 A	10/1000 µs sınıfı darbe için katalog değeri

36 V standoff, transientin 36 V üzerine çıkmayacağı anlamına gelmez. Ayrıca 1 A sigorta, mikro saniye ölçeğindeki bir darbede mutlaka açılmaz. Kablo ve kaynak empedansı ile transient dalga şekli tanımlanmadan “koruma garantisi” verilemez.

Önemli not

40 V sürekli girişte yaklaşık I(R1) = 8.49 mA ve P(R1) = 238 mW olur; nominal 250 mW direnç sınırına yaklaşır. Bu kart 28 V nominal giriş kullanımı için tasarlanmıştır; sürekli yüksek giriş gerilimi ayrı inceleme gerektirir.

05 LM5164 buck: temel hesaplar

U1 LM5164DDA, 28 V nominalden 5 V besleme üretmek için seçilmiştir. Tüm sonuçlar idealize edilmiş sürekli iletim yaklaşımına göre nominal tahmindir; gerçek ölçüm ve transient simülasyonu değildir.

Parametre	Bileşen / formül	Nominal sonuç
FB bölücüsü	R4 = 316 kΩ, R7 = 100 kΩ	VOUT = 1.2(1 + 316/100) = 4.992 V
Anahtarlama ayarı	R6 = 41.2 kΩ RON	fSW ≈ 5 × 2500 / 41.2 = 303.4 kHz
Endüktans	L1 = 47 µH	ΔIL ≈ 0.288 A
Tepe bobin akımı	1 A + ΔIL/2	IL,peak ≈ 1.144 A
İdeal duty cycle	VOUT/VIN	D ≈ 17.9%

Bobin seçiminin gerekçesi

Seçilen Coilcraft MSS1260T-473MLD bobininin nominal endüktansı 47 µH, DCR maksimumu 82 mΩ, 10% endüktans düşüşü kriterindeki doyum akımı yaklaşık 2.8 A, 20 °C sıcaklık artışındaki RMS akımı yaklaşık 1.9 A'dır. Nominal 1.144 A hesaplanan tepe akımı bu verilere göre uygundur.

Bobin dalgalanması: ΔIL = [VOUT/(L·fSW)]·(1 − VOUT/VIN) ≈ [5/(47 µH·303.4 kHz)]·(1 − 5/28). Sonuç, 1 A yükte yaklaşık %28.8 ripple verir; bu, tasarım hedefindeki %30 civarındadır.

06 Buck destek elemanları ve kararlılık

Çıkış kapasitansı ve dalgalanma

C6 = 22 µF X7R, C7 = 22 µF ancak DNP. Dolayısıyla montajlı çıkış kapasitörünün nominal değeri yalnızca C6'dır. ΔVOUT hedefi 25 mVpp seçilirse, ideal kapasitif bileşen için Cmin ≈ ΔIL/(8·fSW·ΔVOUT) ≈ 4.75 µF. X7R'nin DC bias nedeniyle etkin kapasitesi daha düşük olabilir.

Bootstrap, ripple injection ve UVLO


Eleman	Seçilen değer	Fonksiyon / denetim
C1	2.2 nF	Bootstrap besleme kondansatörü
R3 / C5	200 kΩ / 3.3 nF	Type-3 ripple injection ağı
C8	82 pF	FB dalgalanma enjeksiyonu
R2 / R5	1 MΩ / 100 kΩ	UVLO bölücüsü
C2	22 µF / 100 V	Giriş tarafı bulk kapasitesi
C3 / C4	2 × 2.2 µF	Yakın giriş filtreleme

Tipik EN eşikleri 1.5/1.4 V kabul edilirse yaklaşık UVLO açılma = 1.5(1 + 1000/100) = 16.5 V, kapanma = 1.4(1 + 1000/100) = 15.4 V.

Yerleşimin kritik noktaları

SW anahtarlama düğümü geniş alanlara gereksiz yayılmamalı; giriş bypass, güç döngüsü ve FB geri dönüş hattı birbirinden uygun biçimde ayrılmalıdır. Düşük akımlı FB ağı, SW izinden indüktif/kapasitif gürültü toplamayacak güzergâhta tutulmalıdır.

07 5 V → 3.3 V LDO ve güç bütçesi



Şekil 4 — DBV paketi için yaklaşık 100.8 °C/W varsayımıyla hesaplanan ısıl artış.

U2 TLV75533PDBVR girişte 5 V, çıkışta 3.3 V kullanır. LDO'nun kaybı yaklaşık (5 − 3.3)·I = 1.7·I'dir. Örneğin 100 mA 3.3 V yükte P ≈ 0.17 W; θJA = 100.8 °C/W ile sıcaklık artışı ≈ 17.1 °C bulunur. Gerçek PCB bakırı, ortam sıcaklığı ve hava akışı etkiler.

Yük kolu	Besleme	Durum
STM32 U3	3.3 V	Firmware ve çevre birimlerine bağlı
TJA1049 VIO	3.3 V	Düşük akımlı lojik arayüz beslemesi
Kırmızı LED D3	3.3 V	R13 1 kΩ üzerinden sınırlı
TJA1049 VCC	5 V	CAN fiziksel sürücü yükü
Harici J2	3.3 V referansı	Harici kart besleme amacıyla tasarlanmamış

Bu çalışmada 100 mA, 3.3 V hattı için örnek tasarım bütçesidir; kesin ölçülmüş veya garanti edilmiş maksimum değildir. Buck 5 V / 1 A sınırı, mikrodenetleyici ve CAN kartının tahmini kendi tüketiminden büyüktür; ancak harici yükler bağlanırsa yeniden hesaplanmalı.

08 STM32, SWD, reset ve besleme mimarisi

U3, STM32G0B1CBT6, 48-pin mikrodenetleyici olarak kullanılmıştır. VDD/VDDA, VREF+ ve VBAT ilgili 3.3 V ağına bağlanmış; yerel dekuplaj kondansatörleri U3 etrafına yerleştirilmiştir. ADC için PA2/PA3 pinleri seçilmiş; ilk pin planlaması PCB alanında sıkışıklığa yol açtığı için değiştirilmiştir.

Bileşen / sinyal	Görev
C11 · 100 nF	U3 yakınında hızlı besleme dekuplajı
C12 · 4.7 µF	U3 için yerel rezerv / düşük frekans destek
C13 · 100 nF	VREF+ yakını filtreleme / bypass
SW1 + C16 · 100 nF	NRST butonu ve filtre elemanı
J2 · 5 pin	3V3, SWDIO, SWCLK, NRST, GND
16 MHz HSE	PF0/PF1 kristal girişleri


Yerleşim stratejisi

Dikkat edilmesi gereken durum küçük dekuplaj kondansatörünün güç pinine olan bağlantısını ve GND dönüşünü kısa tutmaktır. Tüm 3.3 V yollarının 0.5 mm olmasını zorlamak yerine dar MCU pad'lerine giden kısa 0.20 mm yollar tercih edildi.

Programlama ve deneme sınırı

J2 üzerinden SWD fiziksel erişimi planlanmıştır, ancak yazılım yüklemesi, HSE başlangıcı, NRST seviyesi ve tüm IO fonksiyonları fiziksel donanımda denenmemiştir. Ayrıca Firmware desteği de gerekli.

09 ADC ölçüm zincirleri



Şekil 5 — Gerçek değerlerle sadeleştirilmiş ADC gerilim bölücüler. Şekil bağlantı topolojisini özetler; KiCad şematik görüntüsü değildir.

Kanal	Dirençler	ADC giriş gerilimi	İdeal 12-bit kod
5 V → PA2	R9=10k / R11=10k	2.500 V	≈ 3102 / 4095
28 V → PA3	R8+R10=330k / R12=10k	0.824 V	≈ 1022 / 4095

ADC giriş üst sınırının 3.3 V gerilimi aşılmaz. 28 V bölücü 28 × 10/(165 + 165 + 10) = 0.8235 V üretir. Bölücülerdeki toleranslar ve gerçek referans gerilimi okumayı doğrudan etkiler.

RC gürültü filtreleri

C14/C15 = 10 nF. 5 V ölçümünde RTH = 10k‖10k = 5kΩ → τ = 50 µs → fc ≈ 3.18 kHz. 28 V ölçümünde RTH = 330k‖10k ≈ 9.706kΩ → τ ≈ 97.1 µs → fc ≈ 1.64 kHz. Yüksek kaynak empedansı nedeniyle ADC sampling time, firmware tarafından kalibre edilmesi gerekebilir.

10 HSE kristal ve analog hassasiyet

16 MHz harici kristal


Y1 = Kyocera CX3225FB16000F0FZZH1; C20 ve C21 = 12 pF. Kristalin nominal yük kapasitansı 10 pF sınıfındadır. Yaklaşık eşdeğer yük: CL ≈ (12·12)/(12+12) + Cstray = 6 pF + Cstray. PCB/MCU parazitleri yaklaşık 2–5 pF varsayılırsa 8–11 pF aralığına ulaşılır.

Bu sonuç 12 pF kondansatörlerin uygun başlangıç seçimi olduğunu gösterir.

Analog ölçümün sınırları

Etki	Beklenen sonuç / alınacak önlem
Referans 3.3 V sapması	Oransal ADC ölçüm hatası; VREFINT kalibrasyonu düşünülebilir
Bölücü direnç toleransı	5 V/28 V ölçüm oranında belirsizlik
ADC sample-and-hold	Kaynak empedansı için daha uzun örnekleme süresi
SW gürültüsü	Kısa analog giriş, yakın RC kapasitörü ve düzgün dönüş yolu

11 CAN fiziksel arayüzü




Şekil 6 — TJA1049 ve CAN çıkışının işlevsel ilişkisi.

Ref / pin	Net	Açıklama
U4 VCC · pin 3	+5 V	CAN transceiver güç sürücü beslemesi
U4 VIO · pin 5	+3V3	STM32 lojik seviye uyumu
U4 STB · pin 8	R14 üzerinden GND	Normal moda sürme tercihi
U4 CANL / CANH	J3 pin 1 / 2	Diferansiyel CAN veri hattı
D4	PESD2CANFD24V-T	ESD koruması, J3 yakınında
R15	120 Ω · DNP	İsteğe bağlı CAN uç sonlandırması


CAN terminasyonu kartın fiziksel ağ üzerindeki konumuna göre yapılmalıdır. R15'in DNP tutulması bilinçlidir: Kart ağ ucunda değilse 120 Ω direnç kart üzerinde gereksiz yük oluşturur. Ağ uçlarında uygun sonlandırma olmadığı sürece iletişim kalitesi garanti edilemez.

Yazılımsal FDCAN yapılandırması, baud rate, hata çerçeveleri, common-mode ölçümleri gerekli.

12 PCB katman yapısı ve yerleşim




Şekil 7 — F.Cu / In1.Cu / In2.Cu / B.Cu katman düzeni.




Şekil 8 — Projenin önceki düzenleme aşamasında çekilmiş gerçek PCB bakır yol görünümü.

İki iç katmanda GND düzlemi kullanılması, üst ve alt sinyal yollarına yakından referans olabilen dönüş iletkenleri sağlar. Katmanlar arası fiziksel yakınlık ve GND dolgu sürekliliği, yüksek frekanslı dönüş akımlarının kontrolü için önemlidir. Kör/buried via yoktur; normal sinyal/GND via 49 adettir.

13 PCB görüntüleri



Şekil 9 — Silkscreen; KiCad ekran görüntüsü.



Şekil 10 — Yeni In2.Cu GND dolgusunun oluşturulduğu aşama; KiCad ekran görüntüsü.

Edge.Cuts dikdörtgeni 70.25 × 67.75 mm'dir. U1'in pad 9 altındaki altı termal delik yaklaşık Ø0.20 mm'dir; proje minimum delik kuralı 0.20 mm'ye ayarlanmıştır. Deliklere dikkat edilmeli, lehim emilmesi riski var.

İki iç GND düzleminin yalnızca oluşturulmuş olması yeterli olmayabilir; izolasyon, via bağlantıları kontrol edilmeli.

14 BOM, DRC ve planlanan doğrulama

BOM özeti ve izlenebilirlik

Gösterge	Gerçek proje verisi
BOM'daki fiziksel bileşen	52 referans
Montajlı referans	50
DNP	C7, R15
MPN bazlı grup	40 satır; DNP ayrı gruplandı
Kaynaklar	Ana şematik + MCU_CAN alt şematik; PCB ile eşleştirildi

Tasarım kontrolü ve sınırlar

KiCad ERC ve DRC sonuçları 0 hata vermiştir.

15 Öğrendiklerim ve mühendislik kazanımları

Bu projedeki en önemli kazanımım, bir devrenin yalnızca elektriksel olarak doğru bağlanmasının yeterli olmadığını görmek oldu. Bileşenin fiziksel konumu, akımın dönüş yolu, frekans, parazitik etkiler, üretim sınırları ve doğrulama planı birlikte düşünülmelidir. Aşağıdaki maddeler, bu çalışmada karşılaştığım temel tasarım ilkelerini neden–sonuç ilişkisiyle özetliyor.

A Besleme, dekuplaj ve termal tasarım

01 MCU besleme pinindeki kondansatör yakın olmalı — 100 nF dekuplaj (decoupling/bypass) kondansatörü, VDD–GND pinlerine mümkün olduğunca yakın ve kısa bağlantıyla yerleştirilir. MCU anahtarlarken ihtiyaç duyduğu ani akımı bu kondansatörden çeker; uzun izler endüktans oluşturarak gerilim sıçramalarını artırır. U3 çevresindeki C11 ve VREF+ için C13, bu yaklaşımın uygulamalarıdır.

02 Kondansatörün GND dönüşü de en az besleme bağlantısı kadar kritiktir — Kondansatörü pine yaklaştırmak tek başına yeterli değildir: kondansatör–pin–GND arasında oluşan yüksek frekanslı akım halkası küçük olmalıdır. Uygun bir GND via'sının kondansatörün toprak pedine yakın tutulması, döngünün parazitik endüktansını azaltır. Aynı mantık U4 CAN transceiver'ın C18 ve C19 bypass kondansatörleri için de geçerlidir.

03 100 nF ile birkaç µF kapasitör birbirinin yerini tutmaz — Küçük seramik kondansatörler hızlı akım değişimlerinde düşük endüktanslı yerel destek sağlar; daha büyük kapasitörler daha uzun süreli yük değişimlerinde enerji sağlar. Bu nedenle U3 beslemesinde C11 (100 nF) ve C12 (4,7 µF) farklı görevler üstlenir. X7R seramiklerde DC bias nedeniyle gerçek kapasitansın nominal değerden düşebileceği de kontrol edilmelidir.

04 Güç yolu genişliği, gerçek akıma göre seçilir — Her besleme izini olabilecek en geniş çizmek doğru yaklaşım değildir. Yol direnci bakır kalınlığı ve genişliği arttıkça azalır; fakat ince ve kısa, düşük akımlı dallar da güvenli olabilir. J1 üzerinden gelen ana 28 V yolu yaklaşık 1 mm tutulurken MCU'ya giden kısa 0,20 mm hatlar olarak tasarlanmıştır.

05 LDO seçerken yalnızca çıkış akımı değil, ısı kaybı da hesaplanır — Lineer regülatör gerilim farkını ısıya dönüştürür: P ≈ (VIN − VOUT) × IOUT. U2 için 5 V → 3,3 V ve varsayımsal 100 mA yükte yaklaşık 0,17 W kayıp oluşur. Sıcaklık artışı paket, bakır alanı ve ortam sıcaklığına bağlıdır; "500 mA regülatör" etiketi tek başına termal güvence değildir.

B Anahtarlamalı güç ve giriş koruması

06 Buck dönüştürücüde yüksek di/dt akım döngüsü küçültülür — Anahtarlama sırasında akım çok hızlı değiştiği için giriş bypass kondansatörü, U1 ve güç GND bağlantısı arasındaki döngünün endüktansı istenmeyen gerilim sıçramaları ve EMI üretir. Bu yüzden giriş seramiklerini entegreye yakın yerleştirmek, yalnızca kısa yol elde etmek değil, yüksek frekanslı akım döngüsünü kontrol etmektir.

07 SW düğümü kısa tutulur; FB hattı gürültüden uzak yönlendirilir — LM5164'ün SW (switching node) düğümünde yüksek dv/dt oluşur; geniş gereksiz bakır alanı çevre izlere kapasitif gürültü aktarabilir. FB (feedback/geri besleme) ise milivolt seviyesindeki dalgalanmalara duyarlıdır. Bu nedenle SW çevresi kompakt tutulmalı, FB yolu anahtarlama düğümünden ve yüksek akım dönüşlerinden ayrılmalıdır.

08 İndüktör ve kapasitör yalnızca nominal değeriyle seçilmez — 47 µH bobin için dalgalanma ve tepe akımı kadar doyum akımı, DCR ve termal akım sınırları da önemlidir. Benzer şekilde C6'nın "22 µF" yazması, 5 V DC altında da tam 22 µF etkin değer göstereceği anlamına gelmez. Bileşen seçimi veri sayfasının çalışma koşullarına göre yapılmalıdır.

09 Sigorta, TVS ve ters polarite MOSFET'i farklı problemleri çözer — F1 uzun süreli aşırı akımlara, D2 kısa süreli gerilim darbelerine, Q1 ise ters besleme bağlantısına karşı tasarlanmıştır. 1 A sigorta mikro saniyelik bir transienti mutlaka kesmez; TVS de gerilimi tam standoff değerinde sabitlemez. Koruma elemanları tek tek değil, kaynak ve yük koşullarıyla birlikte değerlendirilmelidir.

10 MOSFET'in Gate–Source maksimum gerilimine dikkat etmek çok önemlidir — 28 V hatta PMOS gate'i doğrudan GND'ye çekmek yaklaşık −28 V VGS oluşturabilir ve ±20 V sınıfı sınırı aşabilir. D1'in 12 V zeneri Gate–Source gerilimini sınırlar; R1 = 3,3 kΩ zener akımını kontrol eder. Zener ve direnç güç kaybı nominal koşulun yanı sıra olası yüksek giriş gerilimlerinde de hesaplanmalıdır.

C PCB yerleşimi, GND ve fiziksel akım dönüşü

11 GND sadece sıfır volt etiketi değil, gerçek bir akım dönüş yoludur — Akımın tamamı kapalı bir döngüde akar; yüksek frekansta dönüş akımı çoğunlukla sinyal izinin altındaki yakın referans düzleminden ilerler. Kesintili GND düzlemi dönüşü dolambaçlı hâle getirerek döngü alanını ve EMI'yi artırabilir. Dört katmanlı kartta In1.Cu ve In2.Cu GND alanlarının kullanılmasının temel gerekçesi budur.

12 Katman değiştiren sinyalin referans yolu da düşünülür — Bir sinyal F.Cu'dan B.Cu'ya via ile geçtiğinde yalnızca sinyalin devam etmesi yeterli değildir: dönüş akımının referans düzlemleri arasında da kısa bir yol bulabilmesi gerekir. GND stitching via'ları, kesintisiz düzlemler ve doğru katman yapısı bu açıdan değerlendirilir; aksi hâlde yüksek frekanslı akım halkası büyüyebilir.

13 Bileşen yerleşimi, güzergâh çiziminden önce mühendislik kararıdır — Şematikte çalışabilen her pin ataması PCB'de iyi bir yerleşim vermeyebilir. İlk ADC pin yerleşimi kristal ve reset çevresini sıkıştırdığı için STM32 ADC girişlerinin PA2/PA3'e taşınması, pin planlaması ile yerleşimin birlikte yapılması gerektiğini gösterdi. Önce fonksiyonel blokları ve kritik kısa bağlantıları yerleştirmek, sonra yolları çizmek daha sağlıklıdır.

14 Konnektör çevresi elektriksel olduğu kadar mekanik bir tasarımdır — J1/J3 gövdelerinin kart kenarına konumu, vida erişimi, kablo giriş yönü ve pin sırasının yazıyla belirtilmesi kullanım hatalarını etkiler. 3D görünüm, lehim pedlerinin doğru olduğunu değil, mekanik erişimin ve gövde çakışmalarının makul olduğunu kontrol etmek için kullanılır. Silkscreen pin etiketleri de gerçek montajda hata önleyici bir unsurdur.

D ADC, kristal ve CAN tasarımında dikkat edilecekler

15 ADC girişine uygulanabilecek en yüksek gerilim mutlaka hesaplanır — ADC pinine 5 V veya 28 V doğrudan verilmez; direnç bölücülerle çalışma aralığına indirilir. Bizim nominal 5 V kolumuz PA2'de 2,5 V, 28 V kolumuz PA3'te yaklaşık 0,824 V üretir. Ancak tasarım yalnızca nominal noktaya değil, toleranslara, mümkün olan yüksek besleme koşullarına ve mikrodenetleyici kapalıyken giriş gerilimlerine de bakmalıdır.

16 ADC ölçümünde filtre ve örnekleme süresi birlikte düşünülür — R9/R11 ve R8/R10/R12 bölücülerinin kaynak empedansı, ADC'nin iç örnekleme kondansatörünün dolma hızını etkiler. C14/C15 = 10 nF filtreleri yüksek frekanslı gürültüyü azaltır; buna karşılık ölçümün tepki süresini değiştirir. Firmware'de örnekleme süresi, hedef doğruluk ve kaynak empedansına göre ayarlanmalıdır.

17 Referans gerilimi ve kristal parazitikleri ölçüm doğruluğunu etkiler — ADC kodu yalnızca giriş gerilimine değil, gerçek VREF+ değerine de bağlıdır; nominal 3,3 V varsayımı kalibrasyon yapılmadığında hata oluşturabilir. Kristalde ise yük kapasitesi iki kondansatörün seri eşdeğeri ile pin/PCB parazitiklerinin toplamıdır. Bu yüzden C20/C21 değerleri ve kristal yollarının kısa, gürültüden uzak olması beraber değerlendirilir.

18 CAN fiziksel katmanında besleme, ESD ve terminasyon ayrı konulardır — TJA1049'un VCC pini 5 V, VIO pini STM32 ile lojik uyum için 3,3 V kullanır. CANH/CANL için D4 ESD koruması konnektöre yakın ve düşük endüktanslı GND bağlantısıyla konumlandırılmalıdır. 120 Ω R15 ise her karta zorunlu değildir; yalnızca CAN hattının fiziksel uçlarında uygun sonlandırma yapılacağı için tasarımda DNP bırakılmıştır.

E Üretilebilirlik ve doğrulama

19 DRC sıfır hata, çalışan veya üretilebilir kart garantisi değildir — DRC tanımlı geometrik/elektriksel kuralları denetler; yanlış parça seçimini, gerçek termal performansı veya fiziksel haberleşme kalitesini kanıtlamaz.

20 Termal via, lehimleme sürecini de etkileyen bir tasarım kararıdır — Termal pad altındaki metalize delikler ısının GND katmanlarına yayılmasına yardımcı olabilir; fakat açık deliklerden lehim emilmesi, entegre altındaki lehim bağlantısını zayıflatabilir. Via tenting, plugging veya filling gibi işlemler bu nedenle mekanik ve üretim planına dâhil edilir. KiCad'deki geometri, üretim prosesiyle birlikte değerlendirilmelidir.

21 BOM, footprint ve DNP bilgisi şemanın ayrılmaz parçasıdır — Bir sembolün doğru çizilmesi, satın alınacak parçanın paketinin aynı olduğu anlamına gelmez. Üretici MPN'si, pad düzeni, gövde boyutu ve pin dizilimi mutlaka eşleşmelidir. C7 ve R15'in DNP olması, tasarımda yerlerinin bulunup normal montajda takılmayacakları anlamına gelir; fiziksel BOM ile montaj listesinde bu ayrım belirtilmelidir.

Bu projeden çıkardığım ana ders

İyi bir devre tasarımı, yalnızca doğru şemayı çizmek değildir. Bileşen seçimi, veri sayfası sınırları, güç ve dönüş akımı yolları, PCB yerleşimi birbirini tamamlar. Bu projede öğrendiğim en değerli yaklaşım, her tasarım kararına “Neden böyle?”, “Hangi koşulda sorun çıkar?” ve “Bunu nasıl doğrularım?” sorularıyla yaklaşmak oldu.

Sonuç ve çalışmanın sınırları

Bu çalışma; nominal 28 V giriş korumasını, 5 V / 3,3 V güç dağıtımını, STM32 ile analog gerilim izlemesini ve CAN fiziksel arayüzünü aynı dört katmanlı PCB üzerinde birleştiren bir şematik ve kart tasarımıdır. Tasarım nominal hesaplar ve KiCad kontrolleriyle ön değerlendirilmiştir.