

# CONCEPÇÃO ESTRUTURADA DE CIRCUITOS INTEGRADOS RELATÓRIO DA IMPLEMENTAÇÃO DO MIPS

GABRIEL DE OLIVEIRA MOURA SOARES - 20160163998

# Sumário

1. Introdução	2
2. Unidade de controle	2
2.1. Main Controller (FSM)	3
2.1.1. Estados	4
2.1.1.1. Golden Model	4
2.1.1.2. Implementação em System Verilog	6
2.1.1.3. Execução da Simulação	9
2.1.2. Sinais de controle	11
2.1.2.1. Golden Model	11
2.1.2.2. Implementação em System Verilog	13
2.1.2.3. Execução da Simulação	17
2.2. ALU Decoder	18
2.2.1. Golden Model	20
2.2.2. Implementação em System Verilog	21
2.2.3. Execução da simulação	24
2.3. Montando Unidade de Controle	25
2.3.1. Golden Model	25
2.3.2. Implementação em System Verilog	27
2.3.3. Execução da simulação	28

# 1. Introdução

Este trabalho é um relatório da implementação de um processador MIPS32 Multiciclo. Será usado como base a arquitetura mostrada durante as aula de Concepção, mas será estendida para dar suporte às seguintes operações: LW, SW, ADD, SUB, AND, OR, NOR, XOR, SLT, ADDI, ORI, XORI, SLTI, BEQ, BNE, J.

#### 2. Unidade de controle

Começaremos a implementação pela unidade de controle do mips. Ele é dividido em duas partes: o Main Controller e o ALU Decoder, como mostra a Figura 1.




Figura 1: Estrutura da unidade de controle

O Main Controller tem como entrada o Opcode da instrução é implementado como uma máquina de estados finitos (FSM - Finite State Machine em inglês), onde cada estado é um ciclo de alguma instrução. Apenas ele fornece a maioria dos sinais de controle que vai para o caminho de dados, com exceção apenas do ALUControl que dita a operação da unidade lógica aritmética (ULA ou ALU - Arithmetic Logic Unit em inglês).

O ALU Decoder é responsável por fornecer o sinal de controle da ULA. Para isso o Main Controller oferecerá o ALUOp que diz qual operação deverá ser feita pela ULA, mas no caso de uma operação do Tipo-R durante a etapa de execução o ALU Decoder precisará do Funct para saber qual operação deverá ser executada. Mais adiante veremos que no caso do jogo de instruções que estamos implementando, o ALU Decoder também precisará receber o Opcode como entrada, para calcular a operação durante o ciclo de execução de operações do Tipo I.

# 2.1. Main Controller (FSM)

Como citado, o Main Controller é uma máquina de estados, para implementá-la, foi usada como base a máquina mostrada na Figura 2.




Figura 2: Máquina de estados usada como base

Essa máquina de estados dava suporte apenas a 1 operação do tipo I, o ADDI, mas podemos usar os mesmos estados para todas as outras operações do tipo I, bastando apenas mudar o ALUOp para que o ALU Decoder possa determinar corretamente qual a operação que a ULA vai fazer.

A máquina da Figura 2, também não dava suporte a operação BNE, por isso foi criado mais um estado, para dar suporte a essa operação: quando estiver no estado S1 e a operação foi um BNE, o próximo estado será o S12 (novo) que no próximo ciclo irá voltar para o S0. Além disso, a flag "Branch" será substituído por 2 flags: "BranchEQ" e "BranchNE" que juntamente com a flag "Zero" da ULA determina se haverá o branch. Nesse caso para determinar se haverá o branch (RB - Realizar Branch), faremos a seguinte operação (através dos componentes lógicos):

$$RB = (BranchEQ \land Zero) \lor (BranchNE \land \neg Zero)$$

#### 2.1.1. Estados

Começaremos a implementação da máquina de estados apenas com os estados a suas transições, sem se preocupar com os sinais de controle. A implementação segue a máquina descrita anteriormente.

#### 2.1.1.1. Golden Model

O Golden Model foi implementado na linguagem Python. Primeiro criamos um arquivo onde definimos algumas constantes que ajudarão na implementação, adicionamos as constantes para representar os estados S0..S12, constantes que armazenam o opcode das instruções, e também constantes que armazenam os functs das operações do tipo R. Todas essas constantes podem ser vistas na Figura 3. E na Figura 4 vemos a implementação do MainController.

```
1 # states
2 S0 = 0 # Fetch
3 S1 = 1 # Decode
4 S2 = 2 # MemAdr
5 S3 = 3 # MemRead
6 S4 = 4 # Mem Writeback
7 S5 = 5 # MemWrite
8 S6 = 6 # R-type Execute
9 S7 = 7 # ALU Writeback
22 J = 0b000010
13 SUB = 0b100010
15 S8 = 8 # Branch EQ
23 ADDI = 0b00101
25 ADDI = 0b00101
26 S1 = 10 # I-Type Writeback
27 S10 = 10 # I-Type Writeback
28 XOR = 0b100110
29 # R-Type Functs
30 ADD = 0b100000
31 SUB = 0b100000
32 AND = 0b100010
33 OR = 0b100100
34 NOR = 0b100101
35 XOR = 0b100111
36 SLTI = 0b001010
37 XOR = 0b100110
38 SLT = 0b100110
```

Figura 3: definitions.py

Para gerar os vetores de teste, foi criado uma função que recebe um arquivo de entrada com o sinal de reset, e todos os opcodes que englobam as operações suportadas por essa implementação.. Ao lado podemos ver o conteúdo desse arquivo. Na Figura 5 podemos ver a implementação dessa função.

Essa função gera um arquivo com os vetores de teste, em que a cada transição do clock é gravado os sinais de clock, reset, o opcode de entrada e o estado esperado naquele momento. A Figura 6 mostra o conteúdo desse arquivo.

1\_100011 1\_100011 0\_100011 0\_101011 0\_000000 0\_000100 0\_000101 0\_000101 0\_001101 0\_001101

Figura 4: Implementação do GM do Main Controller

```
def create_main_controller_tvs():
    file = open('main_controller_input.txt', 'r')
    out = open('../simulation/modelsim/main_controller.tv', 'w')
    clk = 0
    main_controller = MainController()
    rst = 1
    opcode = None
    finished = True

while True:
    if finished:
        finished = False
            inp = file.readline()
            if not inp or inp is None:
                 break

            rst = int(inp[0])
            opcode = int(inp[2:8], 2)

if clk == 1 or rst == 1:
    main_controller.gen_ext_state(rst)
    main_controller.get_next_state(opcode)
    if main_controller.state == S0:
        finished = True

sout = "{:1b}_{::05b}_{::05b}_{::04b}^{::04b}^{.:07mat(clk, rst, opcode, main_controller.state)}
    print(sout)
    out.write("{}\n".format(sout))

clk = 1 - clk

out.close()
file.close()
```

Figura 5: Gerador dos TVs do Main Controller



Figura 6: main\_controller.tv

## 2.1.1.2. Implementação em System Verilog

Na implementação em system verilog, primeiro definimos o módulo, com as entradas dos sinais de clock, reset, e o opcode da instrução que está sendo executada, e por enquanto a saída será apenas o estado que a máquina se encontra.

Figura 7: Definição do módulo Main Controller

Depois foi criado uma enum State para representar os 13 estados, ao qual, a cada um é atribuído um número de 3 bits, sequencial de acordo com a ordem de definição.

```
7 typedef enum logic [3:0] {S0, S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12} State;
```

Figura 8: Definição da enum de estados

Depois criamos parâmetros que atribuem um nome para cada código opcode, apenas para facilitar a legibilidade do código a seguir.

```
localparam [5:0] LW = 6'b100011,
10
     SW = 6'b101011,
    R_TYPE = 6'b0000000,
11
12 BEQ = 6'b000100,
13 BNE = 6'b000101,
     J = 6'b000010,
15
    ADDI = 6'b001000,
16
    ORI = 6'b001101,
17
    XORI = 6'b001110,
18
    SLTI = 6'b001010;
```

Figura 9: Criando parâmetros para os opcodes

Agora criamos a variável 'thisState' que vai representar o estado atual que a máquina se encontra e a variável 'nextState' que representa o estado que a máquina irá no próximo ciclo. Além disso, atribuímos 'thisState' a saída 'state' do módulo.

```
20 State thisState, nextState;
21 assign state = thisState;
```

Figura 10: Variáveis de estado

E então criamos um bloco que atribui o próximo estado ao estado atual em toda subida de clock. Além disso, sempre que houver um sinal de reset, o estado atual volta para o S0, independente do clock (assíncrono).

Figura 11: Reset e atribuição do estado na subida do clock

E finalmente temos o bloco que calcula o próximo estado toda vez que o estado atual muda (combinacional).

```
// calcula proximo estado
always comb begin
    case (thisState)
        S0: nextState <= S1;
        S1: case (opcode)
                LW: nextState <= S2;
                SW: nextState <= S2;
                R TYPE: nextState <= S6;
                BEQ: nextState <= S8;
                ADDI: nextState <= S9;
                ORI: nextState <= S9;
                XORI: nextState <= S9;
                SLTI: nextState <= S9;
                J: nextState <= S11;
                BNE: nextState <= S12;
                default: nextState <= S2;
            endcase
        S2: case (opcode)
                LW: nextState <= S3;
                SW: nextState <= S5;
                default: nextState <= S3;
            endcase
        S3: nextState <= S4;
        S4: nextState <= S0;
        S5: nextState <= S0;
        S6: nextState <= S7;
        S7: nextState <= S0;
        S8: nextState <= S0;
        S9: nextState <= S10;
        S10: nextState <= S0;
        S11: nextState <= S0;
        S12: nextState <= S0;
    endcase
end
```

Figura 12: Cálculo do próximo estado

Na implementação do testbench, é instanciado o main\_controller, e para cada vetor de teste no arquivo criado pelo Golden Model é atribuído o clock, reset e opcode, e então é comparado os estados de saída.

```
`timescale 1ns/100p.
                     module main_controller_tb;
                                    int counter, errors, aux_error;
logic clk, rst;
integer file;
 logic clock, reset;
logic [5:0] opcode;
logic [3:0] state, state_esperado;
                                    parameter max_vectors = 78;
logic [11:0] vectors[max_vectors];
                                    main_controller dut(clock, reset, opcode, state);
                                    initial begin
                                                   counter = 0; errors = 0;
                                                   rst = 1'b1; #12; rst = 0;
                                                 if(~rst) begin
    $readmemb("main_controller.tv", vectors);
                                                   end
                                                 file = $fopen("main_controller_out.txt");
                                                  $display("Iniciando Testbench");
$display("-----");
$display("| clk | rst | opcode | state |");
                                                   $fwrite(file, "Iniciando Testbench");
$fwrite(file, "-----");
$fwrite(file, "| clk | rst | opcode | state |");
                                     always begin
                                                 clk = 1; #10;
clk = 0; #5;
41
42
43
44
45
46
47
48
49
90
51
51
52
53
54
55
55
56
67
68
69
70
71
72
73
74
77
77
                                    always @(posedge clk) begin if(~rst) begin
                                                               {clock, reset, opcode, state esperado} = vectors[counter];
                                    always @(negedge clk) //Sempre (que o clock descer)
if(~rst) begin
                                                              if(state_esperado !== 6'bx) begin
  aux_error = errors;
                                                                             for(int i = 0; i < 6; i++) begin
    assert (state[i] === state_esperado[i]) else begin
    //Mostra mensagem de erro se a saída do DUT for diferente da saída esperada
    Serror("Erro S na linha %d bit %d, saída = %b, (%b esperado)", counter+1, i, state[i], state_esperado[i]);</pre>
                                                                                                         errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
                                                                                            end
                                                                              if(aux_error === errors) begin // Nao houve erro
    $\display("| \%b | \%b | \%b | \%b | \%b | \%b | \%K", clock, reset, opcode, state);
    $\frac{1}{2} \frac{1}{2} \f
                                                                             if(counter+1 == max vectors) begin
    $display("Testes Efetuados = %0d", counter+1);
    $display("Erros Encontrados = %0d", errors);
    $\function \text{itte}(file, "Testes Efetuados = \function \text{0d"}, counter+1);
    $fwrite(file, "Erros Encontrados = \function \text{0d"}, errors);
    ### (File, "Erros Encontrados = \function \text{0d"}, errors);
                                                               end
end
                                                                                              Sstop:
                                                                counter++: //Incrementa contador dos vertores de teste
```

Figura 13: main\_controller\_tb.sv

#### 2.1.1.3. Execução da Simulação

Abaixo temos o resultado da simulação feita com o ModelSim.




Figura 14: Visualização RTL do Main Controller




Figura 15: Diagrama de transição de estados

```
# | 1 | 0 | 001010 | 0001 | 0K

# | 0 | 0 | 001010 | 0001 | 0K

# | 1 | 0 | 001010 | 1001 | 0K

# | 0 | 0 | 001010 | 1001 | 0K

# | 1 | 0 | 001010 | 1010 | 0K

# | 0 | 0 | 001010 | 1010 | 0K

# | 1 | 0 | 001010 | 0000 | 0K

# Testes Efetuados = 78

# Erros Encontrados = 0
```

Figura 16: Últimas linhas do resultado da simulação




Figura 17: Visualização de onda da simulação RTL

Foi feita a simulação Gate Level e encontrado que o menor tempo de clock em nível um de forma que a simulação obtivesse 0 erros foi 9 unidades de tempo.




Figura 18: Visualização de onda da simulação Gate Level

#### 2.1.2. Sinais de controle

Agora que a máquina está passando por todos os estados corretamente, agora basta adicionar os sinais de controle em cada estado de acordo com a máquina mostrada na Figura 2, e as alterações descritas na seção 2.1.

#### 2.1.2.1. Golden Model

No Golden Model basta apenas adicionar os sinais de controle e alterá-los em cada estado. O resultado é mostrado na Figura 20. Observe que antes de atribuir os sinais, todos os sinais são atribuídos valores padrão, para se ter certeza que apenas os sinais corretos serão atribuídos no estado.

Na função que gera os vetores de teste, basta apenas modificar o código que escreve os resultados no arquivo, para incluir todos os sinais de controle, como pode ser visto na Figura 19.

```
sout = "{:1b}_{:1b}_{:06b}_{:04b}_{:1b}_{:1b}_{:1b}_{:02b}_{:02b}_{:1b}_{:1b}_{:1b}_{:1b}_{:1b}_{:1b}_{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{:1b}^{:1b}_{
```

Figura 19: Escrevendo sinais de controle nos vetores de teste

```
elif self.state == S5:
     if self.state == S0:
                                                        elif self.state == S9:
        self.ALUSrcA = 0b1
self.ALUSrcB = 0b10
         if opcode == LW:
                                                   def go_next_state(self, rst):
         elif opcode == SW:
                                                           self.state = S0
```

Figura 20: Golden Model com sinais de controle




Figura 21: Vetores de teste com sinal de controle

#### 2.1.2.2. Implementação em System Verilog

Na implementação em system verilog, devemos adicionar cada sinal de controle como uma saída na declaração do módulo, criar um novo bloco 'always\_comb' que atribui a saída de cada estado. A Figura 22 mostra esse bloco.

```
// calcula proximo estado

Balways_comb begin

Case(thisState)

SO: begin

LorD <= 1'b0;
ALUSrcA <= 1'b0;
ALUSrcA <= 2'b01;
ALUOp <= 2'b00;
PCSrc <= 2'b00;
IRWrite <= 1'b1;
PCWrite <= 1'b1;
                                                                                                                                                                                                                                                                                                                                 IRWrite <= 1'b0;

MemWrite <= 1'b0;

PCWrite <= 1'b0;

BranchEQ <= 1'b0;

BranchNE <= 1'b0;

RegWrite <= 1'b0;
                                                                                                                                                                                                                                       175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
     68
69
70
71
72
73
74
75
76
77
78
80
81
82
                                                                                       MemtoReg <= 1'b0;
RegDst <= 1'b0;
MemWrite <= 1'b0;
BranchEQ <= 1'b0;
BranchNE <= 1'b0;
RegWrite <= 1'b0;
                                                                                                                                                                                                                                                                                                                              IorD <= 1'b0;

PCSrc <= 2'b00;

ALUSrcB <= 2'b00;

ALUSrcA <= 1'b0;

RWrite <= 1'b0;

PCWrite <= 1'b0;

PCWrite <= 1'b0;

BranchEQ <= 1'b0;

BranchEQ <= 1'b0;

ALUOp <= 2'b00;
                        .
                                                                                        ALUSrcA <= 1'b0;
ALUSrcB <= 2'b11;
ALUOp <= 2'b00;
                                                                                                                                                                                                                                         195
196
                                                                                                                                                                                                                                         197
198
                                                                                      MemtoReg <= 1'b0;
RegDst <= 1'b0;
IorD <= 1'b0;
FOSTc <= 2'b00;
IRWrite <= 1'b0;
FOWrite <= 1'b0;
FOWrite <= 1'b0;
BranchEQ <= 1'b0;
RegWrite <= 1'b0;
RegWrite <= 1'b0;
                                                                                                                                                                                                                                                             =
                                                                                                                                                                                                                                                                                                                               begin
ALUSrcA <= 1'bl;
ALUSrcB <= 2'b00;
ALUOp <= 2'b01;
PCSrc <= 2'b01;
BranchEQ <= 1'bl;
                                                                                                                                                                                                                                         199
                                                                                                                                                                                                                                         201
                                                                                                                                                                                                                                         202
                                                                                                                                                                                                                                         203
                                                                                                                                                                                                                                                                                                                             MemtoReg <= 1'b0;
RegDst <= 1'b0;
IorD <= 1'b0;
IRWrite <= 1'b0;
MemWrite <= 1'b0;
PCWrite <= 1'b0;
BranchWE <= 1'b0;
RegWrite <= 1'b0;
                                                                                                                                                                                                                                         204
                                                                                                                                                                                                                                         206
207
                                                                                                                                                                                                                                         208
                                                                                                                                                                                                                                       209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
 101
 102
103
                        =
                                                                      S2: begin
                                                                                        ALUSrcA <= 1'bl;
ALUSrcB <= 2'b10;
ALUOp <= 2'b00;
 105
106
107
108
109
110
111
112
113
114
115
116
117
                                                                                                                                                                                                                                                                                                              S9: begin

ALUSrcA <= 1'b1;

ALUSrcB <= 2'b10;

ALUOp <= 2'b11;
                                                                                      MemtoReg <= 1'b0;
RegDst <= 1'b0;
IorD <= 1'b0;
FOSTc <= 2'b00;
IRWrite <= 1'b0;
PCWrite <= 1'b0;
BranchEQ <= 1'b0;
BranchEQ <= 1'b0;
RegWrite <= 1'b0;
RegWrite <= 1'b0;
                                                                                                                                                                                                                                                                                                                              MemtoReg <= 1'b0;
RegDst <= 1'b0;
IorD <= 1'b0;
FOSTc <= 2'b00;
IRWrite <= 1'b0;
MemWrite <= 1'b0;
PCWrite <= 1'b0;
BranchEQ <= 1'b0;
BranchEQ <= 1'b0;
RegWrite <= 1'b0;
RegWrite <= 1'b0;
                                                                    end
S3: begin
IorD <= 1'b1;
                        119
120
                                                                                       MemtoReg <= 1'b0;
RegDst <= 1'b0;
PCSrc <= 2'b00;
ALUSrch <= 2'b00;
ALUSrch <= 1'b0;
IRWrite <= 1'b0;
OWNITE <= 1'b0;
DCWrite <= 1'b0;
BranchEQ <= 1'b0;
BranchEQ <= 1'b0;
BranchUE <= 1'b0;
ALUOp <= 2'b00;
                                                                                                                                                                                                                                     229
230 = 231
232
233
121
122
123
124
125
126
                                                                                                                                                                                                                                                                                                                End
Sl0: begin
  RegDst <= 1'b0;
  MemtoReg <= 1'b0;
  RegWrite <= 1'b1;</pre>
                                                                                                                                                                                                                                       234
 127
128
129
                                                                                                                                                                                                                                                                                                                                    IorD <= 1'b0;
                                                                                                                                                                                                                                       235
                                                                                                                                                                                                                                                                                                                                   IorD <= 1'b0;

PCSrc <= 2'b00;

ALUSrcB <= 2'b00;

ALUSrcA <= 1'b0;

IRWrite <= 1'b0;

MemWrite <= 1'b0;

PCWrite <= 1'b0;
                                                                                                                                                                                                                                       236
237
238
239
240
 130
131
 132
 133
                                                                      S4: begin
                         =
                                                                                                                                                                                                                                       241
                                                                                                                                                                                                                                                                                                                                    BranchEQ <= 1'b0;
BranchNE <= 1'b0;
ALUOp <= 2'b00;
 135
                                                                                                                                                                                                                                       242
243
244
245
246
247
                                                                                        MemtoReg <= 1'bl;
RegWrite <= 1'bl;</pre>
                                                                                                                                                                                                                                                                                                              end
S11: begin
PCSrc <= 2'b10;
PCWrite <= 1'b1;
                                                                                       IorD <= 1'b0;

PCSrc <= 2'b00;

ALUSrcB <= 2'b00;

ALUSrcA <= 1'b0;

ALUSrcA <= 1'b0;

MemWrite <= 1'b0;

PCWrite <= 1'b0;

BranchEQ <= 1'b0;

BranchEQ <= 1'b0;

ALUOp <= 2'b00;
                                                                                                                                                                                                                                                             =
                                                                                                                                                                                                                                       248
249
250
251
252
253
                                                                                                                                                                                                                                                                                                                                  MemtoReg <= 1'b0;
RegDst <= 1'b0;
IorD <= 1'b0;
ALUSrcB <= 2'b00;
ALUSrcA <= 1'b0;
IRWrite <= 1'b0;
                                                                                                                                                                                                                                       254
                                                                   255
                                                                                                                                                                                                                                                                                                                                   IRWrite <= 1'b0;
MemWrite <= 1'b0;
BranchEQ <= 1'b0;
BranchNE <= 1'b0;
RegWrite <= 1'b0;
ALUOp <= 2'b00;</pre>
                                                                                                                                                                                                                                       256
257
258
259
                         =
 152
                                                                                      MemtoReg <= 1'b0;
RegDst <= 1'b0;
PCSrc <= 2'b00;
ALUSrcB <= 2'b00;
ALUSrcA <= 1'b0;
IRWrite <= 1'b0;
PCWrite <= 1'b0;
BranchEQ <= 1'b0;
BranchEQ <= 1'b0;
RegWrite <= 1'b0;
ALUOp <= 2'b00;
 153
 154
                                                                                                                                                                                                                                       260
 155
                                                                                                                                                                                                                                      261
262 = 263
264
265
266
267
268
269
270
271
272
273
274
                                                                                                                                                                                                                                       261
 156
157
                                                                                                                                                                                                                                                                                                                S12: begin
                                                                                                                                                                                                                                                                                                                                     ALUSTCA <= 1'bl:
                                                                                                                                                                                                                                                                                                                                   ALUSTER <= 1'B1;

ALUSTER <= 2'b00;

ALUOp <= 2'b01;

PCSrc <= 2'b01;

BranchNE <= 1'b1;
 158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
                                                                                                                                                                                                                                                                                                                                 MemtoReg <= 1'b0;
RegDst <= 1'b0;
IorD <= 1'b0;
IRWrite <= 1'b0;
MemWrite <= 1'b0;
PCWrite <= 1'b0;
BranchEQ <= 1'b0;
RegWrite <= 1'b0;
                                                                  end

S6: begin

ALUSrcA <= 1'b1;

ALUSrcB <= 2'b00;

ALUOp <= 2'b10;

~ <= 1'b0;
                        =
                                                                                                                                                                                                                                       275
                                                                                        MemtoReg <= 1'b0;
RegDst <= 1'b0;
IorD <= 1'b0;
PCSrc <= 2'b00;
```

Figura 22: Atribuição dos sinais de controle para cada estado

Agora vamos alterar o testbench, para verificar a corretude dos sinais de controle. Primeiro precisamos criar uma variável para cada sinal de controle, assim como mais uma variável para o sinal esperado, que será lido nos vetores de teste.

```
logic MemtoReg, RegDst, IorD, ALUSrcA,
IRWrite, MemWrite, PCWrite, BranchEQ, BranchNE, RegWrite;
logic [1:0] PCSrc, ALUSrcB, ALUOp;

logic MemtoReg_esperado, RegDst_esperado, IorD_esperado, ALUSrcA_esperado,
IRWrite_esperado, MemWrite_esperado, PCWrite_esperado, BranchEQ_esperado,
BranchNE_esperado, RegWrite_esperado;
logic [1:0] PCSrc_esperado, ALUSrcB_esperado, ALUOp_esperado;
```

Figura 23: Criação das variáveis dos sinais de controle

Ao instanciar o main controller, precisamos passar essas variáveis que estão definidas como saida do modulo.

```
main_controller dut(clock, reset, opcode, state, MemtoReg, RegDst, IorD,
ALUSrcA, IRWrite, MemWrite, PCWrite, BranchEQ, BranchNE, RegWrite, PCSrc,
ALUSrcB, ALUOp);
```

Figura 24: Instanciando o Main Controller com os sinais de saída

Na leitura dos vetores de teste, precisamos ler também esses sinais.

```
always @ (posedge clk) begin
   if(~rst) begin
   {clock, reset, opcode, state_esperado, MemtoReg_esperado, RegDst_esperado, IorD_esperado,
        PCSrc_esperado, ALUSrcB_esperado, ALUSrcA_esperado, IRWrite_esperado, MemWrite_esperado,
        PCWrite_esperado, BranchEQ_esperado, BranchNE_esperado, RegWrite_esperado, ALUOp_esperado} = vectors[counter];
   end
```

Figura 25: Leitura dos vetores de teste

E agora basta fazer as asserções para cada sinal de controle do main controller (Figura 26).

```
assert(MemtoReg == MemtoReg asperado) else begin
    Serror("RegDst == NegDst esperado) else begin
    Serror("Audurch == Lauren esperado) else begin
    Serror("Audurch == NegDst esperado) else begin
    Serror("Audurch == NegTst esperado) else begin
    Serror("Audurch == NegTst esperado) else begin
    Serror("RegDst == NegDst esperado) else begin
    Serror("RegDst esperado) else begin
    Serror("NemErite == NemErite esperado) else begin
    Serror("RegWrite == NemErite esperado[ii) else begin
    Serror("RegWrit
```

Figura 26: Asserções dos sinais de controle do Main Controller

# 2.1.2.3. Execução da Simulação




Figura 27: Visualização RTL




Figura 28: Resultado de alguns casos de teste




Figura 29: Visualização de Ondas

# 2.2. ALU Decoder

O ALU Decoder é responsável por gerar o sinal de controle da ULA. Para isso ele recebe como entrada o 'ALUOp' do Main Controller, e o 'opcode' e 'funct' da instrução. A primeira entrada que o ALUDecoder vai observar para definir a saída é o ALUOp, que funciona de acordo com a Tabela 1.

ALUOp	Significado
00	ADD
01	SUB
10	Olhar Funct
11	Olhar Opcode

Tabela 1: Significado OPCode

Quando o OPCode é '10' significa que se está realizando uma operação do tipo R, e portanto deve ser verificado o 'funct' para determinar qual operação será realizada na ULA. A Tabela 2 mostra a operação a ser realizada para cada funct.

Já quando o OPCode é '11' é porque está sendo realizada uma operação do tipo I, e portanto o opcode deve ser comparado com os opcodes das operações do tipo I suportadas, para que seja determinado qual será a operação que a ULA executará. A Tabela 3 mostra os casos possíveis.

Funct	Operação
100000	ADD
100010	SUB
100100	AND
100101	OR
100111	NOR
100110	XOR
101010	SLT

Tabela 2: Operação Tipo-R por Funct

Opcode	Operação
001000	ADD
001101	OR
001110	XOR
001010	SLT

Tabela 3: Operação Tipo-I pelo Opcode

Com essas informações já é possível determinar a operação da ULA para todos os casos das operações suportadas nessa implementação. O sinal de controle da ULA é de 3 bits, a Tabela 4 mostra o sinal de controle para cada operação.

Operação	ALUControl
ADD	010
SUB	110
AND	000
OR	001
NOR	101
XOR	011
SLT	111

Tabela 4: ALUControl de cada operação

#### 2.2.1. Golden Model

A implementação do Golden Model não tem dificuldade, basta apenas checar as variáveis de entrada da forma que foi descrita anteriormente. Primeiro atribuímos cada código ALUControl a uma constante com o nome da operação (Figura 30).

Figura 30: Constantes para representar operações da ULA

E então foi criada a função que faz todo o procedimento do ALU Decoder como descrito acima.

```
def alu_decoder(alu_op, opcode, funct):
                                                             alu_f = AluFunctions.SLT
   if alu_op == 0b00:
       alu_f = AluFunctions.ADD
                                                    elif alu op == 0b11:
   elif alu op == 0b01:
       alu f = AluFunctions.SUB
                                                            alu_f = AluFunctions.ADD
                                                        elif opcode == ORI:
   elif alu_op == 0b10:
                                                             alu_f = AluFunctions.OR
           alu_f = AluFunctions.ADD
                                                            alu_f = AluFunctions.XOR
           alu_f = AluFunctions.SUB
                                                             alu_f = AluFunctions.SLT
           alu f = AluFunctions.OR
       elif funct == NOR:
           alu_f = AluFunctions.XOR
```

Figura 31: Implementação do ALU Decoder

Foi gerado um caso de teste para cada possível caso do ALU Decoder.

Figura 32: Função que gerou os casos de teste do ALU Decoder

```
00_000000_000000_010
01_000000_1000000_110
10_000000_1000000_010
10_000000_100100_000
10_000000_100101_001
10_000000_100110_011
10_000000_100110_011
11_001000_000000_010
11_001110_000000_011
11_001110_0000000_011
11_001010_0000000_111
```

Figura 33: Casos de teste gerados

# 2.2.2. Implementação em System Verilog

A implementação do ALU Decoder em verilog também é bem direta, e não há dificuldades e é mostrado na Figura 34.

O testbench também é simples e direto, e é mostrado na Figura 35.

```
module alu decoder (
    input logic [1:0] ALUOp,
    input logic [5:0] Opcode, Funct,
    output logic [2:0] ALUControl
);
localparam [2:0] AND = 3'b000,
OR = 3'b001, ADD = 3'b010,
SUB = 3'b110, SLT = 3'b111,
NOR = 3'b101, XOR = 3'b011;
always comb begin
    case (ALUOp)
        2'b00: ALUControl <= ADD;
        2'b01: ALUControl <= SUB;
        2'bl0: begin
            case (Funct)
                6'b100000: ALUControl <= ADD;
                6'bl00010: ALUControl <= SUB;
                6'bl00100: ALUControl <= AND;
                6'b100101: ALUControl <= OR;
                6'b100111: ALUControl <= NOR;
                6'bl00110: ALUControl <= XOR;
                6'b101010: ALUControl <= SLT;
                default: ALUControl <= ADD;
            endcase
        end
        2'bll: begin
            case (Opcode)
                6'b001000: ALUControl <= ADD;
                6'b001101: ALUControl <= OR;
                6'b001110: ALUControl <= XOR;
                6'b001010: ALUControl <= SLT;
                default: ALUControl <= ADD;
            endcase
        end
    endcase
end
```

Figura 34: ALU Decoder em SV

```
1 'timescale lns/100ps
       module alu_decoder_tb;
             int counter, errors, aux_error;
 5 6 7
             logic clk, rst;
integer file;
 8
             logic [1:0] ALUOp;
 9
             logic [5:0] Opcode, Funct;
             logic [2:0] ALUControl, ALUControl_esperado;
             parameter max_vectors = 13;
             logic [30:0] vectors[max_vectors];
14
             alu decoder dut (ALUOp, Opcode, Funct, ALUControl);
             initial begin
                  counter = 0; errors = 0;
rst = 1'b1; #12; rst = 0;
18
19
                   clk=0;
                   if(~rst) begin
                        $readmemb("alu_decoder.tv", vectors);
26
27
                   file = $fopen("alu_decoder_out.txt");
                   $display("Iniciando Testbench");
                   $display(" | ALUOp | Opcode | Funct | ALUControl |");
                   $fwrite(file, "Iniciando Testbench");
$fwrite(file, "-----");
$fwrite(file, " | ALUCop | Opcode | Funct | ALUControl | ");
34
             end
             always begin
                  clk = 1; #11;
clk = 0; #5;
38
40
41
42 B
43 B
            always @(posedge clk) begin
if(~rst) begin
44
45
                      {ALUOp, Opcode, Funct, ALUControl_esperado} = vectors[counter];
46
47
48
            always @(negedge clk) //Sempre (que o clock descer)
if(~rst) begin
                       if(ALUControl_esperado !== 3'bx) begin
                            aux error = errors;
                            for(int i = 0; i < 3; i++) begin
assert (ALUControl[i] === ALUControl_esperado[i]) else begin</pre>
                                       //Mostra mensagem de erro se a saída do DUT for diferente da saída esperada

$error("ALUControl[%d] = %b (%b esperado) {Linha %d}", i, ALUControl[i],
                                                                                             ALUControl_esperado[i], counter+1);
                                       errors = errors + 1; //Incrementa contador de erros a cada bit errado encontrado
                                  end
60
61
62
63
64
                            if(aux_error === errors) begin // Nao houve erro
$display("| %b | %b | %b | %b | OK", ALUOp, Opcode, Funct, ALUControl);
$fwrite(file, "| %b | %b | %b | 0K", ALUOp, Opcode, Funct, ALUControl);
                                                                              %b 1 %b
65
66
67
                            if(counter+1 == max_vectors) begin
  $\$display("Testes Efetuados = \%0d", counter+1);
  $\$display("Erros Encontrados = \%0d", errors);
  $\$fwrite(file, "Testes Efetuados = \%0d", counter+1);
  $\$fwrite(file, "Erros Encontrados = \%0d", errors);
}
68
69
70
71
72
73
74
                                  $stop;
                            end
                        end
                       counter++; //Incrementa contador dos vertores de teste
79 endmodule
```

Figura 35: ALU Decoder Testbench

# 2.2.3. Execução da simulação




Figura 36: Visualização do RTL

```
# Iniciando Testbench
   ALUOp |
           Opcode
                            | ALUControl
                     Funct
            000000 |
                                            OK
    00
                     000000 1
                                 010
          1 0000000 1
                     000000
                                            OK
    0.1
                                 110
            000000 1
                     100000
                                            OK
    10
                                 010
            000000 |
                     100010
                                 110
                                            OK
            000000 |
                     100100
                                 000
                                            OK
            000000
                     100101
                                 001
                                            OK
            000000 |
                     100111
                                  101
                                          | OK
            000000 |
                     100110
                                 011
                                          OK
    10
            000000 1
                     101010
                                 111
                                          I OK
            001000 |
                                          I OK
                     000000
                                 010
            001101
                     000000
                                 001
                                          I OK
    11
            001110
                     000000
                                 011
                                            OK
    11
           001010 | 000000
                                          I OK
    11
                                 111
  Testes Efetuados
 Erros Encontrados = 0
```

Figura 37: Resultado da simulação




Figura 38: Visualização das ondas - simulação RTL

Durante a simulação Gate Level foi observado que o menor tempo em que o nível de clock pode permanecer alto para que ainda se tenha 0 erros, foi 11 unidades de tempo.




Figura 39: Visualização das ondas - Gate Level

# 2.3. Montando Unidade de Controle

Agora que temos o Main Controller e o ALU Decoder devidamente implementados e testados, basta agora conectá-los para formar a unidade de controle completa. Essa conexão é feita de acordo com o mostrado na Figura 1, com a adição da entrada Opcode no ALU Decoder.

#### 2.3.1. Golden Model

O Golden Model basicamente cria uma instância do Main Controller, e delega a ela quase todas as responsabilidades. Apenas na troca de estado que é feito o calculo do ALUControl através do ALU Decoder.

```
def __init__(self):
    mc = MainController()
    self.mc = mc
    self.state = mc.state
    self.nextState = mc.nextState
    self.RegDst = mc.MemtoReg
    self.RegDst = mc.RegDst
    self.RegDst = mc.RegDst
    self.RegDst = mc.ALUSrcB
    self.ALUSrcB = mc.ALUSrcB
    self.ALUSrcA = mc.ALUSrcA
    self.Remire = mc.Nemirite
    self.Remire = mc.PCwrite
    self.Remire = mc.PCwrite
    self.Remire = mc.PCwrite
    self.RegWrite = mc.PCwrite
    self.RegWrite = mc.RegWrite
    self.RegWrite = self.mc.RegDst
    self.nc.get_next_state(opcode)

def get_next_state(self, Opcode, Funct):
    self.mc.get_next_state(opcode)

self.state = self.mc.RegDst
    self.nc.get_next_state(opcode)

self.state = self.mc.RegDst
    self.NewToReg = self.mc.RegDst
    self.RegDst = self.mc.RegDst
    self.ALUSrcA = self.mc.ALUSrcA
    self.RegDst = self.mc.ALUSrcA
    self.RuSrcB = self.mc.ALUSrcB
    self.ALUSrcB = self.mc.ALUSrcA
    self.RuSrcB = self.mc.ALUSrcA
    self.Ririte = self.mc.ALUSrcA
    self.Ririte = self.mc.RegWrite
    self.RegWrite = self.mc.PCWrite
    self.RegWrite = self.mc.PCWrite
    self.BranchEQ = self.mc.Bemirite
    self.BranchEQ = self.mc.Bemirite
    self.RegWrite = self.mc.RegWrite
    self.RegWrite = self.mc.RegWrite
```

Figura 40: Control Unit - Golden Model

A função que gera os vetores de teste é bem semelhante a função do main controller, com a diferença que precisamos ler o funct da operação, e escrevemos no arquivo o ALUControl, no lugar do ALUOp que tinha no main controller. A entrada desta função é um arquivo que contém o Opcode e Funct de todas as funções suportadas, há também um sinal de reset no início do arquivo.

Figura 41: Função que gera os TVs da unidade de controle

```
L_100011_000000
1 100011 000000
0_100011_000000
0_101011_000000
0_000000_100000
0_000000_100010
0_000000_100100
0_000000_100101
0_000000_100111
0_000000_100110
0_000000_101010
0_000100_000000
0_000101_000000
0 000010 000000
0 001000 000000
0_001101_000000
0_001110_000000
0_001010_000000
```

Figura 42: Vetores de entrada do gerador de TVs

```
0 0 100011 000000 0000 0 0 0 00 01 0 1 0 1 0 0 0 010
1 0 100011 000000 0001 0 0 0 00 11 0 0 0 0 0 0 0 10
0 0 100011 000000 0001 0 0 0 00 11 0 0 0 0 0 0 0 10
1 0 100011 000000 0010 0 0 0 00 10 1 0 0 0 0 0 0 010
0 0 100011 000000 0010 0 0 0 00 10 1 0 0 0 0 0 0 10
1 0 100011 000000 0011 0 0 1 00 00 0 0 0 0 0 0 0 0 10
0 0 100011 000000 0011 0 0 1 00 00 0 0 0 0 0 0 0 0 10
1 0 100011 000000 0100 1 0 0 00 00 0 0 0 0 0 1 010
0 0 100011 000000 0100 1 0 0 00 00 0 0 0 0 0 0 1 010
1 0 100011 000000 0000 0 0 0 00 01 0 1 0 1 0 0 0 010
1 0 101011 000000 0001 0 0 0 00 11 0 0 0 0 0 0 0 0
0 0 101011 000000 0001 0 0 0 00 11 0 0 0 0 0 0 0 0 10
1 0 101011 000000 0010 0 0 0 00 10 1 0 0 0 0 0 0 010
0 0 101011 000000 0010 0 0 0 00 10 1 0 0 0 0 0 0 010
```

Figura 43: Alguns vetores de teste gerados

# 2.3.2. Implementação em System Verilog

A implementação em System Verilog é ainda mais simples, bastando apenas fazer a conexão do Main Controler e do ALU Decoder da forma que foi vista na Figura 1.

```
module control unit (
    input logic clk, rst,
    input logic [5:0] opcode, funct,
    output logic [3:0] state,
    output logic MemtoReg, RegDst, IorD, ALUSrcA,
    IRWrite, MemWrite, PCWrite, BranchEQ, BranchNE, RegWrite,
    output logic [1:0] PCSrc, ALUSrcB,
    output logic [2:0] ALUControl
);
    logic[1:0] ALUOp;
    main controller mc (
        clk, rst, opcode, state, MemtoReg, RegDst, IorD,
        ALUSrcA, IRWrite, MemWrite, PCWrite, BranchEQ,
        BranchNE, RegWrite, PCSrc, ALUSrcB, ALUOp
    alu decoder ad (ALUOp, opcode, funct, ALUControl);
endmodule
```

Figura 44: Implementação da unidade de controle em SV

A implementação do testbench também ficou bastante semelhante ao testbench do Main Controller. A diferença está que agora é necessário ler o Funct dos vetores de teste, e avaliar a saída ALUControl no lugar da ALUOp.

```
always @ (posedge clk) begin
if(-rst) begin
end

end

for(int i = 0; i < 3; i++) begin
assert (ALUControl[i] === ALUControl esperado[i]) else begin
is serror("Erro ALUControl na linha %d bit %d, saida = %b, (%b esperado)", counter+1, i, ALUControl[i], ALUControl_esperado[i]);
end
end

assert (ALUControl is == ALUControl na linha %d bit %d, saida = %b, (%b esperado)", counter+1, i, ALUControl[i], ALUControl_esperado[i]);
end
end

assert (ALUControl is == ALUControl na linha %d bit %d, saida = %b, (%b esperado)", counter+1, i, ALUControl[i], ALUControl_esperado[i]);
end
end
```

Figura 45: Mudanças no testbench do Control Unit em relação ao do Main Controller

## 2.3.3. Execução da simulação




Figura 46: Visualização do RTL




Figura 47: Resultado dos últimos vetores de teste




Figura 48: Visualização de onda

Com isso é concluída a implementação e teste da unidade de controle, agora que ela já está funcionando corretamente, podemos começar a implementação do Data Path para construir o processador completo.