

ΕΘΝΙΚΟ ΜΕΤΣΟΒΙΟ ΠΟΛΥΤΕΧΝΕΙΟ
ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ
ΥΠΟΛΟΓΙΣΤΩΝ


Συστήματα Μικροϋπολογιστών
1η Ομάδα Ασκήσεων

Αναστάσιος Λαγός - el13531
Κωνσταντίνος Βασιλάκης - el16504

Ασκηση 1

Ο κώδικας είναι ο παρακάτω

0800	0E - opcode	MVI C, 08H
0801	08 - data	
0802	3A - opcode	LDA 2000H
0803	00 - low address	
0804	20 - high address	
0805	17 - opcode	RAL
0806	DA - opcode	JC 080DH
0807	0D - low address	
0808	08 - high address	
0809	0D - opcode	DCR C
080A	C2 - opcode	JNZ 0805H
080B	05 - low address	
080C	08 - high address	
080D	79 - opcode	MOV A, C
080E	2F - opcode	CMA
080F	32 - opcode	STA 3000H
0810	00 - low address	
0811	30 - high address	
0812	CF - opcode	RST 1



Η λειτουργία του παραπάνω προγράμματος είναι η εξής. Το πρόγραμμα διαβάζει από την διεύθυνση 2000H τα switches στον Accumulator και κάνει shift left μέχρι να βρεί το πρώτο bit που έχει την τιμή ένα (μέχρι 8 φορές). Μόλις το βρει βγαίνει από το εσωτερικό loop και ανάβει τα LED που δείχνουν σε binary τον αριθμό της θέσης του πρώτου bit που είναι 1. (Με την σύμβαση αναμμένο - '1' , σβηστό - '0').

Το πρόγραμμα μπορεί γραφτεί έτσι ώστε να τρέχει συνεχόμενα βάζοντας στο τέλος του προγράμματος ένα jmp πάλι στην αρχή του.

Ασκηση 2

Ο κώδικας είναι ο παρακάτω

```

    IN 10H
    MVI E,FEH           ;Light up LSB of LED
    LXI H,3000H         ;Address of LED
    LXI B,01F4H         ;500 * 1ms

CHECK:
    LDA 2000H           ;Address of switch
    MOV D,A
    RRC                 ;CY is modified according to bit D0
    JC CHECK            ;If LSB of switch is set then loop till not set
    MOV A,D              ;Get address again without having to access memory
    RLC                 ;CY is modified according to bit D7
    JC RIGHT            ;If MSB of switch is set then right routine
                        ;else continue to left routine

LEFT:
    MOV A,E             ;E acts as temp storage for when accum
                        ;is checking conditions
    MOV M,A             ;light up LED
    RLC                 ;If we use RLC we cant initiate A from FFH.
                        ;Need 1 zero.
    MOV E,A             ;Store temp value to E so i can check condition.
    CALL DELB
    JMP CHECK

RIGHT:                  ;Pretty much the same as LEFT routine.
    MOV A,E
    MOV M,A
    RRC
    MOV E,A
    CALL DELB
    JMP CHECK

END

```

Ασκηση 3

Ο κώδικας είναι ο παρακάτω

```

    LXI B,03E8H         ; 40ms delay
    MVI L,00H           ; L is used for keeping the
                        ; state of the lights in case
                        ; input is bigger than 100

START:
    LDA 2000H           ; get the switch input
    CPI C8H             ; check if input is bigger than 199
                        ; and jump to the correct tag
    JNC ABOVE_199
    CPI 64H             ; check if input is bigger than 99
                        ; and jump to the correct tag

```

```

JNC ABOVE_99
MVI D,FFH ; else the number is 99 or less so
; calculate the two digits
DECA:
INR D ; D will contain the number of number
; of dozens
SUI 0AH
JNC DECA
ADI 0AH
MOV E,A ; Store in E the number of number of units
MOV A,D ; Store in A the number of dozens
STC
CMC ; These two commands set the carry flag
; to 0 in order to use left shift
RAL
RAL
RAL
RAL ; Shift A left four times to move dozens
; to the 4 MSB
ADD E ; Add to A the units to the 4 LSB
JMP UPDATE_LEDS
ABOVE_99: ; When the number is bigger than 99
; and less than 200
MOV A,L ; Get the state of lights
CPI 00H
JZ ABOVE_99_1
MVI L,00H ; If the state was switched on update
; state to on off
MVI A,00H ; and switch off the leds
JMP UPDATE_LEDS
ABOVE_99_1:
MVI L,01H ; If the state was switched off update
; state to on
MVI A,0FH ; and switch on the 4 LSB leds
JMP UPDATE_LEDS
ABOVE_199:
MOV A,L ; When the number is bigger than 199
; Get the state of lights
CPI 00H
JZ ABOVE_199_1
MVI L,00H ; If the state was switched on update
; state to on off
MVI A,00H ; and switch off the leds
JMP UPDATE_LEDS
ABOVE_199_1:
MVI L,01H ; If the state was switched off update
; state to on
MVI A,0FH ; and switch on the 4 MSB leds
UPDATE_LEDS:
CMA ; Find the complement of A
; so leds light on 1
STA 3000H ; Send the result to the output lights
CALL DELB
JMP START
END

```

Ασκηση 4

$$\text{Καμπυλη διακριτων στοιχειων} = \frac{20000 + 20x}{x}$$

$$\text{Καμπυλη } FPGA = \frac{10000 + 40x}{x}$$

$$\text{Καμπυλη } SoC_1 = \frac{100000 + 4x}{x}$$

$$\text{Καμπυλη } SoC_2 = \frac{200000 + 2x}{x}$$

Εξισωνουμε για να βρουμε τομες

IC-FPGA: $x = 500$

IC-SoC-1: $x = 5000$

IC-SoC-2: $x = 10000$

FPGA-SoC-1: $x = 2500$

FPGA-SoC-2: $x = 5000$

SoC-1-SoC-2: $x = 50000$

Από τα παραπάνω βρίσκουμε ότι οι πιο συμφέρουσες τεχνολογίες είναι οι ακόλουθες

$$FPGA, \quad x \leq 500$$

$$\text{Διακριτα Στοιχεια,} \quad 500 \leq x \leq 5000$$

$$SoC_1, \quad 5000 \leq x \leq 50000$$


$$SoC_2, \quad 50000 \leq x$$

Γενικά οι τεχνολογίες που χρειάζονται μεγάλη αρχική επένδυση συμφέρουν για μεγαλύτερο αριθμό τεμαχίων.

Έχουμε

$$20000 + 20x > 10000 + (a + 10)x \Rightarrow a < 10 + \frac{10000}{x}$$

Βλέπουμε ότι για πολύ μεγάλα x το κόστος του FPGA παραμένει μικρότερο αν το κόστος της πλακέτας γίνει μικρότερο από 10 ευρώ.



Ασκηση 5

i. Έχουμε τον παρακάτω κώδικα

```
1 module gateModelCircuit (F, A, B, C , D, E);
2     output [1: 4] F;
3     input A, B, C, D, E;
4     wire Anot, Bnot, Cnot, Dnot, w1F1, w2F1, w3F1, w4F1,
5         w1F2, w2F2, w3F2, w4F2, w5F2,
6         w1F3, w2F3, w3F3, w4F3, w5F3, w6F3, w7F3,
7         w1F4, w2F4, w3F4, w4F4;
```

```

8
9     not
10         G1(Anot, A),
11         G2(Bnot, B),
12         G3(Cnot, C),
13         G4(Dnot, D);
14
15     and
16         G5(w1F1, B, C),
17         G6(w3F1, w2F1, A),
18         G7(w4F1, Bnot, Cnot, D),
19         G8(w1F2, Anot, Bnot, Dnot),
20         G9(w2F2, Anot, C, D),
21         G10(w3F2, B, Cnot, D),
22         G11(w4F2, A, Bnot, D),
23         G12(w5F2, A, C, Dnot),
24         G13(w1F3, A, B, C),
25         G14(w2F3, B, C),
26         G15(w4F3, D, E),
27         G16(w6F3, w3F3, w4F3),
28         G17(w7F3, w5F3, D),
29         G18(w1F4, C, D),
30         G19(w3F4, w2F4, A),
31         G20(w4F4, B, C, D, E);
32
33     or
34         G21(w2F1, w1F1, D),
35         G22(F[1], w3F1, w4F1),
36         G23(F[2], w1F2, w2F2, w3F2, w4F2, w5F2),
37         G24(w5F3, A, w2F3),
38         G25(w3F3, B, C),
39         G26(F[3], w1F3, w7F3, w6F3),
40         G27(w2F4, w1F4, B, E),
41         G28(F[4], w3F4, w4F4);
42 endmodule

```

ii.

```

1 module dataflowCircuit (F A, B, C, D);
2     output [1:4] F;
3     input A, B, C, D;
4     assign F[1] = A & ((B & C) | D) + (~B & ~C & D),
5             F[2] = (~A & ~B & ~D) | (~A & C & D) |
6                 (B & ~C & D) | (A & ~B & D) | (A & C & ~D),
7             F[3] = (A & B & C) | ((A | (B & C)) & D) |
8                 ((B | C) & (D & E)),

```



```


9      F[4] = A & (B | (C & D) | E) | (B & C & D & E);
10    endmodule

```


Ασκηση 6

i. Έχουμε τα παρακάτω λογικά διαγράμματα


a.



b.



c.



ii. Μοντελοποιούμε τον αθροιστή χρησιμοποιώντας 4 αθροιστές του ενός bit σαν δομικές μονάδες. Ο κάθε αθροιστής αποτελείται από 2 ημιαθροιστές και μία πύλη OR

Αθροιστής - 1 bit

```
1 module full_adder(x, y, c_in, sum, c_out);
2   input x, y, c_in;
3   output sum, c_out;
4   wire w1,w2,w3;
5
6
7   xor G1(w1, x, y);
8   xor G2(sum, w1, c_in);
9   and G3(w2, w1, c_in);
10  and G4(w3, x, y);
11  or G5(c_out, w2, w3);
12 endmodule
```

Στην συνέχεια χρησιμοποιούμε την παραπάνω δομική μονάδα για να φτιάξουμε ένα αθροιστή κρατουμένου 4 bits.

Αθροιστής Κρατουμένου - 4 bit

```
1 module rippe_carry_adder(x, y, sum, c_out);
2
3   input[3:0] x, y;
4   output[3:0] sum;
5   output c_out; //Output carry
6   wire w1, w2, w3; //Wires to the next adder
7
8   fulladder fa1(x[0], y[0], 1'b0, sum[0], w1);
9   fulladder fa2(x[1], y[1], w1, S[1], w2);
10  fulladder fa3(x[2], y[2], w2, S[2], w3);
11  fulladder fa4(x[3], y[3], w3, S[3], c_out);
12 endmodule
```

iii.

Αθροιστής - Αφαιρέτης - 4 bit

```
1 module addSub(A, B, selection, Result);
2 input sel;
3 input [3:0] A,B;
4 output [3:0] Result;
5 wire [3:0] Result;
6
7 assign Result = (selection)? A + B : A - B;
8 endmodule
```

Ασκηση 7

i.

```
1 module mealy(y, x, clock, reset);
2 output y;
3 input x, clock, reset;
4 reg [1: 0] state;
5 reg output_reg;
6 parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
7
8 always @ ( posedge clock, negedge reset)
9 //Initialization at state A if reset == 0
10 if (reset == 0) state <= a;
11 else
12     case (state)
13     a:
14     begin
15         if (x == 0) begin
16             state <= d;
17             output_reg <= 1'b1;
18         end else begin
19             state <= a;
20             output_reg <= 1'b0;
21         end
22     end
23     b:
24     begin
25         if (x == 0) begin
26             state <= c;
27             output_reg <= 1'b1;
28         end else begin
```

```

29         state <= a;
30         output_reg <= 1'b0;
31     end
32 end
33 c:
34 begin
35     if (x == 0) begin
36         state <= d;
37         output_reg <= 1'b1;
38     end else begin
39         state <= b;
40         output_reg <= 1'b0;
41     end
42 end
43 d:
44 begin
45     if (x == 0) begin
46         state <= c;
47         output_reg <= 1'b0;
48     end else begin
49         state <= d;
50         output_reg <= 1'b1;
51     end
52 end
53 endcase
54
55 assign y = output_reg;
56
57 endmodule

```

ii.

```

1 module moore(y, x, clock, reset);
2     output y;
3     input x, clock, reset;
4     reg [1: 0] state, output_reg;
5     parameter a = 2'b00, b = 2'b01, c = 2'b10, d = 2'b11;
6
7     always @ ( posedge clock, negedge reset)
8         //Initialization at state A if reset == 0
9         if (reset == 0) state <= a;
10    else
11        case (state)
12            a:
13                begin

```

```

14         if (x == 0)
15             state <= d;
16         else
17             state <= a;
18         output_reg <= 1'b0;
19     end
20 b:
21 begin
22     if (x == 0)
23         state <= c;
24     else
25         state <= a;
26     output_reg <= 1'b1;
27 end
28 c:
29 begin
30     if (x == 0)
31         state <= b;
32     else
33         state <= d;
34     output_reg <= 1'b1;
35 end
36 d:
37 begin
38     if (x == 0)
39         state <= c;
40     else
41         state <= d;
42     output_reg <= 1'b0;
43 end
44 endcase
45
46 assign y = output_reg;
47
48 endmodule

```