HBE-COMBO III

User's Manual and Lab Guide

대전광역시 유성구 궁동 487-1
(042) 610-1111
www.hanback.co.kr

FG-CM3-0522V10

❑ Revision History

Date	Version	Description	Revised by
2008-06-03	1st Edition(A)	Released initially	기술연구소

❑ Summary of Changes

CONTENTS

1. 개요 1

1.1 제품 특징 3
1.2 제품 구성 5
1.3 시스템 요구사항 6
1.4 보드 구성 및 각 부분 명칭 8
1.5 제품 규격 14

2. 처음 사용하기 17

2.1 Altera Quartus II 18
2.2 XILINX ISE 28
2.3 보드 설정 35

3. 제품 사용하기 38

3.1 Clock Control Block 38
3.2 Reset Switch 42
3.3 VFD (16 x 2 Line) 43
3.4 7-Segment 51
3.5 7-Segment Array 53
3.6 LED 56
3.7 Dot matrix LED 59
3.8 TFT LCD Module 63
3.9 OLED 69
3.10 Button Switch 73
3.11 Dip Switch 76
3.12 Piezo 78
3.13 SRAM 81
3.14 Flash Memory 85
3.15 Step Motor 90
3.16 UART 94
3.17 USB/Serial 포트 96
3.18 VGA 99
3.19 PS/2 포트 사용하기 104
3.20 Sensor 107
3.21 SD Connector 110
3.22 확장 포트 115
3.23 AMBA Connector 119

4. 설계S/W 기본사용법 123

4.1 DESIGN FLOW 123
4.2 설계 소프트웨어 126
4.2.1 Quartus II를 이용한 설계 126
4.2.2 ISE를 이용한 설계 169

5. 부록 202

5.1 장비 사용시 주의 사항 202
5.1.1 Quartus II에서의 Unused Pin 설정 202
5.1.2 ISE에서의 Unused Pin 설정 204
5.2 HBE-COMBO III PIN MAP 207

그림 목차

[그림 1-1] HBE-COMBO III 구성도.....5
[그림 1-2] HBE-COMBO III 보드구성 및 각 부분 명칭.....8
[그림 2-1] ALTERA Home.....18
[그림 2-2] Download Center.....19
[그림 2-3] Select Software.....19
[그림 2-4] Select Quartus II Tools.....20
[그림 2-5] Sign-In.....20
[그림 2-6] Registration.....21
[그림 2-7] Downloading.....22
[그림 2-8] File Download.....22
[그림 2-9] License Download.....22
[그림 2-10] Altera Licensing.....23
[그림 2-11] Get My Altera License.....24
[그림 2-12] Registration Information.....24
[그림 2-13] Licensing Survey.....25
[그림 2-14] Licensing Requrst Completed.....25
[그림 2-15] Licensing Error.....26
[그림 2-16] License Setup.....27
[그림 2-17] Xilinx Home.....28
[그림 2-18] Xilinx Download Center.....29
[그림 2-19] Sign in to Xilinx.....29
[그림 2-20] Xilinx Electronic Fulfillment.....30
[그림 2-21] Select Product.....30
[그림 2-22] Download Product.....31
[그림 2-23] Software Installation – Welcome.....32
[그림 2-24] Software Installation - Enter Registration ID.....32
[그림 2-25] Software Installation - Select Products to Install.....33
[그림 2-26] Software Installation - Accept Software License.....33
[그림 2-27] Software Installation - Select Destination Directory.....34
[그림 2-28] Software Installation - Select Installation Options.....34
[그림 3-1] Clock Control Block 구성.....39
[그림 3-2] 16 x 2 VFD.....43
[그림 3-3] VFD 모듈의 동작 타이밍.....45
[그림 3-4] 7-Segment LED 구성.....51
[그림 3-5] 7-Segnent LED Array 구성.....53
[그림 3-6] LED 블록도.....56
[그림 3-7] Dot matrix LED 구성.....59
[그림 3-8] TFT-LCD Interface Timing.....64
[그림 3-9] Image Sensor Vertical timing.....65

[그림 3-10] Image Sensor Horizontal Timing 65
[그림 3-11] OLED Data interface....71
[그림 3-12] Push Button Switch 구성 73
[그림 3-13] Bus Switch 구성....76
[그림 3-14] SRAM 블록 구성 81
[그림 3-15] SRAM Read Cycle....82
[그림 3-16] SRAM Write Cycle....82
[그림 3-17] Flash Memory 구성....85
[그림 3-18] Read Operations 86
[그림 3-19] Write Operations....86
[그림 3-20] Reset Operations 86
[그림 3-21] VGA 블록 구성 99
[그림 3-22] 수평 동기 및 수직 동기 101
[그림 3-23] Sensor 구성 107
[그림 3-24] Command list 107
[그림 3-25] Data Interface Timing 108
[그림 3-26] Audio Codec Register Setting 113
[그림 4-1] 제품 생산의 흐름 123
[그림 4-2] 시스템 설계 시 설계 흐름....124
[그림 4-3] Fir-filter Project 126
[그림 4-4] Hierarchy Display 127
[그림 4-5] New Project Wizard....127
[그림 4-6] Directory, Name, Top-Level Entity 설정 128
[그림 4-7] Add Files....129
[그림 4-8] Family & Device Settings 130
[그림 4-9] EDA Tool Settings....131
[그림 4-10] Summary 132
[그림 4-11] 타이틀에 표시된 프로젝트 이름....132
[그림 4-12] Project Navigator....134
[그림 4-13] 설계 메뉴에서 Block Diagram/Schematic File 선택 135
[그림 4-14] Block Diagram/Schematic File을 활성화 한 상태....135
[그림 4-15] Pop-up 메뉴에서 “Insert Symbol” 선택....136
[그림 4-16] Insert Symbol 창 136
[그림 4-17] Stop-watch 예제에서의 연결....137
[그림 4-18] 마우스 포인터의 변화....138
[그림 4-19] wire 연결....138
[그림 4-20] bus wire로 변환....139
[그림 4-21] 이름으로 연결 139
[그림 4-22] 심볼 생성....140
[그림 4-23] BCD COUNTER 140
[그림 4-24] New 메뉴에서 Text Editor File 선택 141
[그림 4-25] Text Editor File을 활성화 한 상태 142
[그림 4-26] AHDL로 설계한 예....143
[그림 4-27] VHDL로 설계한 예 143

[그림 4-28] Verilog HDL로 설계한 예 144
[그림 4-29] Template 선택 145
[그림 4-30] BCD COUNT(VHDL) 146
[그림 4-31] Processing -> Start Compilation 항목 선택 148
[그림 4-32] Compiler 과정 완료 149
[그림 4-33] Assignments -> Device 항목 선택 150
[그림 4-34] Device Settings 150
[그림 4-35] Assignment Editor 선택 151
[그림 4-36] Assignment Editor 152
[그림 4-37] 핀 할당 작업 153
[그림 4-38] Simulation 입력 창 154
[그림 4-39] Simulation 결과 창 155
[그림 4-40] Simulation 메뉴 선택 156
[그림 4-41] Simulation 창 활성화 156
[그림 4-42] Simulation 입 · 출력 포트 불러오기 157
[그림 4-43] Insert Node or Bus 158
[그림 4-44] Node Finder 158
[그림 4-45] Waveform Editor 파형 정의 159
[그림 4-46] Simulation Waveforms 160
[그림 4-47] Functional Simulation Settings 161
[그림 4-48] Timing Simulation 162
[그림 4-49] Function Simulation 162
[그림 4-50]Quartus II 메뉴에서 Programmer 항목 선택 163
[그림 4-51] Programmer 창 활성화 164
[그림 4-52] Hardware Setup 164
[그림 4-53] Hardware Setup 완료 165
[그림 4-54] Auto Detect 166
[그림 4-55] Configuration Ended 166
[그림 4-56] Convert Programming Files 167
[그림 4-57] Configuration ROM Programmer 168
[그림 4-58] full demo 예제 169
[그림 4-59] Source Files 170
[그림 4-60] New Project 170
[그림 4-61] Create New Project 171
[그림 4-62] Device Properties 172
[그림 4-63] Create New Source 172
[그림 4-64] Add Existing Sources 173
[그림 4-65] Project Summary 174
[그림 4-66] 타이틀에 표시된 프로젝트 174
[그림 4-67] 설계 메뉴에서의 Schematic 선택 175
[그림 4-68] Schematic Editor 176
[그림 4-69] Symbols 177
[그림 4-70] Tools 177
[그림 4-71] 마우스 포인터의 변화 178

[그림 4-72] Wire 연결 178
[그림 4-73] 이름으로 연결 179
[그림 4-74] 4 bit Count 179
[그림 4-75] Text File 180
[그림 4-76] Language Templates 181
[그림 4-77] BCD_COUNT Source 181
[그림 4-78] Adding Source 182
[그림 4-79] Add Source 183
[그림 4-80] Compiler 184
[그림 4-81] Assign Package Pins 186
[그림 4-82] Test Bench Waveform 187
[그림 4-83] Initialize Timing 188
[그림 4-84] Create Waveform 188
[그림 4-85] Input Signal 189
[그림 4-86] Behavioral Simulation 190
[그림 4-87] Start Simulation 190
[그림 4-88] Simulation End 191
[그림 4-89] iMPACT 192
[그림 4-90] Initialize Chain 193
[그림 4-91] Programming Properties 194
[그림 4-92] iMPACT 194
[그림 4-93] Programming 195
[그림 4-94] Program Succeeded 196
[그림 4-95] Create PROM File 197
[그림 4-96] Prepare PROM Files 198
[그림 4-97] Select PROM/Flash Mode 199
[그림 4-98] Specify PROM Device 200
[그림 4-99] File Generation Summary 200
[그림 4-100] PROM File Generation Succeeded 201
[그림 5-1] Assignments -> Settings 203
[그림 5-2] Setting Device 203
[그림 5-3] Device and Pin Options 204
[그림 5-4] Process -> Properties 205
[그림 5-5] Configuration Options 205

01

HBE-COMBO III
User's Manual &
Lab Guide

개요

1. 개요

HBE-Combo III는 현대의 전자, 정보통신 산업현장에서 필요로 하는 디지털 논리회로 설계에 대한 학교 교육에서 이론적인 교육환경을 벗어나 이론에서 얻은 결과를 직접 눈으로 확인 할 수 있도록 하는 환경을 제공하기 위한 디지털 논리 회로 설계 실습 장비입니다.

HBE-Combo III는 산업 현장에서 디지털 회로설계에 많이 적용되고 있는 FPGA와 ARM Processor을 이용하여 사용자가 설계한 회로를 직접 하드웨어를 이용하여 동작 시킴으로 이론교육에서 얻을 수 없었던 여러 가지 동작 현상을 실험을 통해 얻을 수 있으며 이와 아울러 학생들에게 디지털 논리 회로 설계에 대한 흥미를 유발 시킬 수 있습니다.

본 제품의 COMBO라는 이름은 Altera사와 Xilinx사의 두 회사의 FPGA 디바이스를 모듈화 하여 제공하고 있습니다. 따라서 한 보드에서 두 종류의 모듈을 선택하여 장착할 수 있는 구성으로 다양한 디바이스를 경험할 수 있도록 제공하고 있습니다. 또한 Processor Module도 ARM9 및 Cortex-M1, Cortex-M3의 다양한 종류의 Processor 모듈을 통해 여러 종류의 디바이스를 하나의 보드에서 경험해 볼 수 있도록 구성하고 있습니다.

보드에서는 사용자가 원하는 클럭을 손쉽게 사용할 수 있도록 Clock Control Block을 두어 다양한 클럭을 디바이스로 공급해 주고 있습니다. 여기에서는 두 개의 Clock Select SW를 통해 수 십개의 다양한 클럭을 선택하고 공급해 줌으로써 사용자가 설계 시 편리성을 주고 있습니다. 또한 사용자가 가지고 있는 특정 오실레이터를 보드에 장착하여 사용할 수 있도록 FPGA 모듈에 User Clock을 두고 있습니다. 따라서 이 자리에 오실레이터를 장착하여 발생되는 특정 클럭을 받아서 사용할 수 있습니다.

장비에 구성하고 있는 장치들을 살펴보면, VFD(Vacuum Fluorescent Display) 및 고휘도 LED를 두어 시인성을 더욱 강화하였습니다. 또한 다양한 입력 장치 (버튼 스위치, 버스 스위치)를 사용하여 보드 내에서 직접 제어하여 실험할 수 있게 구성하고 있습니

다. Display 장치로는 Image Sensor와 TFT-LCD를 두어 영상을 입력 받아 화면에 출력 할 수 있는 장치를 두고 있으며, 또한 OLED및 Dot-Matrix를 구성하고 있어 다양한 Display 실험도 지원해 주고 있습니다. 또한 온도 및 습도를 측정할 수 있는 온,습도 센서, USB to Serial 통신 실험을 할 수 있는 USB 포트, 자기센서를 이용한 스텝모터 구동을 할 수 있도록 구성하였습니다. 또한 보드 내에 50핀 커넥터를 이용하여 다양한 확장 모듈을 장착하여 실험할 수 있도록 구성하고 있습니다.

HBE-COMBO III를 이용하면 디지털 논리회로 설계의 기본의 이론적인 부분을 벗어나 다양한 응용 모듈과 장치들을 이용한 설계에서 더 높은 회로 설계의 기술을 익히고 배우게 될 것입니다. 제품에 장착되어 있는 최신의 디바이스와 대용량의 디바이스로 설계에 대한 제약이 없이 설계를 할 수 있습니다. 또한 두 회사의 디바이스를 사용하여 설계하는 회사의 제약 없이 회로를 설계 할 수 있는 방법을 익히게 될 것입니다.

1.1 제품 특징

❑ 새로운 디바이스를 이용한 장비 구성

최신의 Embedded Process(ARM) 및 FPGA 디바이스를 사용한 SoC 환경을 지원하여 장비의 동작을 실험 실습 할 수 있는 기능을 제공하고 있습니다. 또한 영상처리 등의 고용량의 로직 설계가 가능하도록 대용량의 FPGA 디바이스를 기본으로 제공하고 있습니다.

❑ SoC 환경을 지원한 실습 실험

ST 및 ACTEL사의 ARM 프로세서를 사용한 두 종류의 모듈을 이용하여 다양한 응용 실험을 할 수 있는 구성으로 AMBA bus를 통해 FPGA 디바이스와 연계한 실험 실습 환경을 제공하고 있습니다.

❑ Altera, Xilinx 디바이스의 모듈화

FPGA 디바이스의 유연성과 확장성을 고려하여 Altera와 Xilinx 디바이스의 교체 사용이 가능하도록 모듈화 하였으며 Altera사의 Cyclone II Series와 Xilinx사의 Spartan 3A DSP Series를 사용할 수 있도록 구성하고 있습니다.

❑ 디바이스 모듈의 독립성

FPGA 모듈에서는 디바이스와 Configuration ROM을 같이 두어 모듈의 Configuration ROM에서 한번의 프로그램으로 다음의 전원 인가 시 Configuration ROM에 의한 데모 동작을 할수 있도록 구성하고 있습니다. 또한 별도의 오실레이터를 모듈에 장착하여 사용이 가능하도록 구성하고 있으므로 모듈에 전원 공급만으로 단독 사용이 가능하게 구성하고 있습니다.

또한 Processor 모듈에서는 Processor 디바이스 및 Memory, 통신 포트를 하나의 모듈로 구성하고 있어 전원 공급으로 모듈의 단독 동작이 가능하도록 구성하고 있습니다.

❑ Clock Control Block을 이용한 클럭 이용

베이스 보드에 있는 두 개의 오실레이터를 통해 발생된 클럭을 클럭 발생 디바이스와 CPLD 디바이스를 통해 0 ~ 250MHz의 클럭을 발생하여 FPGA 디바이스로 전달됩니다. 이 클럭은 두 개의 Clock Select 스위치를 통해 선택할 수 있고, 선택된 클럭의 종류는 Clock Select의 7-Segment를 통해 어떠한 클럭이 FPGA로 전달이 되는지 확인할 수 있습니다. 또한 FPGA 모듈에서는 별도의 User Clock를 두고 있어, 베이스 보드의 Clock Control Block에서 발생하는 클럭 이외의 특정 오실레이터를 장착하여

사용할 수 있습니다. 이 User Clock는 FPGA 모듈 상단에 오실레이터를 장착할 수 있는 곳을 두고 있으며, 여기에 있는 오실레이터 값을 입력 받기 위해 User Clk EN 스위치는 On 해 주어야 장착된 오실레이터에서 클럭값이 FPGA 디바이스로 전달이되어 사용자가 활용할 수 있습니다. 이 스위치는 사용하지 않을 시 Off 상태로 두어 사용하시기 바랍니다.

❑ 장비의 확장성

장비에서는 50pin x 2의 확장 포트를 두고 있어 HBE-Combo III에서 제공하는 확장 보드를 연결하여 베이스 보드에서 지원하지 않는 장치들에 대한 실험을 할 수 있으며 이외에 별도의 장치를 연결하여 제어할 수 있도록 구성하고 있습니다. 이 확장 커넥터를 일반 양면 기판에 호환할 수 있도록 배치 되어 있으며, 플렛 케이블을 통해 장치를 연결하여 사용할 수 있습니다.


❑ 테마 별 실습 지원

특색이 있는 장치들을 테마 별로 멀티미디어, 센서, 모터등으로 분류하여 한 보드에 구성하고 있어 다양한 프로젝트별 실험 실습 환경을 시험해 볼 수 있도록 지원해 주고 있습니다.

❑ 손쉬운 프로그래밍 작업

다양한 작업 (FPGA Download, PROM Program)에 사용되는 전용 케이블 모듈을 이용하여 PC와 장비를 연결하여 손쉽게 프로그램 할 수 있도록 구성하였습니다.

1.2 제품 구성



[그림 1-1] HBE-COMBO III 구성도

1.3 시스템 요구사항

1) PC 하드웨어 및 소프트웨어 사용 요건

❑ PC 하드웨어 :

- 펜티엄 IV 이상 Windows & Linux
- 256MB 이상의 메모리
- ALTERA 프로그램 사용 시 (2GB 이상의 하드디스크 여유공간과 100MB 이상의 작업 공간)
- XILINX 프로그램 사용 시 (7GB 이상의 하드디스크 여유공간과 100MB 이상의 작업 공간)
- Color display capable of 1024 * 768 pixel resolution
- Microsoft 호환 마우스
- 최소 1개 이상의 EPP/ECP 지원 프린트 포트 (LPT) & USB port

❑ PC 시스템 :

- OS : Windows 2000, Windows XP

2) FPGA 디바이스 규격

- ALTERA FPGA Device
  - Cyclone II Series(EP2C70F672)
  - Total Gates : 7,000,000
  - Total RAM bits : 1,152,000
  - Total User I/O : 399
- Xilinx FPGA Device
  - Spartan 3A DSP Series (XC3SD1800FGG676)
  - Total Gates : 1,800,000
  - Total RAM bits : 1,152,000
  - Total User I/O : 519(Input :110)

3) Configuration PROM 규격

Altera사의 Serial Configuration Device와 Xilinx사의 Flash In-System Programmable Configuration PROMS의 각 회사의 전용 FPGA Configuration ROM을 사용합니다.

- Altera FPGA용 PROM : EPCS16SI16N

- Xilinx FPGA용 PROM : XCF08PVO48C or XCF16PVO48C

4) Embedded Processor

- ARM926EJ-S Module

➔ Processor Device(ARM926EJ-S)

- f_{MAX} 266 MHz, 32 KI-16KD cache, ETM9 and JTAG interfaces
- Multilayer AHBA 2.0 Compliant BUS with f_{MAX} 133 MHz
- 200K customizable eASIC gates

➔ DDR Memory : 총 1G 용량의 DDR SDRAM, 133 MHz

➔ Flash Memory : 총 256M의 Serial Flash Memory

➔ EEPROM : 2K I2C Bus EEPROM

➔ USB : USB 2.0 Host ports 2EA, USB 2.0 Device port 1EA

➔ UART : Up to 115Kbps, USB to Serial 1EA, UART 2EA

➔ Ethernet : MAC 10/100 with MII management interface

5) 소프트웨어

❑ FPGA Device


- ALTERA : Quartus II
- XILINX : ISE

FPGA 장비의 소프트웨어는 각 회사의 홈페이지의 다운로드 센터에서 무료 버전을 다운받아 사용할 수 있습니다. ALTERA에서 제공하는 Quartus II는 Cyclone II 디바이스를 제어하기 위한 소프트웨어이고, XILINX에서 제공하는 ISE는 Spartan-3 디바이스를 제어하는 소프트웨어입니다.

❑ ARM Processor

- Debugger & Emulator (OPENice-A1000, Option)
  - OPENice-A1000 : 고성능 ARM&모바일 Application 개발용 에뮬레이터
- ELDK(Embedded Linux Development Kit) v3.1 (크로스 컴파일러)
  - 호스트에서 타켓 시스템을 빌드하기 위해 필요한 컴파일러, 링커, 디버거 등의 개발 툴과 타켓 시스템을 위해 미리 빌드해 둔 몇 가지 프로그램 & 라이브러리들을 모아둔 패키지

1.4 보드 구성 및 각 부분 명칭



[그림 1-2] HBE-COMBO III 보드구성 및 각 부분 명칭

1) FPGA 모듈

Altera 및 Xilinx FPGA 디바이스 모듈을 겸용으로 장착 사용 가능하도록 커넥터로 구성하였습니다. 따라서 사용자가 사용하려는 FPGA Module을 선택 장착하여 사용이 가능합니다. 여기에서 선택하는 모듈에 따라서 설계 소프트웨어도 달리 해 주어야 합니다. 이렇게 설계된 환경은 전용 다운로드 케이블을 이용하여 디바이스 모듈의 JTAG 커넥터로 FPGA 디바이스와 Configuration PROM에 다운할 수 있습니다.

따라서 FPGA 모듈은 전원 공급을 통해 디바이스에서 다운이 가능하게 구성하였습니다. 또한 FPGA 디바이스는 RAM 타입의 디바이스로 전원 OFF시 디바이스 내부의 데이터가 사라짐으로 다시 전원을 ON 하더라도 이전의 동작이 계속 유지가 되지 않습니

다. 그래서 전원을 켤 때마다 디바이스에 재 프로그램 해 주어야 합니다.

이런 불편한 점을 보완하기 위해 별도의 Configuration ROM을 두어, 한번의 프로그램만으로 데이터가 사라지지 않고 RECONFIG 버튼을 통해 Configuration ROM을 통해 미리 저장된 데이터를 넘겨주어 동작이 가능하게 구성을 하였습니다. 현재 FPGA 모듈 에서 사용하는 Configuration ROM은 Altera (EPCS Series), Xilinx (XCF Series)를 사용하고 있습니다.

2) Embedded Processor 모듈

FPGA 디바이스와 연동하여 사용할 수 있는 ARM Processor 모듈을 장착하여 사용할 수 있도록 구성하고 있습니다. 이 모듈은 단독 동작이 가능하도록 구성되어 있어 프로세서 및 USB, UART, Ethernet을 통한 통신 실험이 가능하고 FPGA 디바이스와 AMBA 버스를 통한 연동 실험으로 장비 내부에 있는 장치들의 동작 실험을 구현해 볼 수 있습니다. 이 모듈은 출고 시 Boot-loader이 올려진 상태이기 때문에 UART를 통한 Processor 제어 실험이 가능한 상태입니다.

3) 클럭 제어 블록

메인 클럭은 Base Board에서 FPGA 디바이스로 전달해 주고 있습니다. 클럭 발생은 보드의 두 개의 오실레이터를 통해 발생된 클럭을 소스로 컨트롤 디바이스를 통해 0 ~ 250 MHz의 클럭을 발생하고 있습니다. 클럭 제어 디바이스로는 ATmega16L과 CPLD를 통해 제어를 하고 있으며, 출고 시 프로그램 되어서 출고가 됩니다.

클럭 제어 블록에서 발생되는 클럭의 선택은 두 개의 Clock Select 스위치를 통해 선택해서 사용할 수 있습니다. 이 스위치를 통해 여러 개의 클럭을 선택할 수 있습니다. 이 스위치를 돌리면 Clock Select의 7-Segment를 통해 현재 어떤 클럭이 선택되었는지 확인할 수 있습니다.

또한 모듈에 별도의 User Clock을 달아서 사용할 수 있도록 구성을 해 놓았습니다. 사용자가 사용하려는 오실레이터의 값이 그대로 FPGA 디바이스에 전달되어 사용을 할 수 있도록 구성이 되어 있습니다. 따라서 사용자가 원하는 클럭을 오실레이터를 꽂으면 그 클럭이 바로 디바이스에 전달되어 사용이 가능합니다. 이 User Clock은 옆에 User Clk EN 스위치를 두어, 사용하는 오실레이터가 없을 때 스위치를 OFF 시켜서 클럭 핀을 안정화 시켜 놓았습니다. 사용하는 클럭은 몇 개의 클럭 입력 전용 핀을 이용해서 입력을 받고 있으므로 메인 클럭과 User Clock을 동시에 받아서 회로를 설계할 수 있습니다.

4) Piezo

특정 주기의 클럭 소스를 인가할 경우 멜로디를 출력하는 장치입니다. 10KHz ~ 1Hz 의 클럭 소스를 사용하여 다양한 멜로디를 출력 할 수 있습니다. 따라서 주파수가 높은 수록 고음이 낮을수록 저음이 출력이 됩니다. 또한 Piezo EN의 딥 스위치를 두어 사용하지 않은 때 Piezo로 입력되는 잡음에 의해 소리가 나는 것을 방지 하도록 구성하고 있습니다.

5) Step Motor

4개의 데이터 라인을 통해 1상 여자 방식, 2상 여자 방식, 1-2상 여자 방식으로 모터를 구동하게 됩니다. 따라서 이러한 데이터의 신호에 따라서 모터가 가지고 있는 정해진 각도에 따라 모터 축이 회전하는 원리를 가지고 있는 모터를 구성해 놓았습니다. 또한 모터의 회전을 감지하기 위해 자기센서를 부착하고 있어, 모터의 구동에 다양한 방법으로 실험 해 볼 수 있도록 지원해 주고 있습니다.

6) TFT-LCD

장비에 장착된 TFT-LCD는 320xRGBx240의 16.7M의 컬러를 지원해 주는 3.5 TFT-LCD를 사용하고 있습니다. 백 라이트 LED 및 24bit의 RGB 데이터 라인을 통해 화면을 표시하는 방식으로 장치를 제어하게 됩니다. 현재 사용하고 있는 TFT-LCD는 초기 전원 인가 시 SPI를 통해 TFT-LCD를 통작하기 위한 환경 설정을 해 주어야 합니다. 이러 한 작업은 TFT-LCD 보드에 장착된 ATmega16에서 이러한 환경 설정을 해 주게 됩니다. 따라서 초기 전원 인가와 동시에 TFT-LCD 환경 설정이 자동으로 이루어 지고 사용자는 24bit 데이터 라인을 통해 제어를 하면 TFT-LCD가 동작하게 됩니다.

7) Image Sensor

TFT-LCD 모듈에 장착하여 LCD와 연동하여 사용하는 Image Sensor는 영상을 입력받는 창치 입니다. 이것은 130만 화소의 출력을 가진 장치로써 54 MHz의 클럭 입력에서 최대 15 ~ 30 프레임의 성능을 가지고 있습니다. 또한 최대 1280H x 1024V의 사이로 화면을 출력할 수 있습니다. 또한 저 전압 저 전류 구동 방식으로 휴대폰 등의 소형 기기에 많이 이용되고 있는 장치입니다.

8) VFD

16문자 x 2라인을 출력할 수 있도록 구성된 VFD 모듈입니다. VFD란 진공 형광 표시 장치[Vacuum Fluorescent Display]로써 저속 전자선에 의한 형광체의 여기 발광 현상을 이용한 표시 장치 입니다. 따라서 HBE-COMBO의 Text LCD 보다 도트 자체적으로 발광을 하기 때문에 밝기 면에서 우수하여 시인성이 뛰어나고 응답 속도가 빠른 특징이 있습니다.

동작은 영문, 숫자, 특수문자 등을 문자표를 보고 데이터 값을 보내서 표시가 가능합니다. 또한 코드의 수정으로 문자의 밝기를 4가지 모드로 조절할 있는 특징이 있습니다.

9) 7-Segment(1, 8 digit)

장비에 구성하고 있는 7-Segment는 1 digit와 8 digit로 구성이 되어 있습니다. 따라서 1 digit의 Segment를 통해 숫자를 표시할 수 있고, 8 digit를 통해 8개의 7-Segment를 스캔 방식에 의해 구동할 수 있는 방식으로 두 가지의 제어 방식을 통해 7-Segment를 제어할 수 있습니다. 1 digit 방식은 8개의 라인으로 하나의 7-Segment를 제어하고 Array 방식으로 구성된 8개의 7-Segment는 스캔 방식을 통해 8개의 데이터 라인을 공통으로 사용하기 때문에 16개의 핀으로 장비를 제어하고 있습니다.

10) High light LED

총 16개의 딥 타입의 고휘도 LED로 구성되어 있습니다. 이 LED는 고휘도 방식으로 보다 밝은 빛으로 작동하고, 윗 면이 평평하게 깍여 있는 구조로 되어 있어서 모든 방향에서 빛을 감지할 수 있습니다.

11) Reset Switch

이 장치는 별도의 버튼 스위치로 소스 작성 시 Reset 용도로 사용할 수 있는 스위치로 동작 시 0 의 값이 FPGA로 전달이 되게 됩니다.

12) Dip Switch

장비에서는 입력 스위치의 한 종류로 8개의 딥 스위치를 통해 입력 장치로 이용할 수 있도록 구성하고 있습니다. 이 스위치를 위로 올리면 스위치는 On이 되게 되며, 스위치가 On이 되면 1 의 값이 FPGA로 전달되게 됩니다.

13) Button Switch

입력 장치의 한 종류로 16개의 버튼 스위치를 두고 있습니다. 0 ~ F까지의 16 종류로 사용할 수 있도록 구성이 되어 있으며, 누르기 편한 스위치의 강도와 모양을 가진 스위치를 선택하여 장착하고 있습니다. 또한 16개의 스위치에는 채터링을 방지하기 위한 회로가 추가 되어 있으며, 버튼을 누르면, 1 의 값이 FPGA로 전달됩니다.

14) 온 습도 센서

디지털 방식으로 구성하는 이 센서는 온도 및 습도에 대한 정보를 측정하여 FPGA로 전달을 해 주게 됩니다. 0 ~ 100%의 습도 및 -40 ~ 123℃의 온도를 측정할 수 있는 센서로써, FPGA에서 각 센서값을 요청에 의해 측정된 값을 전달하게 됩니다. 따라서 FPGA에서는 이러한 값을 계산하여 현재 장비가 있는 환경을 측정 할 수 있습니다.

15) SD Card Connector

장비에서는 SD 메모리 카드의 소켓을 통한 인터페이스 환경을 제공하고 있습니다. 따라서 SD 메모리 커넥터를 통해 SD 메모리에 데어를 저장하고 읽어 올 수 있도록 지원해 주고 있습니다.

16) UART port

장비와 PC간의 Serial 통신을 지원하기 위해 9핀 시리얼 케이블을 장착하여 통신할 수 있는 포트를 지원해 주고 있습니다. 이 포트를 통해 PC와 장비간의 데이터를 주고받을 수 있으며 PC를 통한 장비 제어 실험도 할 수 있는 환경을 구성하고 있습니다.

17) USB to Serial port

시리얼 통신을 지원하기 위한 포트로써 사용하는 PC에 Serial port가 없을 때 이 포트를 통해 활용할 수 있습니다. 이것은 USB를 통한 시리얼 통신 지원 장치로 FT232 디바이스를 통해 이러한 작업을 할 수 있습니다. 이 장치는 사전에 PC에서 디바이스를 인식하기 위해 드라이버를 설치해 주어야 합니다. 이것은 http://www.ftdichip.com/에서 윈도우 환경에 맞는 드라이버를 다운받아 설치해 주시면 됩니다.

18) PS/2 port

PC의 입력 장치로 사용되는 PS/2 키보드나 마우스를 연결해 키보드 컨트롤러나 마우스 컨트롤러를 설계해 볼 수 있는 PS/2 커넥터로 구성되어 있습니다.

19) USB Download port(옵션기능)

FPGA 디바이스를 다운로드하기 위한 Port로써 별도의 USB 다운로드 케이블과 연결하여 사용할 수 있는 포트입니다. USB 다운로드 케이블은 PC의 Parallel Port 이외에 USB Port에 연결하여 FPGA 디바이스를 다운로드 할 수 있도록 지원해 주는 장치로써 옵션으로 선택할 수 있는 장치입니다. 이 케이블을 분실을 방지하기 위해 보드 내부에 장착하고 PC와는 USB 케이블만 연결하여 사용할 수 있도록 지원해 주고 있습니다. 따라서 다운로드 시 간편하게 사용할 수 있도록 지원해 주고 있습니다.

20) 확장 포트

장비에서는 확장 커넥터를 통해 프로젝트별로 구성되 다양한 보드를 장착하여 실험을 할 수 있도록 구성하고 있습니다. 따라서 기본인 Peripheral 보드와, Motor, Sensor, 그리고 멀티미디어로 구성된 MMC 보드를 장착하여 실험 실습을 진행할 수 있도록 지원해 주고 있습니다. 또한 보드에서는 이러한 확장 보드 이외에 사용자가 가진 별도의 장비와 연결하여 사용할 수도 있습니다. 따라서 장비에서 제공되어지는 장치 이외의

장비도 연결하여 실험이 가능하도록 지원해 주고 있습니다.

21) 그 밖의 장치(Memory)

총 8M Bit의 SRAM과 총 16M Bit의 Flash Memory로 구성되어 있으며 SRAM과 Flash Memory는 32 bit의 데이터 라인으로 통신할 수 있도록 지원해 주고 있습니다. 또한 두 메모리간의 Address 및 Data 라인이 공통으로 연결되어 구성되어 있습니다. 사진에서는 FPGA 모듈 밑에 위치하고 있습니다.

1.5 제품 규격

1) Control Module

구분		사양
FPGA (1종 선택)	ALTERA	FPGA : Cyclone II Series(EP2C70F672), User I/O : 422, PROM:EPCS16
	XILINX	FPGA : Spartan-3A DSP Series(XC3SD1800FGG676) User I/O : 409 PROM : XCF08
Processor Module	ARM926EJ	USB host 2EA, USB device 1EA, Ethernet 1EA 256M Serial FLASH, 1G DDR133 SDRAM, UART 2EA, USB to Serial 1EA GPIO(LED 2EA, DIP SW 4Pole)
	Cortex-M1 (Option)	128M Flash, 8M SRAM UART 1EA, USB to Serial 1EA Ethernet 1EA GPIO(LED 8EA, Button 4EA, DIP SW 8Pole) JTAG Interface 1EA Program & Debug Cable 1EA

2) Base board

구분	사양
Clock control block	2 clock input from oscillator
Flash Memory	8Mbit Embedded Flash Memory 2ea
SRAM	4Mbit High Speed Static RAM 2ea
LED	5mm High brightness LED 16ea
Button Switch	User Push-button 16ea
Reset Switch	User Push-button 1ea
Dip Switch	User 8-bit DIP Switch 1EA
Piezo	5V Input Piezo 1EA
FND	Cathode Common : 1-digit 1ea, 4-digit 2ea
TFT-LCD	3.5 Inch 320 x 240 display TFT-LCD 1ea
Image Sensor	1,3M Pixel CMOS Image Sensor 1ea
Character LCD	16 * 2 VFD Display
UART	RS232 UART Port 1ea(FPGA I/O)
USB to Serial	USB to Serial Interface 1ea
PS/2	Total PS/2 Keyboard or PS/2 Mouse port 1ea
SD	SD Connector 1ea
Sensor	Temp : -40 ° F ~ 254.9 ° F, Humidity : 0 ~ 100% RH 1ea
Motor	Step Motor with Phase LED 1ea

Accessory	220V Power Cable 1ea Serial cross cable 1ea Parallel cable 1ea Altera ByteBlaster II or Xilinx Parallel III
Board Size	Embedded Process : 120 x 92 (mm) FPGA : 92 x 92 (mm) Base : 336 x 273 (mm) Ext board : 145 x 92 (mm)

3) Expansion board

Peripheral	Dot matrix :14 * 10 Dot-matrix 1EA(7 * 5 Dot-matrix 4ea)
	OLED : 128 * 128, 260k Color
	VGA : 1024 * 768 Resolution 24-Bit True-color VGA port 1ea
	Audio Codec : 8 - 96KHz Stereo Audio CODEC 1ea
Motor Control (Option)	DC Geared motor : 12V, 200mA, 536rpm, 0.2Kg/cm
	Servo motor : 3-3.5kg/cm, 0.11-0.14sec(60°) Operating speed
Sensor (Option)	Light : 20 ~ 50kΩ light resistance
	Thermopile : -40 ℃ ~ 145 ℃, 0.3 ~ 0.6 Response time
	Gas : ethanol, carbon monoxide(CO), hydrocarbons(HC)
	PSD : 10 ~ 80cm
	Ultra-sonic : 40KHz, 115dB, 2KHz bandwidth
Multimedia (Option)	Audio Codec : Audio Codec ' 97 1ea
	VGA : 1024 * 768 Resolution 24-Bit True-color VGA port 1ea
	Speaker : 91dB, 8Ω, 0.7 ~ 1.4W
	Microphone : 48dB sensitivity, 2.2kΩ impedance, 0.5~10KHz
	DVI : 25 ~ 165MHz bandwidth, 12 or 24 bit mode
	Video : Video in/out Controller

02

HBE-COMBO III
User's Manual &
Lab Guide

처음 사용하기

2. 처음 사용하기

본 장비는 사용하기 위해서는 사용 환경을 만들어 주셔야 합니다. 이 작업은 장비에 대한 전원 및 케이블 연결 상태를 먼저 확인 해 보셔야 하고, 다음으로 사용자가 사용하려는 PC의 작업 환경도 구축해 놓아야 합니다.

먼저 장비를 확인해 보시면 오른 쪽에 장비를 사용하기 위한 케이블 수납 공간이 있습니다. 여기에서 장비에 전원을 연결하기 위한 전원 케이블과 다운로드 케이블을 장비에 연결해 주시기 바랍니다. 아래 그림을 통해 연결 방법을 확인해 보시기 바랍니다.

위와 같이 장비에 연결이 되어 있다면 장비의 전원을 켜고 동작 상태를 확인해 보시기 바랍니다. 장비에서는 출고 시 데모 프로그램이 FPGA 모듈에 들어 있기 때문에 전원을 켬과 동시에 FPGA 모듈의 Configuration ROM에서 FPGA 디바이스로 데이터를 넘겨주어 장비의 데모 프로그램이 동작을 하게 됩니다.

이렇게 장비에서 케이블 연결과 장비의 동작 상태를 확인하였으면 PC의 환경을 설정해 주어야 합니다.

FPGA 모듈을 사용하기 위해서는 각 디바이스 벤더에서 제공하는 설계 툴을 다운 받아 설치 해 주셔야 합니다. 이 툴은 ALTERA 및 XILINX사의 홈페이지에서 무료 웹 버전을 다운받아 사용할 수 있습니다.

2.1 Altera Quartus II

1) 소프트웨어 다운로드


여기서는 알테라 홈페이지에서 Quartus II를 다운 받는 방법을 설명하도록 하겠습니다. Quartus II는 알테라의 PLD 디바이스를 제어하기 위해 사용하는 툴로써 알테라 홈페이지에서 무료 웹 버전을 다운받아 사용이 가능합니다. 또한 이 툴은 시간이 지남에 따라 버전이 업로드 되기 때문에 아래에 설명한 다운로드 이미지가 좀 다를 수 있으니 이 점 유념하기 바랍니다. 이제부터 각 단계별 다운로드 과정을 진행하도록 하겠습니다.

❑ 첫 번째 단계로는 인터넷이 연결된 PC를 통해 알테라 홈페이로 들어갑니다. 주소는 http://www.altera.com/ 입니다. 이렇게 진행을 하면 다음과 같은 화면이 됩니다.




[그림 2-1] ALTERA Home

❑ 여기에서 상단의 'Download'를 클릭하여 다운로드 센터로 들어갑니다.




[그림 2-2] Download Center

❑ 이 화면에서 상단의 Quartus II Software Downloads 라는 표를 통해 Quartus II Web Edition을 다운 받을 수 있습니다. 여기에서는 현재 V7.2 SP3을 다운 받을 수 있고 이 버전을 향상 될 수 있습니다. 표 안에서 웹 버전의 'Software' 버튼을 클릭합니다.




[그림 2-3] Select Software

❑ 다음 창에서는 Quartus II의 설계 툴 중 설치하려는 것을 선택하게 됩니다. 여기에서는 Quartus II Web Edition을 다운로드 하기 때문에 맨 윗칸의 Download를 선택합니다.




[그림 2-4] Select Quartus II Tools

❑ 현재 사용자의 정보를 입력합니다. 알테라 홈페이지에 미리 등록이 되어 있으면 User Name와 Password를 입력하면 되고, 이번 한 번만 다운로드 하시려면, Get One-Time Access에 체크를 한 뒤 다음 과정으로 진행 하시면 됩니다.




[그림 2-5] Sign-In

❑ 여기서는 사용자의 정보를 입력하는 곳입니다. 여기에서 주의할 점은 이 메일 주소를 정확하게 작성해 주셔야 합니다. Qaurtus II 툴을 받고 라인센스 파일을 받을 때 메일로 DAT 파일이 전달 되는데 필요한 주소입니다. 따라서 정확한 메일 주소를 작성해 주셔야 라인센스 파일을 받을 수 있습니다.




[그림 2-6] Registration

❑ 이렇게 정보를 입력하면 다음 화면에서 Quartus II의 프로그램을 다운받을 수 있는 창으로 이동하게 됩니다. 이때 전용 다운로드 매니저를 설치한 뒤 다운받을 지 결정을 하게 되는데, 이것을 설치한 다음 진행을 하거나 화면 아래에 'Click to Download Your File Now'를 클릭한 다음 진행을 하시면 됩니다.



[그림 2-7] Downloading

❑ 위의 설명과 아래 메시지를 클릭하면 아래 그림과 같은 창이 뜨게 되고 사용자가 PC의 폴더를 지정하여 저장을 하면 됩니다.




[그림 2-8] File Download

❑ 위와 같은 방법으로 파일을 다운 받으면 이제 툴의 동작을 위한 라이센스 파일도 다운 받아야 합니다. 이전에 다운받은 알테라 홈페이지 작업 창을 닫지 말고 Quick links => License나 상단의 Licensing를 클릭합니다.




[그림 2-9] License Download

❑ 알테라의 Quartus II를 사용하기 위해서는 툴을 설치한 다음 라이센스 파일을 등록해 주어야 합니다. 만약 툴만 설치를 한다면 컴파일 과정에 라이센스 파일이 없어 컴파일이 진행되지 않고 종료되게 됩니다. 라인센스 파일을 알테라 홈페이지에서 무료로 다운받을 수 있으며 유효 기간이 끝난 다음에는 다시 받아서 등록해 주시면 됩니다. 다음 창에서는 라인센스 작업을 위한 첫 번째 단계인 화면을 보여주고 있습니다. 여기에서 노란색으로 표시한 곳의 'Get license'를 클릭하여 다음 단계로 진행합니다.




[그림 2-10] Altera Licensing

❑ 여기에서는 알테라 홈페이지에서 지원하는 여러 라인센스 중 Quartus II에 대한 라이센스를 선택하시면 됩니다. 화면 상단의 노란색 표시 부분을 클릭하여 다음 진행 단계로 진행합니다.




[그림 2-11] Get My Altera License

❑ 이 단계에서는 이전에 프로그램 다운로드 시 작업한 정보를 그대로 가지고 있으므로 Personal Information에는 정보가 들어 있습니다. 따라서 이 창에서는 PC의 Network Interface Card 번호를 등록해 주어야 합니다. 이 카드 번호는 도스 창에서 "ipconfig /all" 명령어를 통해 확인할 수 있습니다. 이 번호는 라이센스 파일을 만들 때 각 컴퓨터의 고유 네트워크 번호를 통해 생성함으로 정확하게 기입해 주어야 합니다.




[그림 2-12] Registration Information

❑ 이 단계에서는 툴을 다운 받는 사람의 설문을 위한 단계입니다. 총 10 문항에 대한 질물이 있으며 해당되는 곳에 체크를 한 뒤 다음 단계로 진행 하시면 됩니다.



[그림 2-13] Licensing Survey


❑ 이렇게 모두 작성을 마치면 사전에 등록된 메일 주소로 라이센스 파일이 전달이 됩니다. 이 파일은 바로 전달이 될 수 있고 최대 12 시간이 걸릴 수 있습니다. 만약 전달이 안되면 스펨 메일 폴더나 라이센스 다운 작업을 다시 진행해 보시기 바랍니다.



[그림 2-14] Licensing Requrst Completed


2) 소프트웨어 설치

❑ 이렇게 설계 Quartus II 및 라이센스 다운로드 작업을 마치게 되면, 툴을 먼저 실행하여 설치를 해 줍니다. 설치가 끝나고 Quartus II를 실행하면 아래 그림과 같이 화면이 보이게 됩니다. 이 창에서 Quartus II를 선택해 주시면 됩니다. 또한 다음 단계에서 나오는 창은 현재 라이센스가 등록이 되어 있지 않아 나타나는 창입니다. 사전에 메일로 받은 라이센스 파일을 Quartus II가 설치된 폴더로 저장 한 다음, Licensing Error 창에서 마지막 것을 체크하고 다음 단계로 진행합니다.



[그림 2-15] Licensing Error

❑ 이 단계에서는 메일로 받은 라이센스 파일을 Quartus II에 등록해 주는 단계입니다. 다름 그림의 License file의 탐색 버튼을 통해 라이센스를 저장한 폴더를 검색하여 저장된 라이센스 파일을 찾아서 등록해 줍니다. 이렇게 하면 그림과 같이 Current License의 License Type이 Web Edition으로 변경이 됩니다. 이 때 OK 버튼을 눌러 라이센스 등록 작업을 마치면 됩니다.



[그림 2-16] License Setup

❑ 위와 같은 작업을 마치면 ALTERA 디바이스를 사용하기 위한 PC 환경의 설정 작업이 모두 끝났습니다. 따라서 장비를 통한 제어 실험 환경이 구축된 상태입니다.

2.2 XILINX ISE


1) 소프트웨어 다운로드

❑ 자일링스 모듈을 사용하기 위해서는 XILINX에서 지원하는 설계 소프트웨어인 ISE를 이용하여 설계해 주어야 합니다. 이는 XILINX 홈페이지에서 무료로 다운받아 사용할 수 있습니다. http://www.xilinx.com/를 클릭하여 자일링스 홈페이지에 들어갑니다. 여기에서 상단에 Downloads를 클릭하여 Xilinx 다운로드 센터로 들어갑니다.




[그림 2-17] Xilinx Home

❑ 자일링스 다운로드 센터에서는 자일링스 디바이스를 사용하기 위한 여러 개의 툴을 지원해 주고 있습니다. 여기에서 ISE WebPACK의 다운로드를 클릭하여 다음 단계로 진행합니다.



[그림 2-18] Xilinx Download Center


❑ 여기에서는 사용자 등록을 하는 창입니다. 사전에 등록이 되어 있으면, ID 및 Password를 입력하여 다음 단계로 진행하면 되고, 등록이 되어 있지 않으면 Create Account를 통해 사용자 등록을 해 주어야 합니다. 사용자 등록은 몇 단계를 통해 ID 및 Password, 메일 주소 등을 기입하여 등록을 하게 됩니다.



[그림 2-19] Sign in to Xilinx


❑ 사전에 저장된 ID 및 Password를 기입하여 입력하면 사전에 저장된 정보가 다음 창에

서 보여집니다. 여기에서는 이러한 정보를 다시 한번 확인 할 수 있도록 보여주고 있습니다. 또한 메일 주소 이외에는 수정을 할 수 있습니다.




[그림 2-20] Xilinx Electronic Fulfillment

❑ 현재 창에서는 다운로드 하려는 프로그램을 확인하고 다시 한번 선택할 수 있습니다. 현재 ISW WebPACK에 대한 다운로드를 진행 중이라는 것을 보여주고 있으며, 다른 응용 툴에 대한 선택도 이 창에서 추가 할 수 있습니다.



[그림 2-21] Select Product

❑ 이 창에서는 다운로드 하기 위한 마지막 창으로써 아래 그림에서 볼 수 있듯이 Download를 클릭하여 다운로드 하게 됩니다. 창에서 오른쪽의 Download Files Individually를 클릭하면 ISE WebPACK의 다운로드 할 수 있는 창이 활성화 됩니다. 또한 다운로드 시 창에서 보이는 Registration ID를 기입해 두셔야 합니다. 이 ID는 프로그램 설치 시 이용되기 때문에 반드시 저장해 두시기 바랍니다.




[그림 2-22] Download Product

2) 소프트웨어 설치


파일의 다운을 마치면 저장된 폴더로 이동하여 압축을 풀어 주셔야 합니다. 다운 시 파일은 tar 압축 파일로 저장이 되면 하위 폴더에 압축을 풀어 주시면 됩니다. 이렇게 압축을 풀면, Setup이라는 실행 파일이 생성되며 이 파일을 실행하여 프로그램 설치를 시작해 주시면 됩니다.

❑ 파일을 실행하면 다음의 그림과 같이 프로그램 설치 시작 화면이 보여집니다. 여기에서는 소프트웨어 설치 정보를 보여주며, Next 버튼을 통해 다음 단계로 진행 하시면 됩니다.




[그림 2-23] Software Installation – Welcome

❑ 이 창에서는 사용자의 Registration ID를 입력하는 단계로 다운 받을 시 제공하는 각 사용자의 ID를 입력 해 주시면 됩니다. 만약 ID가 없다면 Product Registration and Download Site 버튼을 통해 Xilinx 홈페이지에서 확인해서 입력해 주시면 됩니다. 입력이 마치면 다음 단계로 진행 합니다.




[그림 2-24] Software Installation – Enter Registration ID

❑ 여기에서는 다운로드 하려는 것을 다시 한번 확인합니다. 확인 뒤 이상이 없으면 Next 버튼을 눌러 다음 단계로 진행 합니다.




[그림 2-25] Software Installation – Select Products to Install

❑ 이 창에서는 라이센스를 등록하는 창으로 총 2개의 창으로 이루어 져 있습니다. 두 창에서 아래에 'I accept the terms of this software license'를 체크한 뒤 다음 단계로 진행합니다.




[그림 2-26] Software Installation – Accept Software License

❑ 이 단계에서는 소프트웨어를 설치하려는 폴더를 지정하는 장소입니다. 여기에서는 버전에 따라 폴더가 나뉘어져 설치를 하게 됩니다. 사용자가 다른 폴더에 설치하려고 하면 이 단계에서 폴더를 지정해 주시면 됩니다.



[그림 2-27] Software Installation - Select Destination Directory

❑ 이 단계에서는 설치하려는 툴의 옵션을 지정할 수 있는 단계입니다. 따라서 사용자가 필요한 것만 지정하여 설치를 해 줄 수 있습니다.




[그림 2-28] Software Installation - Select Installation Options


이렇게 선택을 하면 소프트웨어가 설치를 진행합니다. 설치가 끝나면 프로그램을 실행하여 장비를 제어할 수 있습니다. 이 소프트웨어는 Quartus II와는 달리 따로 라이센스 설정 단계가 필요 없습니다.

2.3 보드 설정

❑ 제품은 출고 시 기본 모듈이 장착된 상태로 출고가 됩니다. 또한 장비의 구동에 필요한 각종 케이블은 케이블 수납함에 모두 포함되어 있습니다. 모듈은 모두 전용 소켓으로 구성이 되어 있으며, 탈 장착이 가능합니다. 또한 모듈을 반대로 장착 시 커넥터가 파손될 수 있으므로 주의해 주시기 바랍니다.



❑ 확장 모듈의 장착은 왼쪽에 커넥터가 장착되어 있는 형태로 구성되어 있습니다. 따라서 보드의 왼쪽을 잡은 상태에서 보드를 탈 장착 해 주셔야 합니다. 보드의 탈 장착시 오른쪽에 있는 나사를 통해 보드를 장비에 고정할 수 있습니다.



❑ 제품에 포함되어 있는 전원 케이블을 제품의 왼쪽 측면이 있는 전원 연결 포트에 연결합니다. 전원연결 포트에 스위치가 꺼져 있는지 확인하신 후 전원 케이블을 전원 플러그에 연결합니다. LPT 용 케이블을 PC의 LPT (프린트) 포트에 연결하고 다른 한쪽은 각 디바이스 모듈에 맞는 다운로드 전용 케이블과 연결해 줍니다. 이러한 다운로드 케이블은 디바이스 모듈의 JTAG 포트와 연결합니다.

- 보드 메인 전원 스위치를 on하여 Base 보드와 FPGA 모듈의 전원 LED에 불이 제대로 들어오는지 확인하고 전원 LED에 불이 들어오지 않을 경우 전원 케이블이 제대로 연결되었는지 또는 제품에서 쇼트 (단락)된 부분이 없는지 확인하기 바랍니다.
- 전원이 정상적으로 들어 올 경우 JTAG 커넥터를 통해 설계 소프트웨어의 프로그램 창을 이용하여 디바이스를 검색할 수 있습니다. Altera Quartus II에서는 Programmer에서 Auto Detect 버튼을 클릭하면 JTAG 커넥터와 연결된 Altera 디바이스 (EP2C70F672)가 보이게 됩니다. Xilinx ISE에서 iMPACT 에서 Initialize Chain으로 디바이스 검색을 하면, 연결된 디바이스 (XCF08, XC3SD1800FGG676)가 화면상에 보이게 됩니다.
- 이렇게 디바이스 검색을 통한 연결 상태 및 전원을 확인을 해 보고 장비에 직접 다운로드 하여 미리 설계된 설계 소스를 이용하여 장비의 동작을 확인해 볼 수 있습니다. 툴의 다운로드 창을 이용하여 장비에 있는 디바이스에 다운로드 합니다. 다운로드가 완료되면 장비가 사용자가 설계한 상태대로 동작을 하게 됩니다. 이 때 동작의 이상이 있거나 다운이 정상적으로 이루어 지지 않을 경우, 모듈의 전원이나 케이블의 연결 상태를 확인하고 다시 다운해 보기 바랍니다.

제품 사용하기

3. 제품 사용하기

3.1 Clock Control Block


1) 구성


장비 내부에는 사용자가 원하는 클럭을 선택해서 사용할 수 있도록 Clock control block를 두고 있습니다. 여기에는 50, 25MHz의 두 종류의 클럭을 입력 받아 0 ~ 250MHz의 클럭을 FPGA로 전달하고 있습니다. 따라서 FPGA 설계 시 필요로 하는 대부분의 클럭을 이 블록에서 전달해 주고 있습니다. 이 클럭은 0 ~ 10 KHz의 클럭을 CPLD에서 생성하고, 10 KHz ~ 250MHz의 클럭을 AVR을 이용해서 클럭 발생 디바이스에서 생성하고 있습니다. 이 클럭의 선택은 2개의 Clock Select SW를 통해 선택하고 Clock Select의 2-digit의 7-Segment를 통해 현재 어떠한 클럭이 선택 되었는지 보여 주고 있습니다. 클럭 선택은 이와 같이 오실레이터를 통한 클럭 발생 부와 이 클럭을 제어하기 위한 클럭 제어 부, 그리고 이 클럭을 표시하기 위한 클럭 표시 부로 나뉘게 됩니다.

클럭 발생 부는 2개의 오실레이터 중 1개의 오실레이터 출력 값을 선택하여 클럭 발생 디바이스로 전달을 합니다. 이 때 클럭의 선택을 AVR에서 2 x 1 MUX를 통해 이루어 집니다.

클럭 제어 부는 앞단에서 전달된 클럭을 사용자가 원하는 출력 클럭을 만들어 주기 위해 클럭 발생 디바이스의 레지스터를 설정하여 원하는 클럭을 발생하게 합니다. 이 때 클럭은 10KHz ~ 250MHz의 클럭을 발생시켜 주게 됩니다. 또한 0 ~ 10KHz의 클럭은 CPLD에서 생성하게 됩니다. 이렇게 클럭의 선택은 2개의 Clock Select SW를 통해 이루어 집니다. 따라서 Clock Select SW를 통해 AVR 또는 CPLD에서 클럭을 선택하고 선택 된 클럭은 FPGA로 전달이 됩니다.

클럭 표시 부는 Clock Select SW를 통해 선택되어진 클럭을 2개의 7-Segment를 통해 표시 해 줍니다. 클럭의 선택은 Clock Select SW에 있는 숫자를 통해 확인할 수도 있고, 7-Segment를 통해 간편하게 확인할 수 있습니다.





[그림 3-1] Clock Control Block 구성

2) 동작

장비에서 사용하는 클럭은 기본으로 Base board 에 있는 50 MHz를 가지고 사용하게 됩니다. 따라서 클럭 제어 스위치를 조절하면 7-Segment에 현재 FPGA 디바이스 모듈로 공급되는 클럭 값이 표시되고 있습니다.


이 스위치를 조절하여 0 Hz ~ 250 MHz 의 분주된 클럭의 값을 FPGA 디바이스 모듈로 전달되게 됩니다. 또한 FPGA 디바이스 모듈에는 별도로 오실레이터를 꽂아 사용할 수 있는 소켓을 구성해 놓았습니다. 이 소켓에는 사용자가 원하는 값을 가진 오실레이터를 장착해서 사용할 수 있습니다. 따라서 이 자리에 오실레이터를 장착하고 User Clk EN 스위치를 On 하여 사용하면 됩니다. Main clock 과 User clock은 서로 다른 입력 전용 핀으로 연결이 되어 있으므로 설계 소프트웨어에서 핀 연결을 하여 사용하면 됩니다.

오실레이터의 출력 클럭은 다음에서 확인할 수 있습니다. 표에서는 Clock Select 스위치에 따른 출력 주파수를 확인할 수 있습니다. 장비에서는 출력 클럭의 확인은 2개의 7-Segment를 이용하여 현재 Clock Select SW의 값을 확인할 수 있고, 이 값은 다음

의 표를 통해 현재 FPGA로 입력되는 클럭 값을 확인할 수 있습니다. 클럭의 값을 다음 표를 참고 하시기 바랍니다.

Clock SW	클럭 입력	Clock SW	클럭 입력	Clock SW	클럭 입력	Clock SW	클럭 입력
00	0Hz	01	1Hz	02	5Hz	03	10Hz
04	25Hz	05	50Hz	06	100Hz	07	250Hz
08	500Hz	09	1KHz	0A	2.5KHz	0B	5KHz
0C	10KHz	-	-	-	-	-	-
10	15KHz	11	20KHz	12	25KHz	13	30KHz
14	35KHz	15	40KHz	16	45KHz	17	50KHz
18	55KHz	19	60KHz	1A	65KHz	1B	70KHz
1C	75KHz	1D	80KHz	1E	85KHz	1F	90KHz
20	95KHz	21	100KHz	22	150KHz	23	200KHz
24	250KHz	25	300KHz	26	350KHz	27	400KHz
28	450KHz	29	500KHz	2A	550KHz	2B	600KHz
2C	650KHz	2D	700KHz	2E	750KHz	2F	800KHz
30	850KHz	31	900KHz	32	950KHz	33	1MHz
34	1.5MHz	35	2MHz	36	2.5MHz	37	3MHz
38	3.5MHz	39	4MHz	3A	4.5MHz	3B	5MHz
3C	5.5MHz	3D	6MHz	3E	6.5MHz	3F	7MHz
40	7.5MHz	41	8MHz	42	8.5MHz	43	9MHz
44	9.5MHz	45	10MHz	46	15MHz	47	20MHz
48	25MHz	49	30MHz	4A	35MHz	4B	40MHz
4C	45MHz	4D	50MHz	4E	55MHz	4F	60MHz
50	65MHz	51	70MHz	52	75MHz	53	80MHz
54	85MHz	55	90MHz	56	95MHz	57	100MHz
58	125MHz	59	150MHz	5A	200MHz	5B	

3) 회로도




4) 핀 구성표

FPGA Signal	Altera	Xilinx	Description
CLK_MAIN[]	N2	F13	Main Clock Input
CLK_MAIN[]	N25	AF14	Main Clock Input
CLK_USER[]	A13	B14	User Clock Input
CLK_USER[]	D13	AF13	User Clock Input

3.2 Reset Switch

1) 구성


장비에서는 기본으로 제공하는 버튼 스위치 이외에 소스 설계 시 Reset 용도로 사용할 수 있도록 버튼 스위치를 구성하고 있습니다. 이 스위치는 FPGA 디바이스와 연결되어 있으며, FPGA 동작 시 이 버튼에 의해 Reset 동작에 이용할 수 있습니다.



2) 동작

이 스위치는 Reset 스위치의 용도이기 때문에 버튼 스위치와는 달리 눌렀을 때, 0 의 값이 FPGA로 전달 됩니다. 따라서 FPGA에서는 이 버튼 스위치의 0 이 되는 동작을 감지하여 리셋 시점으로 이용할 수 있습니다.

3) 회로



회로에서도 알 수 있듯이 버튼이 눌려지면 0 의 값이 FPGA로 전달 됩니다.

4) 핀 구성표

FPGA Signal	Altera	Xilinx	Description
Reset	C5	AB7	Reset Switch

3.3 VFD (16 x 2 Line)

1) VFD란


VFD[Vacuum Fluorescent Display]는 형광 표시 판으로써 1960년도에 개발되어 전자 계산기에 적용되기 시작 하였으며, 80년대에 다색화에 성공하여 여러 색깔을 만들어 가고 있습니다. 이 모듈은 CRT의 전자총 역할을 하는 필라멘트에서 항시 방출되는 전자를 형광체에 충돌시켜 자체적으로 발광시키는 소자입니다. 따라서 예전의 Text LCD에서 보는 백 라이트에서 보는 것과 달리 하나의 도트마다 자체 발광하여 출력하는 장치라 할 수 있습니다.


2) 특징

VFD는 형광 물질의 조절로 여러가지 색의 표시가 용이하고, 자체적으로 발광하기 때문에 시인성이 뛰어납니다. 또한 LED등과 비교 시 빛이 부드러워 눈의 피로를 덜고 어두운 곳이나 밝은 곳에서도 문자 식별이 가능하며, 시야 각 또한 우수하고 저 전압으로 구동이 가능하여 부품의 적용이 쉬우며 고 신뢰성을 가지고 있습니다.

3) 구성

VFD 모듈의 외부 구조는 아래의 그림과 같이 16문자 X 2의 표시부를 가지며 표시부 좌측에 커넥터가 위치한 형태입니다.





[그림 3-2] 16 x 2 VFD


사용되는 인터페이스 커넥터 핀의 기능을 요약하면 다음의 표와 같습니다.

〈표 3-1〉 VFD 인터페이스 핀

핀	신호명	기 능
1	GND	전원 GND
2	V_{CC}	전원 +5V
3	/RST	Reset input
4	RS	Register Select (0 = instruction, 1 = data)
5	R/W	Read/Write (0 = FPGA -> LCD, 1 : FPGA <- LCD)
6	E	Enable Signal for read/write LCD
7	DB0 (LSB)	
8	DB1	
9	DB2	
10	DB3	
11	DB4	
12	DB5	
13	DB6	
14	DB7	

4) 동작 타이밍

VFD 모듈은 FPGA로 접속할 때는 각 제어신호의 동작 타이밍을 고려하여야 합니다. VFD 모듈은 과거의 Text LCD 보다 동작 타이밍에 대한 성능이 우수해 졌습니다. VFD 모듈의 read 및 write 동작시의 타이밍 도를 보면 아래의 그림과 같습니다.



[그림 3-3] VFD 모듈의 동작 타이밍

VFD 모듈을 사용하기 위한 제어 명령을 정리하면 다음 페이지와 표와 같습니다. 이들 명령은 FPGA가 VFD 모듈을 제어하는 프로그램에서 사용되며 데이터 버스 DB0~DB7을 통하여 전송됩니다.

VFD 모듈이 각 명령을 받아 이를 실행하기 위해서는 지정된 시간이 필요하므로 FPGA는 그 다음의 명령을 보내기 전에 충분히 대기하거나 busy flag을 조사하여 앞에서 전송한 제어 코드의 실행이 완료되었는지의 여부를 확인하여야 합니다.

〈표 3-2〉 VFD모듈 제어명령

Instruction	CODE									
	RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
Display Clear	0	0	0	0	0	0	0	0	0	1
Cursor Home	0	0	0	0	0	0	0	0	1	x
Entry Mode Set	0	0	0	0	0	0	0	1	I/D	S
Display ON/OFF Control	0	0	0	0	0	0	1	D	C	B
Cursor/Display Shift	0	0	0	0	0	1	S/C	R/L	x	x
Function Set	0	0	0	0	1	IF	N	x	BR1	BR0
CGRAM Address Setting	0	0	0	1						
DDRAM Address Setting	0	0	1							
Busy Flag & Address Reading	0	1	BF							
Busy Writing to CG or DDRAM	1	0								
Data Reading from CG or DDRAM	1	1								
NOTE	I/D = 1 : Increment I/D = 0 : Decrement S = 1 : Display shift enabled S = 0 : Cursor shift enabled S/C = 1 : Display shift S/C = 1 : Cursor move R/L = 1 : Shift to the right R/L = 0 : Shift to the left IF = 1 : 8bit IF = 0 : 4bit N = 1 : 2Lines display N = 0 : 1 Line display BR1, BR0 = 00 : 100% 01 : 75% 10 : 50% 11 : 25% BF = 1 : Busy (Internally operation) BF = 0 : Not busy (Instruction acceptable)									
	[Abbreviation] DD-RAM : Display Data RAM CG-RAM : Character Generator RAM ACG : CG-RAM Address ADD : DD-RAM Address ACC : Address Counter									

❑ Display Clear

▶ 전체 화면을 지우고 어드레스 카운터를 DD-RAM 어드레스 0으로 하여 커서를 home 위치로 합니다.

❑ Cursor home

▶ DD RAM의 내용은 변경하지 않고 커서만을 home 위치로 합니다.

❑ Entry mode set

▶ 데이터를 read하거나 write할 경우에 커서의 위치를 증가시킬 것인가(I/D=1) 감소 시킬 것인가 (I/D=0)를 결정하며, 또 이때 화면을 시프트 할 것인지(S=1) 아닌지(S=0)를 결정합니다.

❑ Display ON/OFF control

▶ 화면 표시를 ON/OFF 하거나(D) 커서를 ON/OFF하거나(C) 커서를 깜박이게 할 것인지(B)의 여부를 지정 합니다.

❑ Cursor/Display shift

▶ 화면(S/C=1) 또는 커서(S/C=0)를 오른쪽(R/L=1) 또는 왼쪽(R/L=0)으로 시프트 합니다.

❑ Function set

▶ 인터페이스에서 데이터의 길이를 8비트(DL=1) 또는 4비트(DL=0)로 지정하고, 화면 표시 행수를 2행(N=1) 또는 1행(N=0)으로 지정하며, 화면의 밝기를 BR1~0에 의해 100%, 75%, 50%, 25%로 설정을 해 줄 수 있습니다.

※ 전원 투입 후 최초에는 주로 이 명령을 보내게 됩니다. 또한, 4비트로 인터페이스 할 경우에는 DB4~DB7을 사용하며, 상위 4 bit를 먼저 전송하고 다음에 하위 4 bit를 전송해야 합니다.

❑ CGRAM address Setting

▶ Character Generator RAM의 어드레스를 지정합니다. 이후에 송수신하는 데이터는 CG RAM의 데이터입니다.

❑ DDRAM address Setting

▶ Display Data RAM의 어드레스를 지정합니다. 이후에 송수신하는 데이터는 DD RAM의 데이터입니다.

❑ Busy flag & address Reading

▶ LCD 모듈이 내부 동작중임을 나타내는 Busy Flag(BF) 및 어드레스 카운터의 내용을 read 합니다. LCD 모듈이 각 제어 코드를 실행하는데 지정된 시간이 필요하므로 FPGA가 BF를 읽어 1일 경우에는 기다리고 0일 경우 다음 제어 코드를 보내는 방법을 사용하면 보다 효율적인 처리가 가능 합니다.

❑ Data Writing to CG or DDRAM

▶ CG-RAM 또는 DDRAM에 데이터를 쓰는 동작을 합니다.

❑ Data Reading from CG or DDRAM

▶ CG-RAM 또는 DDRAM에 데이터를 읽는 동작을 합니다.

VFD 모듈을 전원 투입부터 초기화하는 과정을 요약하면 다음과 같습니다.

- 전원을 투입 합니다.
- VFD 모듈이 리셋 되려면 약 50ms가 소요되므로 이 시간 이상을 기다립니다.
- Function set 명령(001xxx00)을 보냅니다.
- Display ON/OFF control 명령(00001xxx)을 보냅니다.
- Entry mode set 명령(000001xx)을 보냅니다.
- DDRAM address를 보냅니다.
- 문자 데이터를 연속으로 보냅니다.
- 필요에 따라 위의 과정을 반복 합니다.

5) DD RAM 어드레스

DD RAM은 표시될 각 문자의 ASCII 코드 데이터가 저장되어 있는 메모리이며 모두 80개의 번지가 있는데, 화면의 각 행과 열의 위치에는 고유한 Address 값이 부여됩니다. 그런데, 각 행과 행 사이의 어드레스가 연속하여 있지 않으므로 주의하여야 한다. 표시 문자의 위치에 대한 DD RAM의 어드레스는 〈표 3-3〉과 같습니다.

〈표 3-3〉 표시문자 위치에 대한 DD RAM 어드레스

	1															16
제1행	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F
제2행	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F

6) 표시 문자 세트

VFD 모듈에서 화면에 표시할 수 있는 문자의 종류에는 대부분의 ASCII 도형문자들이 포함되며, 기타 일본어의 카타가나 문자와 몇 가지 특수문자들이 포함됩니다.


00H~0FH의 영역에는 사용자 정의문자를 설정하여 사용할 수 있다. 여기에는 최대 8문자를 정의할 수 있는데, 이에 대한 정보는 전원이 인가된 후에 정의되어야 하며, 전원이 꺼지면 정의된 내용은 기억되지 않습니다.

VFD 모듈에서 화면에 표시할 수 있는 문자 중 ASCII 도형문자의 종류와 코드 값을 보면 아래의 표와 같습니다.

〈표 3-4〉 ASCII 도형문자의 종류 및 코드

Upper bits / Lower bits	DB7	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
	DB6	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
	DB5	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
	DB4	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
DB3 DB2 DB1 DB0		0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0 0 0 0	0	CG-RAM (1)															
0 0 0 1	1	CG-RAM (2)															
0 0 1 0	2	CG-RAM (3)															
0 0 1 1	3	CG-RAM] (4)															
0 1 0 0	4	CG-RAM (5)															
0 1 0 1	5	CG-RAM (6)															
0 1 1 0	6	CG-RAM (7)															
0 1 1 1	7	CG-RAM (8)															
1 0 0 0	8	CG-RAM (1)															
1 0 0 1	9	CG-RAM (2)															
1 0 1 0	A	CG-RAM (3)															
1 0 1 1	B	CG-RAM] (4)															
1 1 0 0	C	CG-RAM (5)															
1 1 0 1	D	CG-RAM (6)															
1 1 1 0	E	CG-RAM (7)															
1 1 1 1	F	CG-RAM (8)															

7) 회로도



VFD 모듈은 총 14개의 핀으로 구성되어 있습니다. 여기에는 전원 및 데어터 전송, 컨트롤 핀, reset핀으로 구성되어 있습니다. 회로도에 나와 있는것과 같이 전원은 보드에서 공급받아 사용할 수 있도록 구성 되어 있고, Reset 핀은 하드웨어적으로는 사용하고 있지 않습니다. VFD의 사요을 위해서는 제어신호인 VFD_RS, VFD_RW, VFD_E의 제어신호와 데이터 신호 8개를 FPGA에서 직접 제어하여 VFD를 Display 하게 됩니다.

8) 핀 구성표

FPGA Signal	Altera	Xilinx	Description
VFD_D[]	K4	L10	VFD_DATA
VFD_D[]	K3	L9	VFD_DATA
VFD_D[]	K2	L7	VFD_DATA
VFD_D[]	K1	L4	VFD_DATA
VFD_D[]	L3	M6	VFD_DATA
VFD_D[]	L2	M5	VFD_DATA
VFD_D[]	K8	M4	VFD_DATA
VFD_D[]	K7	M3	VFD_DATA
VFD_E	K5	M1	VFD Enable
VFD_RW	J4	K8	VFD Read/Write
VFD_RS	J5	K9	VFD Register Select


3.4 7-Segment

1) 구성

7-Segment는 LED를 통해 숫자를 표현할 수 있는 장치로 현재 장비에서는 1개로 구성된 것과 8개의 7-Segment가 Array로 구성된 방식을 기본으로 구성하고 있습니다.

1개의 숫자를 표현할 수 있는 7-Segment는 8개의 LED를 통해 숫자를 표현할 수 있는 방식으로 데이터 라인도 8개로 구성되어 있습니다. 따라서 8개의 데이터 라인을 제어하여 0 ~ F의 숫자를 Display 할 수 있습니다.






[그림 3-4] 7-Segment LED 구성


2) 동작

현재 장착되어 있는 7-Segment는 Cathode 방식의 장치로써 FPGA에서 1 의 값을 전달하면 해당하는 7-Segment의 LED에 불이 켜집니다. 따라서 a ~ g의 7개의 데이터 라인을 통해 숫자를 표시하고 .의 DP를 이용하여 Segment의 DOT를 표시하게 됩니다. 따라서 8개의 데이터 라인을 통해 1 의 값을 주면 켜지고 반대로 0 의 값을 주면 꺼지는 방식을 통해 숫자를 표시하게 됩니다.

7-Segment의 각 LED는 다음의 그림과 같이 배치가 되어 있고 이것을 제어하기 위해 8개의 데이터 선이 라인이 필요합니다. 예를 들어 숫자 2 를 표현하기 위해 a, b, g, e, d 에 1 라는 값을 주고 나머지는 0 의 값을 주어야 합니다.



3) 회로도




4) 핀 구성표

FPGA Signal	Altera	Xilinx	Description
SEG_DATA_A	M3	N1	Segment data A
SEG_DATA_B	M2	M10	Segment data B
SEG_DATA_C	L7	M9	Segment data C
SEG_DATA_D	L6	M8	Segment data D
SEG_DATA_E	L4	M7	Segment data E
SEG_DATA_F	P6	N7	Segment data F
SEG_DATA_G	P4	N6	Segment data G
SEG_DATA_DP	P3	N5	Segment data DP

3.5 7-Segment Array

1) 구성

이전의 장치는 1개의 숫자만 표현하기 위한 것이라면, 이번 장치에서 사용된 것은 4개의 7-Segment가 하나로 구성되어 있는 것을 두 개를 연결하여 다음 그림과 같은 구성으로 이루어져 있습니다. 이러한 구성은 7-Segment를 이용한 시계 표현을 지원하기 위한 구성으로 장비에서 기본으로 지원해 주고 있습니다.




[그림 3-5] 7-Segnent LED Array 구성

2) 동작

일반적인 방법에서의 7-Segment라면 8개를 사용할 경우 하나의 7-Segment당 출력인 a , b , c , d , e , f , g , . 가 각각 출력 핀을 가져 64개의 출력 핀이 필요로 하게 됩니다. 이러 할 경우 FPGA의 한정된 핀을 가지고 Segment에 너무 많은 핀이 할당되게 되므로 핀 소모를 개선하기 위하여 위와 같이 7-Segment의 Data 라인은 공통으로 연결되어 있고 출력할 위치인 7-Segment를 지정하는 com1 ~ com8의 값을 제어하여 원하는 숫자나 문자를 표시하는 방법을 사용하게 됩니다.


이렇게 하면 16개의 핀을 가지고 8개의 7-Segment를 제어하게 됩니다. 따라서 8개의 7-Segment 중에 Display 하려는 Segment common 핀을 선택하고 동시에 Segment에 Data를 주는 형태로 7-Segment를 제어할 수 있다. 아래의 그림은 4개의 7-Segment에 1234 의 숫자를 표시하기 위한 방법을 설명한 것입니다.



다시 설명하면 7-segment 데이터 값을 00000110 로 주어 1 를 표시하는 값을 주고 com1에 0 을 그리고 나머지 com2~4는 1 의 값을 주면 첫째 7-Segment 에 1 이 표시됩니다. 다음으로 데이터에 01011011 을 주어 2 의 값을 주고 com2에 0 과 com1, com3~4에 1 을 주면 둘째 7-Segment에 2가 표시됩니다.

이런 순서로 4까지의 숫자를 표시하고 다시 처음으로 돌아가 위의 내용을 반복합니다. 이를 약 1ms 이상의 주기로 반복하면 잔상효과에 의해 1234 의 숫자가 모두 켜져 있는 것처럼 표시되게 됩니다. 이러한 형태로 8개의 7-segment를 com 핀을 이용하여 선택하고, 해당되는 data 값을 줌으로써 각각의 7-Segment의 제어가 가능하게 됩니다.

3) 회로도



이전에 설명 했듯이 회로도 에서는 16개의 핀을 가지고 7개의 Segment를 제어하고 있습니다. 위쪽에 있는 SEG_C의 8개의 핀을 이용하여 각각의 Segment를 선택하게 됩니다. 그리고 데이터 핀인 SEGA~SEGDP의 핀을 제어하여 7-Segment를 제어하게 됩니다. 이 모든 작업은 FPGA 디바이스와 연결된 I/O핀에서 제어를 하면 됩니다.


4) 핀 구성표


FPGA Signal	Altera	Xilinx	Description
SEG_COM[0]	T3	P9	Segment 1 Select
SEG_COM[1]	T2	P8	Segment 2 Select
SEG_COM[2]	R7	P7	Segment 3 Select
SEG_COM[3]	R6	P6	Segment 4 Select
SEG_COM[4]	U3	R4	Segment 5 Select
SEG_COM[5]	U2	R3	Segment 6 Select
SEG_COM[6]	U1	R2	Segment 7 Select
SEG_COM[7]	T7	R1	Segment 8 Select
SEG_DATA_A	M5	N4	Segment data A
SEG_DATA_B	M4	N2	Segment data B
SEG_DATA_C	R5	P4	Segment data C
SEG_DATA_D	R4	P3	Segment data D
SEG_DATA_E	R3	P2	Segment data E
SEG_DATA_F	R2	P1	Segment data F
SEG_DATA_G	P7	N9	Segment data G
SEG_DATA_DP	T4	P10	Segment data H

3.6 LED

1) 구성

LED는 Bit 출력을 확인하거나 동작의 상태를 표시하기 위해 사용하는데 본 제품에서는 총 16개의 DIP 타입의 LED를 제공하고 있습니다. 또한 사용자가 보는 시인성을 좋게 하기 위해 고휘도 LED를 사용하여 밝기를 강화 했으며, 윗면이 평평한 LED를 사용하여 어느 방향에서나 잘 볼 수 있는 장치를 사요하고 있습니다. 아래 그림은 LED에 대한 블록도를 보여주고 있습니다.






[그림 3-6] LED 블록도

2) 동작

LED의 입력 단에 디지털 신호 1 에 해당하는 입력이 인가 될 경우 LED에 불이 들어오게 됩니다. 초기의 전원 인가 시 LED의 특성상 미세한 전류의 흐름에 의해서도 희미하게 LED가 켜지는 경우가 있는데 이것은 제품의 문제가 아니며 프로그램 되지 않는 디바이스의 잔류 전류가 나와서 이러한 현상이 일어나게 됩니다. 이러한 증상은 툴을 통한 디바이스를 프로그램을 끝내고 디바이스가 동작을 시작하면 LED는 정상적으로 동작하게 됩니다.

3) 회로



LED는 회로도 에서 보는 것과 같이 16개의 LED가 각각의 FPGA의 I/O 핀과 시리얼 저항에 연결 되어 있음을 볼 수 있습니다. 따라서 FPGA에 연결된 부분에 1 이라는 신호를 주어 LED를 제어 할 수 있도록 구성 하였습니다.

4) 핀 구성표


FPGA Signal	Altera	Xilinx	Description
LED_DATA[1]	AE11	Y2	LED 1 Display
LED_DATA[2]	AE10	Y1	LED 2 Display
LED_DATA[3]	AF9	AA10	LED 3 Display
LED_DATA[4]	AF8	AA7	LED 4 Display
LED_DATA[5]	AF7	AA3	LED 5 Display
LED_DATA[6]	AF6	AA2	LED 6 Display
LED_DATA[7]	AF5	Y10	LED 7 Display
LED_DATA[8]	B3	AB12	LED 8 Display
LED_DATA[9]	B2	AB9	LED 9 Display
LED_DATA[10]	AF13	AB1	LED 10 Display
LED_DATA[11]	Y25	Y20	LED 11 Display
LED_DATA[12]	AF23	AD6	LED 12 Display
LED_DATA[13]	G1	J4	LED 13 Display
LED_DATA[14]	G2	J5	LED 14 Display
LED_DATA[15]	AA24	Y23	LED 15 Display
LED_DATA[16]	AF10	AA12	LED 16 Display

3.7 Dot matrix LED

1) 구성

본 제품에 사용된 Dot matrix LED 모듈은 5열x7행dot LED 4개를 조합하여 10개의 열과 14개의 행으로 구성하고 있습니다. 이는 영문, 숫자 및 한글까지 표현할 수 있도록 구성할 것입니다. Dot matrix LED는 베이스 보드에 있는 것이 아니라 기본으로 장착된 확장 모듈인 Peripheral 보드에 구성되어 있습니다. 따라서 이 장치를 이용하기 위해서는 장비에 Peripheral 보드를 장착하신 다음에 이용하셔야 합니다. 보드에서 모듈의 구성은 아래의 그림과 같습니다.





[그림 3-7] Dot matrix LED 구성

Dot_d0~dot_d13은 해당 열에 표시될 데이터 입력이 되며 데이터 값은 1 의 값을 가질 경우 켜지게 됩니다. dot_scan0~dot_scan9는 dot_d0~dot_d13의 데이터를 표시할 열의 위치를 지정하는 입력이며 1 의 값을 가질 때 해당 열이 선택됩니다.


예를 들어 1행 1열의 dot LED를 켜기 위해서는 dot_d0의 값을 1 로 입력하고

dot_scan0의 값을 1 으로 할 때 1행 1열의 dot LED가 켜지게 됩니다. 이런 방법으로 dot의 scan 라인을 선택하고, 해당되는 라인에 data값을 주어서 dot를 display하게 됩니다. 이것도 7-Segment와 같이 1ms 이상의 주기로 반복해서 display 하게 되면 눈의 잔상 효과로 인해서 모든 dot가 display 되어 있는 것처럼 느끼게 됩니다. 이러한 구동 방식은 7-Segment의 scan 방식과 비슷한 구조를 가지고 있습니다.

2) 동작

다음은 아래 그림의 한글과 영문을 동시에 display하기 위한 방법에 대해 살펴보겠습니다.

처음으로 dot_d13~dot_d0에 00000001100010 인 첫째 열의 데이터를 입력하고 dot_scan9~ dot_scan0에 1111111110 의 값을 입력하면 첫째 열의 원하는 dot LED가 켜지게 됩니다. 둘째로 dot_d13~dot_d0에 11110010010010 인 둘째 열의 데이터를 입력하고 dot_scan9~dot_scan0에 1111111101 의 값을 입력하면 둘째 열의 원하는 dot LED가 켜지게 됩니다. 이를 열 다섯 번째 열까지 반복하며, 반복되는 주기를 약 1m초 이하로 해서 반복하게 되면 눈의 잔상효과에 의해서 한 이라는 글자가 dot matrix LED 모듈에 표시됩니다.




이를 정리하면 다음과 같습니다.

구 분	dot_d13~dot_d0	dot_scan9~dot_scan0
0 열	“00000001100010”	“0000000001”
1 열	“11110010010010”	“0000000010”

2 열	“10000100001010”	“0000000100”
3 열	“10000100001011”	“0000001000”
4 열	“10000100001010”	“0000010000”
5 열	“10000010010010”	“0000100000”
6 열	“10000001100010”	“0001000000”
7 열	“10000000000000”	“0010000000”
8 열	“10001111111110”	“0100000000”
9 열	“10000000100000”	“1000000000”

3) 회로



회로에서 보는 것과 같이 5 X 7의 Dot LED 4개를 사용하고 있고, 행과 열의 데이터 라인을 공통으로 사용하고 있는 모습을 볼 수 있습니다. 따라서 행과 열의 신호가 서로 일치되는 구간에서 Dot의 LED에 불이 들어 오게 됩니다. 현재 장비에서는 동작을 스캔 라인과 데이터 라인으로 구분 지어 동작 시키고 있습니다. 따라서 스캔 라인을 하나씩 일정한 주기로 시프트 시키고, 해당되는 스캔 라인에 데이터를 입력하는 방식으로 되어 있습니다.


4) 핀 구성표

FPGA Signal	Altera	Xilinx	Description
DOT_D[0]	L23	N24	DOT DATA 0
DOT_D[1]	C21	D16	DOT DATA 1
DOT_D[2]	C19	C26	DOT DATA 2
DOT_D[3]	L21	N21	DOT DATA 3
DOT_D[4]	L20	N20	DOT DATA 4
DOT_D[5]	C17	C25	DOT DATA 5
DOT_D[6]	D18	D24	DOT DATA 6
DOT_D[7]	L19	N19	DOT DATA 7
DOT_D[8]	K26	N18	DOT DATA 8
DOT_D[9]	D17	D23	DOT DATA 9
DOT_D[10]	D16	D22	DOT DATA 10
DOT_D[11]	M21	P23	DOT DATA 11
DOT_D[12]	M20	P22	DOT DATA 12
DOT_D[13]	D15	D21	DOT DATA 13
DOT_COM[0]	B23	C21	DOT SCAN LINE 1
DOT_COM[1]	K25	N17	DOT SCAN LINE 2
DOT_COM[2]	K24	M26	DOT SCAN LINE 3
DOT_COM[3]	B22	C20	DOT SCAN LINE 4
DOT_COM[4]	B21	C18	DOT SCAN LINE 5
DOT_COM[5]	K23	M25	DOT SCAN LINE 6
DOT_COM[6]	K22	M23	DOT SCAN LINE 7
DOT_COM[7]	C23	D18	DOT SCAN LINE 8
DOT_COM[8]	C22	D17	DOT SCAN LINE 9
DOT_COM[9]	K21	M22	DOT SCAN LINE 10

3.8 TFT LCD Module

1) 구성


본 장비에서는 멀티미디어의 설계를 실험 할 수 있는 장치로 TFT-LCD 모듈을 기본으로 구성하고 있습니다. 이 모듈의 특징은 130만 화소 Image Sensor와 연동하여 영상 데이터를 FPGA에서 받아 TFT-LCD에 Display하기 위한 형태로 변경하여 출력하는 형태를 지원하고 있습니다. 따라서 영상 데이터의 입력 장치 및 Display 장치를 한 모듈에 구성하여서 멀티미디어의 설계에 도움이 될 수 있도록 장비에 구성하고 있습니다.



2) 동작

현재 장비에 구성되어 있는 TFT-LCD는 3.5 로써, 최대 320xRGBx240의 사양을 가진 것으로 최대 16.7M의 컬러를 지원하고 있습니다. 또한 RGB 24 bit로 제어하도록 구성되어 있으며, TFT-LCD의 구동을 위해서는 내부에 있는 레지스터를 설정해 주어야 합니다. 이 방식은 SPI 방식을 이용하여 TFT-LCD를 설정해 주도록 되어 있으며 이 작업은 모듈에 있는 AVR에 전원 인가와 동시에 TFT-LCD를 설정해 주도록 되어 있습니다. 따라서 사용자는 레지스터 설정을 따로 할 필요 없기 때문에 편리하게 사용할 수 있습니다.


TFT-LCD의 구동을 위해서는 한 프레임에 HSYNC가 240개가 할당해 줍니다. 또한 HSYNC 한 클럭당 TFTLCD 클럭이 320개 할당해 주어야 합니다. 다시 말해 한 프레임당 HSYNC가 240개 발생되고, 이 HSYNC한 클럭당 TFT-LCD 클럭이 320개 생성되어야 합니다. 이렇게 VSYNC와 HSYNC간의 클럭을 제어하고 이 제어 클럭에 따라 TFT-LCD 클럭 하나당 한 DOT의 24 bit 데이터 값을 할당하는 방식으로 한 화면을 Display




[그림 3-8] TFT-LCD Interface Timing

TFT-LCD와 구성된 Image Sensor는 130만 화소의 영상을 처리할 수 있는 이미지 센서 입니다. 54MHz에서 최대 30 프레임의 영상을 처리할 수 있는 장치로 전력 소모, 동작 전압 및 제품의 크기 등을 줄이고 성능을 향상시키기 위하여 최적화된 설계 및 제조 기술이 적용되어 특히 휴대폰이나 PDA등의 기기에 경쟁력 있게 사용할 수 있는 제품입니다.

Image Sensor는 TFT-LCD의 반대로 영상 데이터와 함께 픽셀 클럭과 같이 VSYNC, HSYNC등의 신호가 출력이 되게 됩니다. 따라서 사용자는 하나의 프레임 클럭에 따라 LINE VALID를 통해 출력되는 영상 데이터의 라인 만큼 클럭이 발생됩니다. 또한 하나의 LINE VALID에 하나의 라인에 Display하는 만큼 PIXCLK가 발생합니다. 따라서 이러한 클럭에 따른 8 bit 영상 데이터를 통해 한 dot당 이미지 데이터를 캐치할 수 있습니다. 다음의 그림은 이 두가 클럭에 대한 파형을 보여주고 있습니다.



[그림 3-9] Image Sensor Vertical timing



[그림 3-10] Image Sensor Horizontal Timing


Image Sensor는 영상 데이터가 YCbCr 포멧으로 FPGA로 입력됩니다. 이 때 이 영상을 TFT-LCD에 Display하기 위해서는 데이터 변환 작업을 해 주어야 합니다. 이는 변환 공식에 의해 이 작업을 해 주게 되는데, 이 변환 공식을 다음에서 보여주고 있습니다.

$$R = Y + (1.402 * Cr)$$

$$G = Y \quad ((0.344 * Cb) \quad (0.713 * Cr))$$

$$B = Y + (1.772 * Cb)$$

3) 회로도



4) 핀 구성표

❑ TFT-LCD

FPGA Signal	Altera	Xilinx	Description
TFTLCD_D[0]	AC8	V12	TFTLCD RED[0]
TFTLCD_D[1]	AC7	V11	TFTLCD RED[1]
TFTLCD_D[2]	AB12	V7	TFTLCD RED[2]
TFTLCD_D[3]	AB10	V6	TFTLCD RED[3]
TFTLCD_D[4]	AB8	V5	TFTLCD RED[4]
TFTLCD_D[5]	AA12	V2	TFTLCD RED[5]
TFTLCD_D[6]	AC10	W3	TFTLCD RED[6]
TFTLCD_D[7]	AC9	V13	TFTLCD RED[7]
TFTLCD_D[8]	AC6	V10	TFTLCD GREEN[0]
TFTLCD_D[9]	AD6	W7	TFTLCD GREEN[1]
TFTLCD_D[10]	AD5	W6	TFTLCD GREEN[2]
TFTLCD_D[11]	AD4	W4	TFTLCD GREEN[3]
TFTLCD_D[12]	AC12	V4	TFTLCD GREEN[4]
TFTLCD_D[13]	AC11	U3	TFTLCD GREEN[5]
TFTLCD_D[14]	AD12	Y8	TFTLCD GREEN[6]
TFTLCD_D[15]	AD11	Y4	TFTLCD GREEN[7]
TFTLCD_D[16]	AD10	Y3	TFTLCD_BLUE[0]

TFTLCD_D[17]	AD8	W2	TFTLCD_BLUE[1]
TFTLCD_D[18]	AD7	W1	TFTLCD_BLUE[2]
TFTLCD_D[19]	AE9	Y11	TFTLCD_BLUE[3]
TFTLCD_D[20]	AE8	W13	TFTLCD_BLUE[4]
TFTLCD_D[21]	AE7	W12	TFTLCD_BLUE[5]
TFTLCD_D[22]	AE6	W10	TFTLCD_BLUE[6]
TFTLCD_D[23]	AE5	W9	TFTLCD_BLUE[7]
TFTLCD_ENABLE	AF4	Y9	Enable signal
TFTLCD_LCLK	AE13	Y6	HSYNC
TFTLCD_FCLK	AE12	Y5	VSYNC
TFTLCD_PCLK	AA6	R8	CLOCK
TFTLCD_RESET	AA9	U9	RESET

❑ Image Sensor

FPGA Signal	Altera	Xilinx	Description
CIS DATA[]	AC2	T9	Image out Data
CIS DATA[]	AC1	T7	Image out Data
CIS DATA[]	AB4	T5	Image out Data
CIS DATA[]	AB3	T4	Image out Data
CIS DATA[]	Y10	U6	Image out Data
CIS DATA[]	AE3	U5	Image out Data
CIS DATA[]	AE2	U4	Image out Data
CIS DATA[]	AD3	U2	Image out Data
CIS_SCK	AD2	U1	Serial clock
CIS_SDA	AA11	V1	Serial data
CIS_STROBE	AA10	U11	Strobe signal
CIS_VCLK	Y12	U8	Pixel clock
CIS_LVALID	Y11	U7	Line valid
CIS_FSYNC	AC5	V8	Frame valid
CIS_MCLK	AA7	R9	Master clock
CIS_RESET	AA9	U9	reset

❑ Touch

FPGA Signal	Altera	Xilinx	Description
TOUCH_DCLK	AC3	T10	External clock
TOUCH_DIN	AA1	R6	Data input


TOUCH_DOUT	AB1	R10	Data output
TOUCH_BUSY	Y5	R5	Busy output
TOUCH_IRQ	AA5	R7	Pen interrupt
TOUCH_CS	AB2	T3	Chip Select

3.9 OLED

1) 구성

컬러 디스플레이 장치는 최근 다양한 정보를 표시하기 위한 수단으로 이용되면서 여러 가지 기술의 제품들이 출시되고 있습니다. 현재 장비에서도 여러 TFT-LCD를 포함한 OLED의 디스플레이 장치들이 구성되어 있습니다. 여기서 설명하는 OLED는 최신 기술의 표시 장치로 최근 핸드폰 등에서 사용되면서 사용자들의 관심을 끌고 있습니다. 이 장치는 LCD와는 달리 보조 광원이 필요 없고, 시야각의 제한이 없어 우수한 시인성을 보여주고 있습니다. 또한 저 전압 저 전력으로 차세대 표시장치로 각광 받고 있습니다.

현재 이 장치는 확장 모듈이 Peripheral 보드에 장착되어 있으며, 장치의 구동을 위해서는 HBE-Combo III에 해당하는 확장 모듈이 장착되어 있어야 합니다.




2) 동작

OLED의 핀 구성 및 동작은 VFD의 제어 방법과 유사한 구조를 가지고 있습니다. 따라서 8 bit의 픽셀 데이터를 순차적으로 전달하여 OLED를 구동 시키게 됩니다. 이러한 방법으로 사용자가 쉽게 이미지를 표시할 수 있습니다. 다음에 각 제어 핀의 역할을 보여주고 있습니다.

핀	신호명	기 능
1	Vss	전원 GND
2	V_{dd}	전원 +3.3V
3	CS	Chip select pin
4	/RES	Hardware Reset pin
5	D/C	H : Data, L : Command
6	RW	Data Write enable pin
7	E	Data Read enable pin
8	DB0	Data bus line
9	DB1	
10	DB2	
11	DB3	
12	DB4	
13	DB5	
14	DB6	
15	DB7	
16	NC/VO	No Connector

OLED의 제어는 다음의 클럭 정보를 통해 설계를 해 주어야 합니다. 따라서 다음의 응답 속도에 맞게 설계를 해 주시면 됩니다.


Symbol	Parameter	Min	Typ	Max	Unit
tcycle	Clock Cycle Time	300	–	–	ns
tAS	Address Setup Time	0	–	–	ns
tAH	Address Hold Time	0	–	–	ns
tDSW	Write Data Setup Time	40	–	–	ns
tDHW	Write Data Hold Time	15	–	–	ns
tDHR	Read Data Hold Time	20	–	–	ns
tOH	Output Disable Time	–	–	70	ns
tACC	Access Time	–	–	140	ns
PWCSL	Chip Select Low Pulse Width (read) Chip Select Low Pulse Width (write)	120 60	–	–	ns
PWCSH	Chip Select High Pulse Width (read) Chip Select High Pulse Width (write)	60 60	–	–	ns
tR	Rise Time	–	–	15	ns
tF	Fall Time	–	–	15	ns



[그림 3-11] OLED Data interface

위에 나와 있는 타이밍 정보를 OLED에 데이터를 Read/Write할 때의 타이밍 정보입니다. 이와 같이 OLED를 구동하기 위해서는 사전에 화면에 표시할 사이즈, 각 색상 별 밝기, 데이터 정보들을 설정할 필요가 있습니다. 이에 대한 정보를 함께 제공되는 데이터 시트를 통해 확인해 보시기 바랍니다.

3) 회로



OLED는 회로도에서 볼 수 있듯이 제어 방법이나 구성이 비슷한 것을 보여주고 있습니다.

4) 핀 구성표


FPGA Signal	Altera	Xilinx	Description
OLED_D[0]	L24	P18	OLED data bus 0
OLED_D[1]	N20	R19	OLED data bus 1
OLED_D[2]	D21	E14	OLED data bus 2
OLED_D[3]	D20	D26	OLED data bus 3
OLED_D[4]	M25	R18	OLED data bus 4
OLED_D[5]	M24	R17	OLED data bus 5
OLED_D[6]	D19	D25	OLED data bus 6
OLED_D[7]	F16	F15	OLED data bus 7
OLED_CS	D14	D20	OLED Chip Select
OLED_RSTN	M19	P21	OLED Hardware reset
OLED_DC	L25	P20	OLED Data/Command
OLED_WN	E18	E17	OLED Write enable
OLED_RN	E15	E15	OLED Read enable

3.10 Button Switch

1) 구성

버튼 스위치는 16개로 구성이 되어 있으며 각 버튼 스위치가 별도의 FPGA I/O와 연결이 되어 있습니다. 따라서 0 ~ F의 16개의 버튼 스위치를 통해 설계 소스에 활용할 수 있습니다. 아래의 그림은 이러한 Button Switch의 블록 도를 보여주고 있습니다.





[그림 3-12] Push Button Switch 구성


2) 동작

버튼 스위치마다 별개의 I/O로 직접 연결이 되어 있으므로 제어 방법이 간단합니다. 또한 버튼 스위치는 키가 눌려 질 때 발생하는 채터링 현상을 방지하기 위한 회로가

내장되어 정확한 입력이 가능하도록 구성하였습니다.

3) 회로

회로도에서 보는 것과 같이 저항과 캐패시터를 사용한 채터링 방지 회로가 내장되어 있습니다. 현재 회로에서는 스위치가 안 눌려 졌을 때, 저항의 풀 업 저항에 의해 +3.3V 즉 1 의 값이 가지게 됩니다. 따라서 FPGA 쪽으로 가는 신호는 인버터에 의해 반전되어 0 의 값이 FPGA 디바이스에 입력되게 됩니다. 반대로 스위치가 눌려 졌을 때는 신호선이 GND와 연결되어 스위치에서는 0 의 값을 가지게 되고 FPGA 디바이스로 가는 최종 데이터는 인버터에 의해 1 의 값이 됩니다.




4) 핀 구성표

FPGA Signal	Altera	Xilinx	Description
BUTTON_DATA[1]	AE11	Y2	LED 1 Display
BUTTON_DATA[2]	AE10	Y1	LED 2 Display
BUTTON_DATA[3]	AF9	AA10	LED 3 Display
BUTTON_DATA[4]	AF8	AA7	LED 4 Display
BUTTON_DATA[5]	AF7	AA3	LED 5 Display
BUTTON_DATA[6]	AF6	AA2	LED 6 Display
BUTTON_DATA[7]	AF5	Y10	LED 7 Display
BUTTON_DATA[8]	B3	AB12	LED 8 Display
BUTTON_DATA[9]	B2	AB9	LED 9 Display
BUTTON_DATA[10]	AF13	AB1	LED 10 Display
BUTTON_DATA[11]	Y25	Y20	LED 11 Display
BUTTON_DATA[12]	AF23	AD6	LED 12 Display
BUTTON_DATA[13]	G1	J4	LED 13 Display
BUTTON_DATA[14]	G2	J5	LED 14 Display
BUTTON_DATA[15]	AA24	Y23	LED 15 Display
BUTTON_DATA[16]	AF10	AA12	LED 16 Display

3.11 Dip Switch

1) 구성

딥 스위치는 입력의 경우 데이터 입력이나 모드 설정 등의 입력 소스로 주로 사용하게 됩니다. 여기에서는 8개의 딥 스위치를 이용하여 버스 스위치를 제어 할 수 있는 구조를 가지고 있습니다. 아래 그림은 이에 대한 간단한 구성을 보여주고 있습니다.



[그림 3-13] Bus Switch 구성


2) 동작

딥 스위치의 경우 데이터의 입력이나 모드 설정의 스위치로 동작을 하게 되므로 버튼의 설정이 고정 되는 형태를 취하고 있습니다. 동작은 스위치를 위로 올리면 FPGA 디바이스 쪽에서 1 의 값을 인식하고 아래로 내리면 0 의 값이 전달 되는 동작을 하고 있습니다.

이 스위치는 버튼 스위치처럼 키가 리셋 되지 않고 그 상태를 유지를 하고 있기 때문에 사용하지 않을 때는 스위치를 OFF하여 디바이스에 필요치 않는 입력을 주지 않도록 하여야 합니다.

3) 회로

딥 스위치의 회로는 다음의 그림과 같이 구성 되어 있습니다. 스위치의 OFF시 4.7K 의 풀 다운 저항에 의해 0 의 값이 FPGA 디바이스에 전달 되게 됩니다. 또한 스위치가 ON 되면 스위치에서 +3.3V와 연결이 되어 FPGA 디바이스로 1 의 값이 전달 되어 HIGH값을 인식하게 됩니다.



▶ 스위치와 디바이스의 연결은 바로 연결 되는 것이 아니라 버퍼를 통해 디바이스의 I/O로 연결이 되어 있습니다. 이러한 것은 다른 출력 장치와 달리 스위치의 경우 FPGA 디바이스로 입력 신호를 보내는 역할, 즉 FPGA 디바이스는 스위치에서 신호를 입력 받아 사용하는 장치이므로 신호의 입력 시 전압이 불안정할 때 디바이스가 손상을 입을 수 있습니다. 따라서 버퍼를 통해 연결을 하여 이러한 문제점으로부터 디바이스의 손상을 줄이고 있습니다.


4) 핀 구성표

FPGA Signal	Altera	Xilinx	Description
DIP_D[0]	T6	A13	Bus Switch Data 0
DIP_D[1]	V1	C1	Bus Switch Data 1
DIP_D[2]	U7	C2	Bus Switch Data 2
DIP_D[3]	U6	C4	Bus Switch Data 3
DIP_D[4]	U5	A5	Bus Switch Data 4
DIP_D[5]	U4	A7	Bus Switch Data 5
DIP_D[6]	V6	D1	Bus Switch Data 6
DIP_D[7]	V5	D2	Bus Switch Data 7

3.12 Piezo

1) 구성

소리를 출력하는 장치로 흔히 사용하는 것이 스피커인데 스피커의 경우 소리의 높낮이와 주파수를 조정하여 원하는 소리를 출력할 수 있게 구성되어 있습니다. 이외에 사용할 수 있는 것이 Piezo인데 소리의 높낮이는 고정되어 있고 단지 소리의 주파수를 조정할 수 있도록 구성되어 있는 출력 장치입니다. 장비에서는 FPGA I/O 핀 한 개와 연결 되어 있고, 이 핀에 주파수를 조절하여 주면 Piezo 소리를 조절할 수 있습니다.



2) 동작

Piezo는 디지털 신호 1 에 해당하는 입력 레벨의 음성 주파수대의 펄스 신호를 입력하면 해당 주파수 소리를 출력하게 됩니다. 따라서 Piezo에 1 의 값만 입력함으로써 Piezo를 동작 시키는 것이 아니라, 주파수를 조절하여 Piezo를 동작시킬 수 있습니다. 그러나 Piezo의 일반적인 주파수 특성에 의해 약 10KHz 이상의 주파수에서는 소리를 내지 않게 됩니다. 그리고 같은 전압 레벨에서도 주파수에 따라 소리의 강약이 달라지는 특성을 가지고 있습니다.

다음은 옥타브 및 음계별 주파수를 정리한 것입니다.

〈표 3-5〉 Piezo 옥타브 및 음계별 주파수


(단위 : Hz)

Oct	0	1	2	3	4	5	6	7
A	27.5000	55.0000	110.0000	220.0000	440.0000	880.0000	1760.000	3520.000
Bb	29.1352	58.2705	116.5409	233.0819	466.1638	932.3275	1864.655	3729.310
B	30.8677	61.7354	123.4708	246.9417	493.8833	987.7666	1975.533	3951.066
C	32.7032	65.4064	130.8128	**261.6256**	523.2511	1046.502	2093.005	4186.009
Db	34.6478	69.2957	138.5913	277.1826	554.3653	1108.731	2217.461	4434.922
D	36.7081	73.4162	146.8324	293.6648	587.3295	1174.659	2349.318	4698.636

Eb	38.8909	77.7817	155.5635	311.1270	622.2540	1244.508	2489.016	4978.032
E	41.2034	82.4069	164.8138	329.6276	659.2551	1318.510	2637.020	5274.041
F	43.6535	87.3071	174.6141	349.2282	698.4565	1396.913	2793.826	5587.652
Gb	46.2493	92.4986	184.9972	369.9944	739.9888	1479.978	2959.955	5919.911
G	48.9994	97.9989	195.9977	391.9954	783.9909	1567.982	3135.963	6271.927
Ab	51.913	103.8262	207.6523	415.3047	830.6094	1661.219	3322.438	6644.875

※ 참고: C=도, D=레, E=미, F=파, G=솔, A=라, B=시 (C음행/3옥타브열 의 261.6256Hz가 피아노의 중앙 C음에 해당함.)

3) 회로



Piezo의 회로에서는 FPGA에서 주파수 신호를 받아 소리는 내는 장치로 위 그림과 같은 회로를 구성하고 있습니다. 기본적으로는 Piezo에는 +3.3V의 High 신호가 74LCX14에 의해 반전되어 FPGA에서 아무런 신호가 없으면 Piezo에는 0 의 신호가 기본으로 들어가게 되어 아무런 소리가 들리지 않습니다.

현재 회로에서는 딥 스위치를 사용하여 FPGA와 Piezo간의 신호를 연결 할 것인지 결정하게 됩니다. 이러한 딥 스위치의 역할은 Piezo를 구동하지 않을 때 연결 라인의 잡음에 의해 Piezo에 동작 되는 것을 방지해 주고 있습니다. 따라서 Piezo를 구동하지 않을 때는 딥 스위치를 OFF하여 잡음으로 인한 동작이 안되게 해 주어야 합니다.


4) 핀 구성표

FPGA Signal	Altera	Xilinx	Description
PIEZO	K6	M2	Speaker control

3.13 SRAM

1) 구성

본 제품에는 디바이스 내부에서 메모리 영역으로 사용하는 공관 이외에 별도로 256Kx16 Bit를 2개 장착하여, 총 8M bit의 High Speed SRAM을 기본으로 제공하고 있습니다. 이처럼 장비에서는 SRAM을 통한 메모리 영역을 확장해서 사용할 수 있습니다. 그림에서 SRAM의 구성을 보여주고 있으며, Address를 공통으로 사용하고 데이터를 32비트로 동작할 수 있도록 구성하고 있습니다. SRAM은 FPGA 모듈의 아랫 부분에 배치하고 있으며, 보드 아랫 쪽에도 하나가 장착되어 있어 총 2개로 구성되어 있습니다.




[그림 3-14] SRAM 블록 구성

2) 동작


여기서 제공되는 SRAM (Static Random Access Memory)과 Flash Memory는 각각 FPGA I/O와 연결되어 있기 때문에 SRAM을 제어하기 위해서는 FPGA 핀 설정과 제어 회로를 설계해 주어야 합니다. 이렇게 컨트롤 핀 설정을 통하여 메모리 영역의 제어가 이루어 집니다. 다음 그림에서는 SRAM에서의 READ와 WRITE에 대한 동작 사이클의 모습을 보여주고 있습니다.

SRAM의 동작은 Read시 Address에 해당하는 값을 인가한 뒤 SRAM_CS 및 SRMA_OE 에 대한 제어 핀을 0 으로 인가함과 동시에 데이터 라인에서 해당되는 번지에 저장된 값이 출력 되게 됩니다. 또한 Write는 이와 반대로 Address와 32 bit 데이터 라인에 해당하는 값을 인가 한 뒤 SRAM_CS 및 SRAM_WR에 대한 제어 핀을 0 으로 변경함과 동시에 32 bit 데이터 값이 해당하는 번지에 저장되게 됩니다.

이때 SRAM_UB 및 SRAM_LB는 작업에 따라 다음의 그림과 같이 인가 해 주어야 합니다.




[그림 3-15] SRAM Read Cycle



[그림 3-16] SRAM Write Cycle

3) 회로



SRAM은 위의 그림과 같은 회로를 구성하고 있습니다. 여기에서는 18개의 Address라인과 32개의 Data 라인으로 구성되어 있고, 3개의 제어 신호를 통해 SRAM을 제어하고 있습니다. SRAM의 모든 제어 신호는 FPGA 디바이스와 직접 연결 되어 있고, FPGA 디바이스에서 SRAM 핀을 제어하여 내부에 읽고, 쓰고 하는 작업을 하게 됩니다.

4) 핀 구성표


FPGA Signal	Altera	Xilinx	Description
SRAM_ADD[0]	B24	G17	SRAM Address 0
SRAM_ADD[1]	B25	G19	SRAM Address 1
SRAM_ADD[2]	C24	G20	SRAM Address 2
SRAM_ADD[3]	C25	G21	SRAM Address 3
SRAM_ADD[4]	D23	G22	SRAM Address 4
SRAM_ADD[5]	D25	G23	SRAM Address 5
SRAM_ADD[6]	D26	G24	SRAM Address 6
SRAM_ADD[7]	E22	H15	SRAM Address 7
SRAM_ADD[8]	E23	H17	SRAM Address 8
SRAM_ADD[9]	E24	H20	SRAM Address 9
SRAM_ADD[10]	E25	H21	SRAM Address 10
SRAM_ADD[11]	E26	J16	SRAM Address 11
SRAM_ADD[12]	F20	J19	SRAM Address 12
SRAM_ADD[13]	F24	J22	SRAM Address 13
SRAM_ADD[14]	F25	J23	SRAM Address 14
SRAM_ADD[15]	F26	J25	SRAM Address 15
SRAM_ADD[16]	G21	J26	SRAM Address 16
SRAM_ADD[17]	G22	K16	SRAM Address 17
SRAM_DATA[0]	P23	R25	SRAM Data 0
SRAM_DATA[1]	P24	R26	SRAM Data 1
SRAM_DATA[2]	R20	T17	SRAM Data 2
SRAM_DATA[3]	R24	T18	SRAM Data 3
SRAM_DATA[4]	R25	T20	SRAM Data 4
SRAM_DATA[5]	T20	T23	SRAM Data 5
SRAM_DATA[6]	T21	T24	SRAM Data 6
SRAM_DATA[7]	T22	U15	SRAM Data 7
SRAM_DATA[8]	T23	U16	SRAM Data 8
SRAM_DATA[9]	T24	U18	SRAM Data 9
SRAM_DATA[10]	T25	U19	SRAM Data 10

SRAM_DATA[11]	U20	U20	SRAM Data 11
SRAM_DATA[12]	U21	U21	SRAM Data 12
SRAM_DATA[13]	U22	U22	SRAM Data 13
SRAM_DATA[14]	U23	U23	SRAM Data 14
SRAM_DATA[15]	U24	U24	SRAM Data 15
SRAM_DATA[16]	U25	V14	SRAM Data 16
SRAM_DATA[17]	U26	V15	SRAM Data 17
SRAM_DATA[18]	V22	V18	SRAM Data 18
SRAM_DATA[19]	V23	V19	SRAM Data 19
SRAM_DATA[20]	V24	V21	SRAM Data 20
SRAM_DATA[21]	V25	V22	SRAM Data 21
SRAM_DATA[22]	V26	V23	SRAM Data 22
SRAM_DATA[23]	W21	V24	SRAM Data 23
SRAM_DATA[24]	W23	V25	SRAM Data 24
SRAM_DATA[25]	W24	W15	SRAM Data 25
SRAM_DATA[26]	W25	W17	SRAM Data 26
SRAM_DATA[27]	W26	W20	SRAM Data 27
SRAM_DATA[28]	Y21	W21	SRAM Data 28
SRAM_DATA[29]	Y22	W23	SRAM Data 29
SRAM_DATA[30]	Y23	Y15	SRAM Data 30
SRAM_DATA[31]	Y24	Y17	SRAM Data 31
SRAM_CS	H26	L17	SRAM Chip Select
SRAM_WE	J20	L18	SRAM Write Enable
SRAM_OE	J21	L20	SRAM Output Enable
SRAM1_LB	G23	K18	SRAM1 Lower byte control
SRAM1_UB	G24	K19	SRAM1 Upper byte control
SRAM2_LB	H23	K23	SRAM2 Lower byte control
SRAM2_UB	H24	K25	SRAM2 Upper byte control

3.14 Flash Memory

1) 구성


본 장비에서는 휘발성을 가진 SRAM과는 달리 비 휘발성의 Flash memory를 사용할 수 있도록 구성하고 있습니다. Flash Memory는 ST사의 8Mbit 용량을 가진 Flash Memory를 2개 장착하고 있어 총 16Mbit 용량을 가진 Flash Memory를 지원해 주고 있습니다. 이 메모리는 FPGA 디바이스의 핀 수의 제한이 있어 SRAM과 공통으로 사용하고 있습니다. 따라서 Address 및 Data 라인이 공동으로 연결되어 구성되어 있습니다. Flash Memory도 FPGA 모듈 아랫 부분에 배치되어 있으며, 보드의 아랫 부분을 포함한 총 2개의 메모리로 구성되어 있습니다.




[그림 3-17] Flash Memory 구성

2) 동작


이 장치의 동작은 Read, Write, Reset의 세 가지로 나뉘게 됩니다. 다음 그림에서는 각 동작마다 신호의 현태를 보여주고 있습니다.



[그림 3-18] Read Operations




[그림 3-19] Write Operations



[그림 3-20] Reset Operations

3) 회로

Flash Memory의 SRAM과 같이 2개의 디바이스가 병렬로 연결 되어 있습니다. 따라서 Address를 포함한 제어 신호를 공통으로 사용하고 있고, Data 라인을 따로 사용해 32 bit의 데이터 사이즈를 가진 구조로 되어 있습니다.



4) 핀 구성표

SRAM의 설명 부분에도 나와 있듯이 두 메모리는 핀을 공통으로 사용하고 있습니다. 따라서 다음에 핀 구성표에서 알 수 있듯이 핀의 중복 사용이 된 점을 확인해 볼 수 있습니다.

FPGA Signal	Altera	Xilinx	Description
Flash_ADD[1]	B24	G17	Flash Address 1
Flash_ADD[2]	B25	G19	Flash Address
Flash_ADD[3]	C24	G20	Flash Address
Flash_ADD[4]	C25	G21	Flash Address
Flash_ADD[5]	D23	G22	Flash Address
Flash_ADD[6]	D25	G23	Flash Address
Flash_ADD[7]	D26	G24	Flash Address
Flash_ADD[8]	E22	H15	Flash Address
Flash_ADD[9]	E23	H17	Flash Address
Flash_ADD[10]	E24	H20	Flash Address
Flash_ADD[11]	E25	H21	Flash Address
Flash_ADD[12]	E26	J16	Flash Address
Flash_ADD[13]	F20	J19	Flash Address
Flash_ADD[14]	F24	J22	Flash Address
Flash_ADD[15]	F25	J23	Flash Address
Flash_ADD[16]	F26	J25	Flash Address

Flash_ADD[17]	G21	J26	Flash Address
Flash_ADD[18]	G22	K16	Flash Address
Flash_ADD[19]	G23	K18	Flash Address
Flash_ADD[20]	G24	K19	Flash Address
Flash_Data[0]	P23	R25	Flash Data 0
Flash_Data[1]	P24	R26	Flash Data
Flash_Data[2]	R20	T17	Flash Data
Flash_Data[3]	R24	T18	Flash Data
Flash_Data[4]	R25	T20	Flash Data
Flash_Data[5]	T20	T23	Flash Data
Flash_Data[6]	T21	T24	Flash Data
Flash_Data[7]	T22	U15	Flash Data
Flash_Data[8]	T23	U16	Flash Data
Flash_Data[9]	T24	U18	Flash Data
Flash_Data[10]	T25	U19	Flash Data
Flash_Data[11]	U20	U20	Flash Data
Flash_Data[12]	U21	U21	Flash Data
Flash_Data[13]	U22	U22	Flash Data
Flash_Data[14]	U23	U23	Flash Data
Flash_Data[15]	U24	U24	Flash Data
Flash_Data[16]	U25	V14	Flash Data
Flash_Data[17]	U26	V15	Flash Data
Flash_Data[18]	V22	V18	Flash Data
Flash_Data[19]	V23	V19	Flash Data
Flash_Data[20]	V24	V21	Flash Data
Flash_Data[21]	V25	V22	Flash Data
Flash_Data[22]	V26	V23	Flash Data
Flash_Data[23]	W21	V24	Flash Data
Flash_Data[24]	W23	V25	Flash Data
Flash_Data[25]	W24	W15	Flash Data
Flash_Data[26]	W25	W17	Flash Data
Flash_Data[27]	W26	W20	Flash Data
Flash_Data[28]	Y21	W21	Flash Data
Flash_Data[29]	Y22	W23	Flash Data
Flash_Data[30]	Y23	Y15	Flash Data
Flash_Data[31]	Y24	Y17	Flash Data
Flash_OE	G25	K20	Flash Output Enable
Flash_WE	G26	K21	Flash Write Enable
Flash_CE	H21	K22	Flash Chip Enable

Flash_RP	H23	K23	Flash Reset/Block
Flash_RB	H24	K25	Falsh Reset/Busy