AD23N 用户手册

珠海市杰理科技股份有限公司

Zhuhai Jieli Technologyco.,LTD

版权所有，未经许可，禁止外传

2025年5月

目录

目录 2
1 序言 13
2 总体介绍 14
2.1 总体框图 15
3 IO_CONTROL 16
3.1 概述 16
3.2 数字模块控制寄存器 16
3.2.1 PORTX_IN：portx input control register： 16
3.2.2 PORTX_OUT：portx output control register： 16
3.2.3 PORTX_DIR：portx direction control register： 16
3.2.4 PORTX_DIE：portx input enable control register： 16
3.2.5 PORTX_DIEH：portx input enable p33 control register： 17
3.2.6 PORTX_PU：portx pull up control register： 17
3.2.7 PORTX_PD：portx pull down0 control register： 18
3.2.8 PORTX_HD：portx high driver control register： 18
3.2.9 PORTX_SPL：portx open-drain output control resistor: 19
3.2.10 PORTX_CON：portx additional control resistor: 19
3.2.11 PORTX_OUT_BSR：portx bit set resistor in output control register: 19
3.2.12 PORTX_DIR_BSR：portx bit set resistor in dir control register: 19
3.2.13 PORTX_DIE_BSR：portx bit set resistor in die control register: 20
3.2.14 PORTX_DIEH_BSR：portx bit set resistor in dieh control register: 20
3.2.15 PORTX_PUL_BSR： portx bit set resistor in pu control register of Low group: 20
3.2.16 PORTX_PUH_BSR：portx bit set resistor in pu control register of High group: 20
3.2.17 PORTX_PDL_BSR：portx bit set resistor in pd control register of Low group: 21
3.2.18 PORTX_PDH_BSR：portx bit set resistor in pd1 control register of High group: 21
3.2.19 PORTX_HDL_BSR：portx bit set resistor in hd control register of Low group: 21
3.2.20 PORTX_HDH_BSR：portx bit set resistor in hd control register of High group: 21
3.2.21 PORTX_SPL_BSR：portx bit set resistor in spl control register: 22
3.3 USB_IO CONTROL 22
3.3.1 PORTUSB_IN：portx input control register： 22
3.3.2 PORTUSB_OUT：portx output control register： 22

珠海市杰理科技股份有限公司

3.3.3 PORTUSB_DIR：portx direction control register： 23
3.3.4 PORTUSB_DIE：portx input enable control register： 23
3.3.5 PORTUSB_DIEH：portx input enable p33 control register： 23
3.3.6 PORTUSB_PU：portx pull up control register： 24
3.3.7 PORTUSB_PD：portx pull down0 control register： 24
3.3.8 PORTUSB_SPL：portx open-drain output control resistor: 24
3.3.9 PORTUSB_CON：portx additional control resistor: 25
3.3.10 PORTUSB_OUT_BSR：portx bit set resistor in output control register: 26
3.3.11 PORTUSB_DIR_BSR：portx bit set resistor in dir control register: 26
3.3.12 PORTUSB_DIE_BSR：portx bit set resistor in die control register: 27
3.3.13 PORTUSB_DIEH_BSR：portx bit set resistor in dieh control register: 27
3.3.14 PORTUSB_PUL_BSR： portx bit set resistor in pu control register of Low group: 27
3.3.15 PORTUSB_PDL_BSR：portx bit set resistor in pd control register of Low group: 28
3.3.16 PORTUSB_SPL_BSR：portx bit set resistor in spl control register: 28
3.4 IO模拟状态设置 28
4 IO_WAKEUP 29
4.1 概述 29
4.2 Wakeup唤醒源 29
4.3 寄存器 31
4.3.1 EN: wakeup enable control register 31
4.3.2 EN2: wakeup enable control 2 register 31
4.3.3 EDGE：wakeup edge control register 32
4.3.4 EDGE2：wakeup edge control 2 register 32
4.3.5 CLRPND：wakeup pending clear control 32
4.3.6 CLRPND2：wakeup pending clear control 2 32
4.3.7 PND：wakeup pending register 32
4.3.8 PND2：wakeup pending 2 register 32
5 IOMC 33
5.1 概述 33
5.2 JL_IOMC控制寄存器 33
5.2.1 SPI_IOMC0: spi iomc control register 0 33
5.2.2 SDC_IOMC0: sdc iomc control register 0 33
5.2.3 SYS_IOMC0: sys iomc control register 0 33
5.2.4 SYS_IOMC1: sys iomc control register 1 34

珠海市杰理科技股份有限公司

5.2.5 ASS_IOMC0: audio iomc control register 0 34
5.2.6 WL_IOMC0: wireless iomc control register 0 34
5.2.7 VDO_IOMC0: video iomc control register 0 35
5.2.8 ICH_IOMC0: input channel control register0 35
5.2.9 ICH_ IOMC1: input channel control register1 35
5.2.10 ICH_ IOMC2: input channel control register2 36
5.2.11 ICH_ IOMC3: input channel control register3 36
5.2.12 ICH_ IOMC4: input channel control register3 36
5.2.13 ICH_ IOMC5: input channel control register3 37
5.2.14 ICH_ IOMC6: input channel control register3 37
5.2.15 OCH_IOMC0: output channel control register0 37
5.2.16 OCH_IOMC1: output channel control register1 38
5.2.17 OCH_IOMC2/3/4/5: output channel control register2/3/4/5 38
5.2.18 LCDPG_CON: LCDPG control register 39
5.2.19 MTPG_CON: MTPG control register 39
5.2.20 STPG_CON: STPG control register 39
5.2.21 WAT_CON: WAT control register 39
5.2.22 FSPG_CON: FSPG control register 39
6 PORT Control Crossbar 41
6.1 Crossbar功能结构图 41
6.2 寄存器功能 41
6.2.1 JL_OMAP-> POUT 42
6.2.2 JL_IMAP-> FUN_IN 42
7 CLOCK_SYSTEM 43
7.1 原生时钟源 43
7.2 内部PLL时钟源 43
7.3 标准时钟 43
7.4 系统时钟 44
7.4.1 HSB时钟源 44
7.4.2 LSB时钟源 45
7.5 外设时钟 46
7.5.1 SFC 时钟源 46
7.5.2 音频时钟源 47
7.5.3 HRTIM时钟源 48
7.5.4 外设时钟源 49

珠海市杰理科技股份有限公司

7.6 数字模块控制寄存器 51
7.6.1 JL_LSBCK->SYS_CON0：lsbck system config register 0 51
7.6.2 JL_LSBCLK->LSB_SEL：lsb clock sel register 51
7.6.3 JL_LSBCK->STD_CON0：standard clock register 0 51
7.6.4 JL_LSBCK->STD_CON1：standard clock register 1 52
7.6.5 JL_LSBCK->STD_CON2：standard clock register 2 52
7.6.6 JL_LSBCK->PRP_CON0： peripheral clock config register 0 53
7.6.7 JL_LSBCK->PRP_CON1： peripheral clock config register 1 53
7.6.8 JL_LSBCK->PRP_CON2： peripheral clock config register 2 54
7.6.9 JL_HSBCK->SYS_CON0：hsbck system config register 0 54
7.6.10 JL_HSBCLK->HSB_DIV：hsb clock div register 55
7.6.11 JL_HSBCLK->HSB_SEL：hsb clock sel register 55
8 ADC 56
8.1 概述 56
8.2 寄存器说明 56
8.2.1 ADC_CON: ADC control register 56
8.2.2 ADC_RES：ADC result register 57
9 ADV_TIMER 58
9.1 概述 58
9.2 ADV_TIMER 时钟复位管理模块寄存器说明 58
9.2.1 TCRM_CON0 58
9.3 ADV_TIMER 控制寄存器说明 58
9.3.1 TIMx_CR1: control register 1 58
9.3.2 TIMx_CR2: control register 2 60
9.3.3 TIMx_SMCR: slave mode control register 64
9.3.4 TIMx_DIER: DMA/interrupt enable register 67
9.3.5 TIMx_SR: status register 69
9.3.6 TIMx_EGR: event generation register 72
9.3.7 TIMx_CCMR1: capture/compare mode register 1 74
9.3.8 TIMx_CCMR2: capture/compare mode register 2 80
9.3.9 TIMx_CCMR3: capture/compare mode register 3 82
9.3.10 TIMx_CCER: capture/compare enable register 83
9.3.11 TIMx_CNT: counter 87
9.3.12 TIMx_PSC: prescaler 87
9.3.13 TIMx_ARR: auto-reload register 88

珠海市杰理科技股份有限公司

9.3.14 TIMx_RCR: repetition counter register 88
9.3.15 TIMx_CCR1: capture/compare register 1 88
9.3.16 TIMx_CCR2: capture/compare register 2 89
9.3.17 TIMx_CCR3: capture/compare register 3 89
9.3.18 TIMx_CCR4: capture/compare register 4 90
9.3.19 TIMx_CCR5: capture/compare register 5 90
9.3.20 TIMx_CCR6: capture/compare register 6 92
9.3.21 TIMx_BDTR: break and dead-time register 92
9.3.22 TIMx_DCR: DMA control register 99
9.3.23 TIMx_DMAR: DMA address for full transfer 100
9.3.24 TIMx_AF1: alternate function option register 1 101
9.3.25 TIMx_AF2: alternate function option register 2 102
10 DMA_COPY 105
10.1 概述 105
10.2 数字模块控制寄存器 105
10.2.1 CON：config register 0 105
10.2.2 ADR：config register 1 105
10.2.3 MEMSET_DATL：config register 2 105
10.2.4 MEMSET_DATH：config register 3 105
10.3 任务链配置 106
10.3.1 CON0: 106
10.3.2 CON1: 106
10.3.3 CON2: 106
10.3.4 CON3: 106
10.4 DEMO 106
11 GPCNT 108
11.1 概述 108
11.2 特殊用法说明 108
11.3 寄存器说明 108
11.3.1 CON: GPCNT configuration register 108
11.3.2 NUM: The number of GPCNT clock cycle register 109
12 GPCRC 110
12.1 概述 110
12.2 功能描述 110
12.2.1 数据处理 110

珠海市杰理科技股份有限公司

12.2.2 多项式配置 110
12.3 数字模块控制寄存器 111
12.3.1 GPCRC_CON: gpcrc control register 111
12.3.2 GPCRC_POL: gpcrc poly register 112
12.3.3 GPCRC_INIT: gpcrc initial register 112
12.3.4 GPCRC_REG: gpcrc data register 112
12.4 DEMO CODE 112
13 IIC 115
13.1 概述 115
13.2 特殊注意点 115
13.3 数字模块控制寄存器 115
13.3.1 IIC_CON0: iic control register 0 115
13.3.2 IIC_TASK: iic task register 117
13.3.3 IIC_PND: iic pending register 117
13.3.4 IIC_TXBUF: iic tx buff register 119
13.3.5 IIC_RXBUF: iic tx buff register 119
13.3.6 IIC_ADDR: iic device address register 119
13.3.7 IIC_BAUD: iic baud clk register 119
13.3.8 IIC_TSU: iic setup time register 120
13.3.9 IIC_THD: iic hold time register 120
13.3.10 IIC_DBG: iic debug register 120
13.3.11 IIC_TRIG_EN: iic task register 120
13.4 基本事务操作 121
13.5 基本工作场景使用流程 122
14 LPCTM 128
14.1 概述 128
14.2 使用说明 128
14.2.1 初次上电校准： 128
14.2.2 是否使用与蓝牙分时复用： 128
14.2.3 时钟选择： 128
14.2.4 VPWR管脚与CTMU复用 129
14.3 特殊注意 129
14.3.1 模块配置注意： 129
14.3.2 模块配置DMA模式： 129
14.3.3 模块配置DMA+KEY模式 129

珠海市杰理科技股份有限公司

14.4 数字模块控制寄存器 130
14.4.1 LPCTM_CLKC：lpctm control 130
14.4.2 LPCTM_CON0：lpctm control register 0 131
14.4.3 LPCTM_WCON：lpctm control register 0 131
14.4.4 LPCTM_CHEN：lpctm control 132
14.4.5 LPCTM_CNUM：lpctm control 132
14.4.6 LPCTM_PPRD：lpctm control 132
14.4.7 LPCTM_DPRD：lpctm control 133
14.4.8 LPCTM_ECON：lpctm control 133
14.4.9 LPCTM_EXEN：lpctm control 133
14.4.10 LPCTM_CHIS：lpctm control 134
14.4.11 LPCTM_RES：lpctm sample result 134
14.4.12 LPCTM_DMA_START_ADR 135
14.4.13 LPCTM_DMA_HALF_ADR 135
14.4.14 LPCTM_DMA_END_ADR 135
14.4.15 LPCTM_DMA_CON：lpctm control 135
14.4.16 LPCTM_MSG_CON：lpctm control 136
14.4.17 LPCTM_SLEEP_CON：lpctm sleep control 136
14.4.18 LPCTM_DMA_WADR 137
14.5 模拟模块控制寄存器 138
14.5.1 LPCTM_ANA0：lpctm analog register0 138
14.5.2 LPCTM_ANA1：lpctm analog register1 138
14.6 模拟模块控制时序 139
14.7 DEMO CODE 139
14.7.1 中断 139
14.7.2 SLEEP 139
15 PULSE COUNTER 140
15.1 概述 140
15.2 寄存器说明 140
15.2.1 CON 140
15.2.2 VAL 141
15.3 示例代码 141
16 QDEC 143
16.1 概述 143
16.2 特殊注意点 143

珠海市杰理科技股份有限公司

16.3 数字模块控制寄存器 143
16.3.1 QDECx_CON: QDEC control register 143
16.3.2 QDECx_SMP: QDEC sample register 144
16.3.3 QDECx_DAT: QDEC control register 144
16.3.4 QDECx_DBE: QDEC double tansition error 144
16.4 DEMO CODE 144
17 RAND64 146
17.1 概述 146
17.2 控制寄存器 146
18 SDC 147
18.1 概述 147
18.2 数字模块控制寄存器 147
18.2.1 JL_SD0->CON0：sd0 control register 0 147
18.2.2 JL_SD0->CON1：sd0 control register 1 148
18.2.3 JL_SD0->CON2：sd0 control register 2 149
18.2.4 JL_SD0-> CTU_CON：sd0 continue control register 149
18.2.5 JL_SD0-> CTU_CNT：sd0 continual transfer counter register 150
18.2.6 JL_SD0-> CPTR：sd0 command pointer register 150
18.2.7 JL_SD0-> DPTR：sd0 data pointer register 151
18.3 配置流程示例 151
18.3.1 发送命令、接收响应流程 151
18.3.2 发送数据流程（单块写CMD24） 151
18.3.3 接收数据流程（单块读CMD17） 151
18.3.4 发送数据流程（多块写CMD25） 152
18.3.5 接收数据流程（多块写CMD18） 152
18.4 DEMO CODE 152
19 SPI 154
19.1 概述 154
19.2 特殊注意点 154
19.3 数字模块控制寄存器 155
19.3.1 SPIx_CON: SPIx control register 0 155
19.3.2 SPIx_BAUD: SPIx baudrate setting register 156
19.3.3 SPIx_BUF: SPIx buffer register 156
19.3.4 SPIx_ADR: SPIx DMA address register 156
19.3.5 SPIx_CNT: SPIx DMA counter register 157

珠海市杰理科技股份有限公司

19.3.6 SPIx_CON1: SPIx control1 register 157
19.4 传输波形 157
20 TIMER 159
20.1 概述 159
20.2 特殊注意点 159
20.3 控制寄存器 159
20.4 寄存器说明 159
20.4.1 Tx_CON: timer x control register 159
20.4.2 Tx_CNT: timer x counter register 161
20.4.3 Tx_PR: timer x period register 161
20.4.4 Tx_PWM: timer x PWM register 161
20.4.5 Tx_IRFLT: timer x PWM register 161
20.5 概述 162
20.6 特殊注意点 162
20.7 数字模块控制寄存器 163
20.7.1 TX_CON0: uart tx control register 0 163
20.7.2 RX_CON0: uart rx control register 0 163
20.7.3 TX_CON1: uart tx control register 1 164
20.7.4 RX_CON1: uart rx control register 1 165
20.7.5 UTx_CON2: uart x control register 2 165
20.7.6 UTx_BAUD: uart x baudrate register 166
20.7.7 UTx_BUF: uart x data buffer register 166
20.7.8 UTx_TXADR: uart x TX DMA buffer register 166
20.7.9 UTx_TXCNT: uart x TX DMA counter register 167
20.7.10 UTx_RXCNT: uart x RX DMA counter register 167
20.7.11 UTx_RXSADR: uart x RX DMA start address register 167
20.7.12 UTx_RXEADR: uart x RX DMA end address register 167
20.7.13 UTx_HRXCNT: uart x have RX DMA counter register 168
20.7.14 UTx_OTCNT: uart x Over Timer counter register 168
20.7.15 UTx_ERR_CNT: uart x error byte counter register 168
21 UDMA 169
21.1 概述 169
21.2 主要特性 169
21.3 DMA功能说明 169
21.3.1 结构图 169

珠海市杰理科技股份有限公司

21.3.2 通道信号选择 170
21.3.3 通道仲裁 171
21.3.4 指针递增 171
21.3.5 循环模式 171
21.3.6 传输方式 171
21.3.6.1 外设传输模式（P2M/M2P/P2P） 171
21.3.6.2 存储器传输模式（M2M） 172
21.3.7 可编程数据位宽、扩展模式、字节序 172
21.3.7.1 位封装模式（M2M） 172
21.3.7.2 零扩展模式 174
21.3.7.3 符号扩展模式 177
21.3.8 DMA中断与异常 177
21.3.9 DMA传输停止控制 178
21.3.10 DMA传输配置流程 178
21.4 数字模块控制寄存器 179
21.4.1 JL_UDMA->JL_UDMA_CHx.SADR：dma通道x源数据区基址寄存器（x为通道序号） 179
21.4.2 JL_UDMA->JL_UDMA_CHx.DADR：dma通道x目标数据区基址寄存器（x为通道序号） 179
21.4.3 JL_UDMA->JL_UDMA_CHx.CON0：dma通道x控制寄存器0（x为通道序号） 179
21.4.4 JL_UDMA->JL_UDMA_CHx.CON1：dma通道x控制寄存器1（x为通道序号） 181
21.5 DEMO CODE 181
21.6 附录：项目DMA硬件映射 182
21.7 附录：UDMA与DMA_GEN的联动 182
21.7.1 联动框图 182
21.7.2 注意事项 182
22 UDMA_GEN请求发生器 183
22.1 概述 183
22.2 数字模块控制寄存器 183
22.3 DEMO CODE 184
22.4 附录 DMA_GEN触发源映射 185
23 WWDG(Window watch dog) 188
23.1 概述 188
23.2 主要特性 188
23.3 框架图 188

珠海市杰理科技股份有限公司

23.4 寄存器说明 189
23.4.1 KEY 189
23.4.2 CR 189
23.4.3 CFG 190
23.4.4 SR 190
23.5 1.5. 窗口时间计算 190
23.6 1.6. 示例代码 191
24 AUDIO LINK 193
24.1 概述 193
24.2 特殊注意点 193
24.3 ALNK支持的采样率配置 193
24.4 数字模块控制寄存器 194
24.4.1 ALNK_CON0：control register 0 194
24.4.2 ALNK_CON1：control register 1 195
24.4.3 ALNK_CON2：control register 2 196
24.4.4 ALNK_CON3：control register 3 196
24.4.5 ALNK_ADRX：alnk dma start address register 197
24.4.6 ALNK_LEN：alnk dma sample length register 197
24.5 数据通路 198
24.5.1 乒乓缓存 198

珠海市杰理科技股份有限公司

1 序言

AD23N系列芯片是低功耗高性能通用语音MCU，本芯片主要面向智能语音玩具、智能家居设备控制以及通用智能控制邓场景。芯片集成了32位CPU自带ICACHE，并可外接FLASH扩展存储空间；同时芯片内建低温票高精度时钟振荡器，无需外接晶振；集成高性能音频ADC与DAC，并自带音频功放模块可直接驱动喇叭发声；PMU电源管理模块可灵活提供多种低功耗工作模式，支持各种超低功耗工作场景；此外还提供了FUSB、ADC、IIC、SPI、UART、SD、IIS等丰富的外设接口。

珠海市杰理科技股份有限公司

2 总体介绍

SYSTEM

- 32bit Dual-Issue DSP 288MHz
- With IEEE754 Single precision FPU
- Support FFT/MATRIX/MATH
- Support NPU
- I-cache and Ro-cache
- On-chip SRAM 184kbyte (share Cache 32k)
- Support MMU
- Support MPU
- Built-In Flash
- Internal RC oscillator,PLL

Audio

- 1 x 16bit DAC
  SNR 116dB
  Noise 3uVrms
  Sampling rate 8~96kHz
- 1 x 16bit Class-D Speaker Driver
  SNR 104dB
  Sampling rate 8~96kHz
  Drive specker directly 1.4W@4Ω
- 1 x 16bit ADC
  SNR 94dB
  Sampling rate 8~96kHz
- I^2S/PDM AUDIO Master/Slave interface

Peripherals

- 1 x Full speed USB
- 1 x SD host controller
- 3 x Multi-function 16bit timer
- 1 x Advance multi-function 16bit timer
- 2 x UART interface
- 1 x I^2C Master/Slave interface
- 3 x SPI Master/Slave interface
- 1 x Rotate Decoder
- 1 x 10bit ADC(16 Channels)
- 23 x GPIO Support function remapping
- 8 x LP_Touch with low power wake up

PMU

- Support temperature sensor
- VPWR range 1.8V to 5.5V

Packages

- QFN32(4mm*4mm)

Temperature

珠海市杰理科技股份有限公司

- Operating temperature
  TC = -20°C to +85°C(standard range)
  TC = -40°C to +105°C(extended range)
- Storage temperature -65°C to +150°C

Applications

- Voice controller
- Audio player
- Sound toy

2.1 总体框图



图1 AD23N总体框图

珠海市杰理科技股份有限公司

3 IO_CONTROL

3.1 概述

IO状态控制寄存器

3.2 数字模块控制寄存器

3.2.1 PORTX_IN：portx input control register：

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留
15-0	PORTX_IN	r	-	-	获取portx组的输入值，只有在对应的GPIO设置为输入使能（DIE） 有效时数值才正确 0：输入为0 1：输入为1

3.2.2 PORTX_OUT：portx output control register：

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留
15-0	PORTX_OUT	RW	0x0	-	控制portx组的输出值，只有在对应的GPIO设置为输出方向（DIR） 有效时输出数值才正确 0：输出为0 1：输出为1

3.2.3 PORTX_DIR：portx direction control register：

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留
15-0	PORTX_DIR	RW	0x1	-	控制portx组的输入输出方向 0：设置为输出方向 1：设置为输入方向

3.2.4 PORTX_DIE：portx input enable control register：

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
15-0	PORTX_DIE	RW	0x1	-	控制portx组的输入使能 0：禁止输入使能 1：允许输入使能

3.2.5 PORTX_DIEH：portx input enable p33 control register：

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留
15-0	PORTX_DIEH	RW	0x1	-	控制portx组的P33输入使能 0：禁止输入使能 1：允许输入使能

3.2.6 PORTX_PU：portx pull up control register：

Bit	Name	RW	Default	RV	Description
31-30	PORTX_PU15	RW	0x0	-	控制portx组的上拉电阻值，控制PX15
29-28	PORTX_PU14	RW	0x0	-	控制portx组的上拉电阻值，控制PX14
27-26	PORTX_PU13	RW	0x0	-	控制portx组的上拉电阻值，控制PX13
25-24	PORTX_PU12	RW	0x0	-	控制portx组的上拉电阻值，控制PX12
23-22	PORTX_PU11	RW	0x0	-	控制portx组的上拉电阻值，控制PX11
21-20	PORTX_PU10	RW	0x0	-	控制portx组的上拉电阻值，控制PX10
19-18	PORTX_PU9	RW	0x0	-	控制portx组的上拉电阻值，控制PX9
17-16	PORTX_PU8	RW	0x0	-	控制portx组的上拉电阻值，控制PX8
15-14	PORTX_PU7	RW	0x0	-	控制portx组的上拉电阻值，控制PX7
13-12	PORTX_PU6	RW	0x0	-	控制portx组的上拉电阻值，控制PX6
11-10	PORTX_PU5	RW	0x0	-	控制portx组的上拉电阻值，控制PX5
9-8	PORTX_PU4	RW	0x0	-	控制portx组的上拉电阻值，控制PX4
7-6	PORTX_PU3	RW	0x0	-	控制portx组的上拉电阻值，控制PX3
5-4	PORTX_PU2	RW	0x0	-	控制portx组的上拉电阻值，控制PX2
3-2	PORTX_PU1	RW	0x0	-	控制portx组的上拉电阻值，控制PX1

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
1-0	PORTX_PU0	RW	0x0	-	控制portx组的上拉电阻值，控制PX0，共四个档位 00：无上拉电阻 01：10KΩ 10：100KΩ 11：1MΩ

注意：（mclr上拉电阻不受该位控制，由p33控制）

3.2.7 PORTX_PD：portx pull down0 control register：

Bit	Name	RW	Default	RV	Description
31-30	PORTX_PD15	RW	0x0	-	控制portx组的下拉电阻值，控制PX15
…	…	…	…	…	……
9-8	PORTX_PD4	RW	0x0	-	控制portx组的下拉电阻值，控制PX4
7-6	PORTX_PD3	RW	0x0	-	控制portx组的下拉电阻值，控制PX3
5-4	PORTX_PD2	RW	0x0	-	控制portx组的下拉电阻值，控制PX2
3-2	PORTX_PD1	RW	0x0	-	控制portx组的下拉电阻值，控制PX1
1-0	PORTX_PD0	RW	0x0	-	控制portx组的下拉电阻值，控制PX0，共四个档位 00：无下拉电阻 01：10KΩ 10：100KΩ 11：1MΩ

3.2.8 PORTX_HD：portx high driver control register：

Bit	Name	RW	Default	RV	Description
31-30	PORTX_HD15	RW	0x1	-	控制portx组的强驱动电流档位，控制PX15
…	…	…	…	…	……
9-8	PORTX_HD4	RW	0x1	-	控制portx组的强驱动电流档位，控制PX4
7-6	PORTX_HD3	RW	0x1	-	控制portx组的强驱动电流档位，控制PX3
5-4	PORTX_HD2	RW	0x1	-	控制portx组的强驱动电流档位，控制PX2

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
3-2	PORTX_HD1	RW	0x1	-	控制portx组的强驱动电流档位，控制PX1
1-0	PORTX_HD0	RW	0x1	-	控制portx组的强驱动电流档位，控制PX0，共四个档位

注意： PORTP 组 IO 的HD档位默认值为0，部分PIN使用HD做特殊功能

3.2.9 PORTX_SPL：portx open-drain output control resistor:

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留
15-0	SPL	RW	0x0	-	控制portx组的输出模式: 0: 推挽模式<1>1: 开漏模式(仅输出低和高阻)

注意：当IO处于开漏输出模式时，允许上拉、下拉控制在输出状态时依然生效。

3.2.10 PORTX_CON：portx additional control resistor:

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留
15-0	HV50_PD_TEST_EN	RW	0x0	-	(仅HVT类型IO有效) 输入信号1/2分压功能使能 0: 1/2分压网络输出无效 1: 将IO上的电压通过1/2分压网络输出给ADC

3.2.11 PORTX_OUT_BSR：portx bit set resistor in output control register:

Bit	Name	RW	Default	RV	Description
31-16	OUT_BSR	W	0x0	-	设置portx组的输出0，只有在对应的GPIO设置为输出方向 （DIR）有效时输出数值才正确 0：无效 1：有效
15-0	OUT_BSR	W	0x0	-	设置portx组的输出1，只有在对应的GPIO设置为输出方向 （DIR）有效时输出数值才正确 0：无效 1：有效

3.2.12 PORTX_DIR_BSR：portx bit set resistor in dir control register:

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-16	DIR_CLR	W	0x0	-	设置portx组对应GPIO的方向为输出 0：无效 1：有效
15-0	DIR_SET	W	0x0	-	设置portx组对应GPIO的方向为输入 0：无效 1：有效

3.2.13 PORTX_DIE_BSR：portx bit set resistor in die control register:

Bit	Name	RW	Default	RV	Description
31-16	DIE_CLR	W	0x0	-	设置portx组对应GPIO的die为0 0：无效 1：有效
15-0	DIE_SET	W	0x0	-	设置portx组对应GPIO的die为1 0：无效 1：有效

3.2.14 PORTX_DIEH_BSR：portx bit set resistor in dieh control register:

Bit	Name	RW	Default	RV	Description
31-16	DIEH_CLR	W	0x0	-	设置portx组对应GPIO的dieh为0 0：无效 1：有效
15-0	DIEH_SET	W	0x0	-	设置portx组对应GPIO的dieh为1 0：无效 1：有效

3.2.15 PORTX_PUL_BSR： portx bit set resistor in pu control register of Low group:

Bit	Name	RW	Default	RV	Description
31-16	PUL_CLR	W	0x0	-	设置portx组对应GPIO的`PU[15:0]`为0 0：无效 1：有效
15-0	PUL_SET	W	0x0	-	设置portx组对应GPIO的`PU[15:0]`为1 0：无效 1：有效

3.2.16 PORTX_PUH_BSR：portx bit set resistor in pu control register of High group:

Bit	Name	RW	Default	RV	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-16	PUH_CLR	W	0x0	-	设置portx组对应PU[31:16]为0 0：无效 1：有效
15-0	PUH_SET	W	0x0	-	设置portx组对应PU[31:16]为1 0：无效 1：有效

3.2.17 PORTX_PDL_BSR：portx bit set resistor in pd control register of Low group:

Bit	Name	RW	Default	RV	Description
31-16	PDL_CLR	W	0x0	-	设置portx组对应PD[15:0]为0 0：无效 1：有效
15-0	PDL_SET	W	0x0	-	设置portx组对应PD[15:0]为1 0：无效 1：有效

3.2.18 PORTX_PDH_BSR：portx bit set resistor in pd1 control register of High group:

Bit	Name	RW	Default	RV	Description
31-16	PDL_CLR	W	0x0	-	设置portx组对应PD[31:16]为0 0：无效 1：有效
15-0	PDL_SET	W	0x0	-	设置portx组对应PD[31:16]为1 0：无效 1：有效

3.2.19 PORTX_HDL_BSR：portx bit set resistor in hd control register of Low group:

Bit	Name	RW	Default	RV	Description
31-16	HDL_CLR	W	0x0	-	设置portx组对应HD[15:0]为0 0：无效 1：有效
15-0	HDL_SET	W	0x0	-	设置portx组对应HD[15:0]为1 0：无效 1：有效

3.2.20 PORTX_HDH_BSR：portx bit set resistor in hd control register of High group:

Bit	Name	RW	Default	RV	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-16	HDH_CLR	W	0x0	-	设置portx组对应HD[31:16]为0 0：无效 1：有效
15-0	HDH_SET	W	0x0	-	设置portx组对应HD[31:16]为1 0：无效 1：有效

3.2.21 PORTX_SPL_BSR：portx bit set resistor in spl control register:

Bit	Name	RW	Default	RV	Description
31-16	SPL_CLR	W	0x0	-	设置portx组对应GPIO的spl为0 0：无效 1：有效
15-0	SPL_SET	W	0x0	-	设置portx组对应GPIO的spl为1 0：无效 1：有效

3.3 USB_IO CONTROL

FUSBPHY 可以分为 USB模式 和 IO模式，通过PORTUSB_CON的相应位进行切换，在USB模式下由USB的SIE进行控制。在IO模式下由CPU读写IO_CTL进行控制。

3.3.1 PORTUSB_IN：portx input control register：

Bit	Name	RW	Default	RV	Description
31-2	RESERVED	-	0x0	-	预留
1	DM_IN	R	-	-	获取DM的输入值，只有在对应的GPIO设置为输入使能（DIE） 有效时数值才正确 0：输入为0 1：输入为1
0	DP_IN	R	-	-	获取DP的输入值，只有在对应的GPIO设置为输入使能（DIE） 有效时数值才正确 0：输入为0 1：输入为1

3.3.2 PORTUSB_OUT：portx output control register：

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
1	DM_OUT	RW	0x0	-	控制DM的输出值，只有在对应的GPIO设置为输出方向（DIR） 有效时输出数值才正确 0：输出为0 1：输出为1
0	DP_OUT	RW	0x0	-	控制DP的输出值，只有在对应的GPIO设置为输出方向（DIR） 有效时输出数值才正确 0：输出为0 1：输出为1

3.3.3 PORTUSB_DIR：portx direction control register：

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留
1	DM_DIR	RW	0x1	-	控制DM的输入输出方向 0：设置为输出方向 1：设置为输入方向
0	DP_DIR	RW	0x1	-	控制DP的输入输出方向 0：设置为输出方向 1：设置为输入方向

3.3.4 PORTUSB_DIE：portx input enable control register：

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	0x0	-	预留
1	DM_DIE	RW	0x1	-	控制DM的输入使能 0：禁止输入使能 1：允许输入使能
0	DP_DIE	RW	0x1	-	控制DP的输入使能 0：禁止输入使能 1：允许输入使能

3.3.5 PORTUSB_DIEH：portx input enable p33 control register：

Bit	Name	RW	Default	RV	Description
31-2	RESERVED	-	0x0	-	预留
1	DM_DIEH	RW	0x1	-	控制DM的P33输入使能 0：禁止输入使能 1：允许输入使能

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
0	DP_DIEH	RW	0x1	-	控制DP的P33输入使能 0：禁止输入使能 1：允许输入使能

3.3.6 PORTUSB_PU：portx pull up control register：

Bit	Name	RW	Default	RV	Description
31-2	RESERVED	-	0x0	-	预留
3-2	DM_PU	RW	0x0	-	控制DM的上拉电阻值
1-0	DP_PU	RW	0x0	-	控制DP的上拉电阻值，共四个档位 00：无上拉电阻 01：10KΩ 10：200KΩ 11：1MΩ

注意:（mclr上拉电阻不受该位控制，由p33控制）

注意2: 该设置用于PORTUSB在普通IO模式下设置上拉电阻档位，当PORTUSB用作USB通信功能时，需要关闭所有上拉电阻设置

3.3.7 PORTUSB_PD：portx pull down0 control register：

Bit	Name	RW	Default	RV	Description
31-2	RESERVED	-	0x0	-	预留
3-2	DM_PD	RW	0x0	-	控制DM的下拉电阻值
1-0	DP_PD	RW	0x0	-	控制DP组的下拉电阻值，共四个档位 00：无下拉电阻 01：10KΩ 10：200KΩ 11：1MΩ

注意：该设置用于PORTUSB在普通IO模式下设置下拉电阻档位，当PORTUSB用作USB通信功能时，需要关闭所有下拉电阻设置

3.3.8 PORTUSB_SPL：portx open-drain output control resistor:

Bit	Name	RW	Default	RV	Description
31-2	RESERVED	-	0x0	-	预留
1	DM_SPL	RW	0x0	-	控制DM的输出模式: 0: 推挽模式<1>1: 开漏模式(仅输出低和高阻)

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
0	DP_SPL	RW	0x0	-	控制DP的输出模式: 0: 推挽模式<1>1: 开漏模式(仅输出低和高阻)

注意: 当IO处于开漏输出模式时，允许上拉、下拉控制在输出状态时依然生效。

注意2: 使用USB模式时需要手动关闭SPL功能

3.3.9 PORTUSB_CON：portx additional control resistor:

Bit	Name	RW	Default	RV	Description
31-13	RESERVED	-	-	-	预留
19	DM_FUSB_PD	rw	1	-	DM 满足USB协议的下拉电阻设置 0:关断下拉电阻 1: 15k电阻下拉
18	DP_FUSB_PD	rw	1	-	DP 满足USB协议的下拉电阻设置 0:关断下拉电阻 1: 15k电阻下拉
17	DM_FUSB_PU	rw	0	-	DM 满足USB协议的上拉电阻设置 0:关断上拉电阻 1: 180k电阻上拉
16	DP_FUSB_PU	rw	0	-	DP 满足USB协议的上拉电阻设置 0:关断上拉电阻 1: 1.5k电阻上拉
15-13	RESERVED	-	-	-	预留
12-11	DBG_SEL	rw	0x0	-	测试信号选择： 00：1’b0 01：usb_diff 10：usb_dp 11：usb_dm
10	USB_CP_MODE	rw	-	-	测试信号使能
9	USB_DF_MODE	rw	-	-	测试信号使能
8	IO_MODE	rw	0x1	-	IO模式使能 0：USB模式 1：普通IO模式
7	CHKDPO	r	0x1	-	CHKDPO经系统时钟采样后的输入

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
6	DIDF	r	0	-	差分输入DIDF经lsb_clk采样后的输入
5	HDEN	-	-	-	驱动能力选择 0:low drive mode 1:high drive mode
4	PDCHKDP	rw	0	-	DP 外接下拉检查使能 0：disable 1：enable
3	DM_ADCEN	-	-	-	dm to adc en
2	SR0	rw	0x0	-	输出驱动能力选择
1	DP_ADCEN	rw	0	-	dp to adc en
0	RCVEN	rw	0	-	USB_PHY使能（差分输入使能，使用USB功能时需打开这一BIT）

3.3.10 PORTUSB_OUT_BSR：portx bit set resistor in output control register:

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17-16	OUT_CLR	W	0x0	-	设置portusb组的输出0，只有在对应的GPIO设置为输出方向（DIR）有效时输出数值才正确 0：无效 1：有效
15-2	RESERVED	-	-	-	预留
1-0	OUT_SET	W	0x0	-	设置portusb组的输出1，只有在对应的GPIO设置为输出方向（DIR）有效时输出数值才正确 0：无效 1：有效

3.3.11 PORTUSB_DIR_BSR：portx bit set resistor in dir control register:

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17-16	DIR_CLR	W	0x0	-	设置portusb组对应GPIO的方向为输出 0：无效 1：有效

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
15-2	RESERVED	-	-	-	预留
1-0	DIR_SET	W	0x0	-	设置portusb组对应GPIO的方向为输入 0：无效 1：有效

3.3.12 PORTUSB_DIE_BSR：portx bit set resistor in die control register:

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17-16	DIE_CLR	W	0x0	-	设置portusb组对应GPIO的die为0 0：无效 1：有效
15-2	RESERVED	-	-	-	预留
1-0	DIE_SET	W	0x0	-	设置portusb组对应GPIO的die为1 0：无效 1：有效

3.3.13 PORTUSB_DIEH_BSR：portx bit set resistor in dieh control register:

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17-16	DIEH_CLR	W	0x0	-	设置portusb组对应GPIO的dieh为0 0：无效 1：有效
15-2	RESERVED	-	-	-	预留
1-0	DIEH_SET	W	0x0	-	设置portusb组对应GPIO的dieh为1 0：无效 1：有效

3.3.14 PORTUSB_PUL_BSR： portx bit set resistor in pu control register of Low group:

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17-16	PUL_CLR	W	0x0	-	设置portusb组对应GPIO的`PU[15:0]`为0 0：无效 1：有效
15-2	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
1-0	PUL_SET	W	0x0	-	设置portusb组对应GPIO的PU[15:0]为1 0：无效 1：有效

3.3.15 PORTUSB_PDL_BSR：portx bit set resistor in pd control register of Low group:

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17-16	PDL_CLR	W	0x0	-	设置portusb组对应PD[15:0]为0 0：无效 1：有效
15-2	RESERVED	-	-	-	预留
1-0	PDL_SET	W	0x0	-	设置portusb组对应PD[15:0]为1 0：无效 1：有效

3.3.16 PORTUSB_SPL_BSR：portx bit set resistor in spl control register:

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17-16	SPL_CLR	W	0x0	-	设置portusb组对应GPIO的spl为0 0：无效 1：有效
15-2	RESERVED	-	-	-	预留
1-0	SPL_SET	W	0x0	-	设置portusb组对应GPIO的spl为1 0：无效 1：有效

3.4 IO模拟状态设置

当IO用于模拟功能时，需要正确设置IO寄存器，确保模拟功能不受IO影响。正确配置如下：

如将PA0设置为模拟功能。

```
JL_PORTA->DIR |= BIT(0);
JL_PORTA->DIE &= ~BIT(0);
JL_PORTA->DIEH &= ~BIT(0);
JL_PORTA->PU0 &= ~BIT(0);
JL_PORTA->PU1 &= ~BIT(0);
JL_PORTA->PD0 &= ~BIT(0);
JL_PORTA->PD1 &= ~BIT(0);
```

珠海市杰理科技股份有限公司

4 IO_WAKEUP

4.1 概述

IO Wakeup是一个异步事件唤醒模块，它可以捕获IO 的上升沿/下降沿，将处于standby/sleep状态下的系统唤醒，进入正常工作模式。当系统处于正常模式时，Wakeup唤醒源可作为中断触发源，最多可有64个唤醒来源(具体数目以下述Wakeup唤醒源为准);

4.2 Wakeup唤醒源

唤醒源编号	唤醒源
62	
61	
60	
59	
58	
57	
56	
55	
54	
53	
52	
51	
50	
49	
48	
47	
46	
45	
44	
43	
42	

珠海市杰理科技股份有限公司

唤醒源编号	唤醒源
41	
40	
39	
38	
37	
36	
35	
34	
33	
32	
31	
30	
29	
28	GP_ICH3
27	GP_ICH2
26	GP_ICH1
25	GP_ICH0
24	PP1
23	USBDM
22	USBDP
21	PB5
20	PB4
19	PB3
18	PB2
17	PB1
16	PB0
15	PA15

珠海市杰理科技股份有限公司

唤醒源编号	唤醒源
14	PA14
13	PA13
12	PA12
11	PA11
10	PA10
9	PA9
8	PA8
7	PA7
6	PA6
5	PA5
4	PA4
3	PA3
2	PA2
1	PA1
0	PA0

4.3 寄存器

4.3.1 EN: wakeup enable control register

Bit	Name	RW	Default	Description
31-0	WKUP_EN	rw	0x0	对应唤醒源31-0使能 0: 关闭唤醒功能 1: 打开唤醒功能

4.3.2 EN2: wakeup enable control 2 register

Bit	Name	RW	Default	Description
31-17	RESERVED	-	-	保留
16-0	WKUP_EN2	rw	0x0	对应唤醒源48-32使能 0: 关闭唤醒功能 1: 打开唤醒功能

珠海市杰理科技股份有限公司

4.3.3 EDGE：wakeup edge control register

Bit	Name	RW	Default	Description
31-0	WKUP_EDGE	rw	0x0	对应唤醒源31-0边沿选择 0: 上升沿唤醒; 1: 下降沿唤醒

4.3.4 EDGE2：wakeup edge control 2 register

Bit	Name	RW	Default	Description
31-17	RESERVED	-	-	保留
16-0	WKUP_EDGE2	rw	0x0	对应唤醒源48-32边沿选择 0: 上升沿唤醒; 1: 下降沿唤醒

4.3.5 CLRPND：wakeup pending clear control

Bit	Name	RW	Default	Description
31-0	WKUP_CPND	w	0x0	写1清除对应唤醒源31-0的WKUP_PND

4.3.6 CLRPND2：wakeup pending clear control 2

Bit	Name	RW	Default	Description
31-17	RESERVED	-	-	保留
16-0	WKUP_CPND2	w	0x0	写1清除对应唤醒源48-32的WKUP_PND

4.3.7 PND：wakeup pending register

Bit	Name	RW	Default	Description
31-0	WKUP_PND	r	0x0	对应唤醒源31-0的pending

4.3.8 PND2：wakeup pending 2 register

Bit	Name	RW	Default	Description
31-17	RESERVED	-	-	保留
16-0	WKUP_PND	r	0x0	对应唤醒源48-32的pending

珠海市杰理科技股份有限公司

5 IOMC

5.1 概述

IOMC（IO remapping control）控制寄存器主要用于控制IO除crossbar之外的一些拓展功能的配置，每个外设类型都具有相应的独立IOMC控制寄存器；

项目只有一个IOMC，即JL_IOMC，用于控制外设固定IO以及ICH、OCH等通道

5.2 JL_IOMC控制寄存器

5.2.1 SPI_IOMC0: spi iomc control register 0

偏移地址: 0x04

Bit	Name	RW	Default	Description
31-24	Reserved	-	-	Reserved
23	SPI2_DUPLEX	RW	0	SPI2从机输入时钟选择 0: Crossbar(spi2_clk); 1: spi1_clko
22-20	SPI2_ICK_SEL	RW	0	SPI2输入时钟延迟级数选择
19	SPI2_FIXIO_EN	RW	0x0	SPI2 固定IO 组使能
18-12	Reserved	-	-	Reserved
11	SPI1_FIXIO_EN	RW	0x0	SPI1 固定IO 组使能
10-1	Reserved	-	-	Reserved
0	SPI0_IOS	RW	0x0	SPI0 固定IO 组选择： 0: A组固定IO 1: B组固定IO

注意：SPI2_FIXIO_EN和SPI2_DUPLEX功能冲突，当SPI2使用固定IO组时，无法联动SPI1实现全双工DMA功能

5.2.2 SDC_IOMC0: sdc iomc control register 0

偏移地址: 0x08

Bit	Name	RW	Default	Description
31-0	Reserved	-	-	Reserved

5.2.3 SYS_IOMC0: sys iomc control register 0

偏移地址: 0x0c

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	Description
31-0	Reserved	-	-	Reserved

5.2.4 SYS_IOMC1: sys iomc control register 1

偏移地址: 0x10

Bit	Name	RW	Default	Description
31-1	Reserved	-	-	Reserved
0	SFC_IOS	RW	0x0	SFC 固定IO 组选择： 0: A组固定IO 1: B组固定 IO

5.2.5 ASS_IOMC0: audio iomc control register 0

偏移地址: 0x14

Bit	Name	RW	Default	Description
31-26	ASS_OCH1_sSEL	rw	0	
25	ASS_OCH1_REG	rw	0	
24	ASS_OCH1_EN	rw	0	
23-18	ASS_OCH0_sSEL	rw	0	
17	ASS_OCH0_REG	rw	0	
16	ASS_OCH0_EN	rw	0	
15	Reserved	-	-	Reserved
14-11	Reserved	-	-	Reserved
10-8	Reserved	-	-	Reserved
7-5	Reserved	-	-	Reserved
4	ASS_DBG_FIXIO_EN	rw	0	
3	Reserved	-	-	Reserved
2-0	Reserved	-	-	Reserved

5.2.6 WL_IOMC0: wireless iomc control register 0

偏移地址: 0x18

Bit	Name	RW	Default	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	Description
31-0	Reserved	-	-	Reserved

5.2.7 VDO_IOMC0: video iomc control register 0

偏移地址: 0x1c

Bit	Name	RW	Default	Description
31-0	Reserved	-	-	Reserved

5.2.8 ICH_IOMC0: input channel control register0

偏移地址: 0x20

Bit	Name	RW	Default	Description
31-30	Reserved	-	-	
29-25	ICH5_SEL (TMR2_CAP)	rw	0	同ICH0选项
24-20	ICH4_SEL (TMR1_CAP)	rw	0	同ICH0选项
19-15	ICH3_SEL (TMR0_CAP)	rw	0	同ICH0选项
14-10	ICH2_SEL (TMR2_CIN)	rw	0	同ICH0选项
9-5	ICH1_SEL (TMR1_CIN)	rw	0	同ICH0选项
4-0	ICH0_SEL (TMR0_CIN)	rw	0	功能输入通道选择 0-3: gp_ich0-gp_ich3 4: timer0 PWM输出 5: timer1 PWM输出 6: timer2 PWM输出

5.2.9 ICH_IOMC1: input channel control register1

偏移地址: 0x24

Bit	Name	RW	Default	Description
31-30	Reserved	-	-	
29-25	ICH11_SEL (SPI2_CS)	rw	0	同ICH0选项
24-20	ICH10_SEL (SPI1_CS)	rw	0	同ICH0选项
19-15	ICH9_SEL (EXT_CLK_P)	rw	0	同ICH0选项
14-10	ICH8_SEL (CLK_MUX_IN)	rw	0	同ICH0选项

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	Description
9-5	ICH7_SEL (CAP_MUX_OUT)	rw	0	同ICH0选项
4-0	ICH6_SEL (UART1_CTS)	rw	0	同ICH0选项

5.2.10 ICH_ IOMC2: input channel control register2

偏移地址: 0x28

Bit	Name	RW	Default	Description
31-30	Reserved	-	-	
29-25	ICH17_SEL (ADV_TIMER0_BRK_IN1)	rw	0	同ICH0选项
24-20	ICH16_SEL (ADV_TIMER0_ETR_IN)	rw	0	同ICH0选项
19-15	ICH15_SEL (ADV_TIMER0_IC4_IN)	rw	0	同ICH0选项
14-10	ICH14_SEL (ADV_TIMER0_IC3_IN)	rw	0	同ICH0选项
9-5	ICH13_SEL (ADV_TIMER0_IC2_IN)	rw	0	同ICH0选项
4-0	ICH12_SEL (ADV_TIMER0_IC1_IN)	rw	0	同ICH0选项

5.2.11 ICH_ IOMC3: input channel control register3

偏移地址: 0x2c

Bit	Name	RW	Default	Description
31-30	Reserved	-	-	
29-25	ICH23_SEL (Reserved)	rw	0	同ICH0选项
24-20	ICH22_SEL (Reserved)	rw	0	同ICH0选项
19-15	ICH21_SEL (Reserved)	rw	0	同ICH0选项
14-10	ICH20_SEL (ADC_DMIC_IDAT1)	rw	0	同ICH0选项
9-5	ICH19_SEL (ADC_DMIC_IDAT0)	rw	0	同ICH0选项
4-0	ICH18_SEL (ADV_TIMER0_BRK_IN2)	rw	0	同ICH0选项

5.2.12 ICH_ IOMC4: input channel control register3

偏移地址: 0x30

Bit	Name	RW	Default	Description
31-30	Reserved	-	-	

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	Description
29-25	ICH29_SEL (Reserved)	rw	0	同ICH0选项
24-20	ICH28_SEL (Reserved)	rw	0	同ICH0选项
19-15	ICH27_SEL (Reserved)	rw	0	同ICH0选项
14-10	ICH26_SEL (Reserved)	rw	0	同ICH0选项
9-5	ICH25_SEL (Reserved)	rw	0	同ICH0选项
4-0	ICH24_SEL (Reserved)	rw	0	同ICH0选项

5.2.13 ICH_ IOMC5: input channel control register3

偏移地址: 0x34

Bit	Name	RW	Default	Description
31-30	Reserved	-	-	
29-25	ICH35_SEL (Reserved)	rw	0	同ICH0选项
24-20	ICH34_SEL (Reserved)	rw	0	同ICH0选项
19-15	ICH33_SEL (Reserved[7])	rw	0	同ICH0选项
14-10	ICH32_SEL (Reserved[6])	rw	0	同ICH0选项
9-5	ICH31_SEL (Reserved[5])	rw	0	同ICH0选项
4-0	ICH30_SEL (Reserved[4])	rw	0	同ICH0选项

5.2.14 ICH_ IOMC6: input channel control register3

偏移地址: 0x38

Bit	Name	RW	Default	Description
31-25	Reserved	-	-	
24-20	ICH40_SEL (Reserved[4])	rw	0	同ICH0选项
19-15	ICH39_SEL (Reserved[3])	rw	0	同ICH0选项
14-10	ICH38_SEL (Reserved[2])	rw	0	同ICH0选项
9-5	ICH37_SEL (Reserved[1])	rw	0	同ICH0选项
4-0	ICH36_SEL (Reserved[0])	rw	0	同ICH0选项

5.2.15 OCH_IOMC0: output channel control register0

珠海市杰理科技股份有限公司

偏移地址: 0x3c

Bit	Name	RW	Default	Description
31-24	OCH3_SEL	rw	0	同OCH0选项
23-16	OCH2_SEL	rw	0	同OCH0选项
15-8	OCH1_SEL	rw	0	同OCH0选项
7-0	OCH0_SEL	rw	0	通用输出通道选择 0: timer0 pwm输出 1: timer1 pwm输出 2: timer2 pwm输出 3: gp_ich0 4: gp_ich1 5: gp_ich2 6: gp_ich3 7: uart1_rts 8: clk_out2io[0] 9: clk_out2io[1] 10: clk_out2io[2] 11: aud_dbg_clko 12: aud_dbg_dato[0] 13: aud_dbg_dato[1] 14: aud_dbg_dato[2] 15: aud_dbg_dato[3] 16: aud_dbg_dato[4] 17： p33_clk_dbg 18: p33_sig_dbg[0] 19: p33_sig_dbg[1] 20: usb_dbg_out 21: p11_dbg_out(本项目无p11，接的是1'b0) 22:adc_dmic_clk

5.2.16 OCH_IOMC1: output channel control register1

偏移地址: 0x40

Bit	Name	RW	Default	Description
31-24	OCH7_SEL(Reserved	-	-	Reserved
23-16	OCH6_SEL	-	-	Reserved
15-8	OCH5_SEL	-	-	Reserved
7-0	OCH4_SEL	-	-	Reserved

5.2.17 OCH_IOMC2/3/4/5: output channel control register2/3/4/5

偏移地址: 0x44/0x48/0x4c/0x50

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	Description
31-24	OCH11_SEL/OCH15_SEL/OCH19_SEL/OCH23_SEL	-	-	Reserved
23-16	OCH10_SEL/OCH14_SEL/OCH18_SEL/OCH22_SEL	-	-	Reserved
15-8	OCH9_SEL/OCH13_SEL/OCH17_SEL/OCH21_SEL	-	-	Reserved
15-8	OCH8_SEL/OCH12_SEL/OCH16_SEL/OCH20_SEL	-	-	Reserved

5.2.18 LCDPG_CON: LCDPG control register

偏移地址: 0x54

Bit	Name	RW	Default	Description
31-0	Reserved	-	-	Reserved

5.2.19 MTPG_CON: MTPG control register

偏移地址: 0x58

Bit	Name	RW	Default	Description
31-0	Reserved	-	-	Reserved

5.2.20 STPG_CON: STPG control register

偏移地址: 0x5c

Bit	Name	RW	Default	Description
31-0	Reserved	-	-	Reserved

5.2.21 WAT_CON: WAT control register

偏移地址: 0x60

Bit	Name	RW	Default	Description
31-5	Reserved	-	-	Reserved
4	WAT_TEST_OE	rw	0	控制使能，高电平有效
3-0	WAT_S	rw	0	档位选择

5.2.22 FSPG_CON: FSPG control register

偏移地址: 0x00

Bit	Name	RW	Default	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	Description
31-3	Reserved	-	-	Reserved
2	SOFT	rw	0	FSPG 驱动强度选择，为flash供电时，上/掉电速度的控制 0: 快上/下电 (tr/tf≤2us) 1: 慢上/下电 (tr/tf≥20us)
1	CS1_EN	rw	0	是否短接CS1到FSPG 该功能用于FLASH上/掉电时避免电流通过CS PIN倒灌
0	CS0_EN	rw	0	是否短接CS0到FSPG 该功能用于FLASH上/掉电时避免电流通过CS PIN倒灌

SOFT功能用于控制FSPG(PP1)的上电和掉电速度
当SOFT为0时，FSPG处于IO mode，输出信号最高频率为50MHz
当SOFT为1时，FSPG处于PG mode，输出缓上电缓掉电的电压

处于PG mode时，SOFT的控制时序如下：



图2. FSPG SOFT的控制时序

珠海市杰理科技股份有限公司

6 PORT Control Crossbar

6.1 Crossbar功能结构图



6.2 寄存器功能

珠海市杰理科技股份有限公司

6.2.1 JL_OMAP-> POUT

Bit	Name	RW	Description
[0]	FUN_DIR_EN	rw	Crossbar 方向控制使能： 0：CPU 控制 1：外设控制 （注：若所选外设无方向控制功能，则都由 CPU 控制）
[1]	FUN_OUT_EN	rw	Crossbar 数据控制使能： 0：CPU 数据 1：外设数据
[31:2]	FUN_SELECT	rw	Crossbar 输出功能选择： （见功能表或头文件）
[31:0]	INPUT_SELECT	rw	Crossbar 输入引脚选择： （见功能表或头文件）

6.2.2 JL_IMAP-> FUN_IN

Bit	Name	RW	Description
[31:0]	INPUT_SELECT	rw	Crossbar 输出引脚选择： （见功能表或头文件）

珠海市杰理科技股份有限公司

7 CLOCK_SYSTEM

7.1 原生时钟源

本芯片具备的原生时钟源如下表所示：

时钟	概述
rc_250k	内置RC振荡器，用于复位系统和watch dog功能时钟
rc_16M	内置RC振荡器，用于系统启动的初始时钟
lrc_200k	内置低温度电压漂移RC振荡器，用于低功耗计数和PLL参考时钟

7.2 内部PLL时钟源

PLL时钟	概述
SYSPLL	中心频率192MHz，具备D1P0，D1P5，D2P0，D2P5，D3P5 分频输出

7.3 标准时钟

除上述的原生时钟外，芯片内还有频率固定的标准时钟，分别是wclk、pll_96m、std_48m、std_24m和std_12m，其时钟源头选择如下：



图1 系统 rc_250k 和 wclk 时钟结构

珠海市杰理科技股份有限公司



图2 STD_CLK时钟结构图

7.4 系统时钟

系统时钟部分电路框图如下，系统运行过程中可随时更改hsb_clk，lsb_clk的分频值，但需确保在任何时刻，各分频时钟都不会超过其允许的最高运行频率。

7.4.1 HSB时钟源

珠海市杰理科技股份有限公司



图3 hsb_clk时钟结构图

7.4.2 LSB时钟源

珠海市杰理科技股份有限公司





图4 lsb_clk时钟电路

【注意】：LSB_SEL 不能连续切换，两次切换中间需要等待5个LSB_CLK；

7.5 外设时钟

7.5.1 SFC 时钟源

珠海市杰理科技股份有限公司



图5 SFC时钟结构图

【注意】：

1. SFC_CLK可动态切换，但不能连续切换，两次切换中间需要等待大于5个SFC_CLK；
2. sfc_pll_clk的时钟与sfc_org_clk的控制寄存器的基地址不同；

7.5.2 音频时钟源



珠海市杰理科技股份有限公司



图6 音频时钟结构图

7.5.3 HRTIM时钟源

珠海市杰理科技股份有限公司



图7 HRTIM时钟结构图

7.5.4 外设时钟源



珠海市杰理科技股份有限公司



图8 低速外设时钟结构图

珠海市杰理科技股份有限公司

- 该芯片有2组时钟输出，可以通过crossbar将内部的时钟信号驱动至片外，用于测试或特殊用途。



图9 IO输出时钟结构图

7.6 数字模块控制寄存器

7.6.1 JL_LSBCK->SYS_CON0：lsbck system config register 0

Bit	Name	RW	Default	RV	Description
31-11	RESERVED	-	0	-	预留
15-12	HSB_PLL_DIV	rw	0	-	HSB_PLL时钟分频，见图3
11-8	HSB_PLL_SEL	rw	0	-	HSB_PLL时钟选择，见图3
7-4	LSB_PLL_DIV	rw	0	-	LSB_PLL时钟分频，见图4
3-0	LSB_PLL_SEL	rw	0	-	LSB_PLL时钟选择，见图4

7.6.2 JL_LSBCLK->LSB_SEL：lsb clock sel register

Bit	Name	RW	Default	RV	Description
31-3	RESERVED	-	0	-	预留
2-0	LSB_SEL	rw	0	-	LSB时钟选择，见图4

7.6.3 JL_LSBCK->STD_CON0：standard clock register 0

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-9	RESERVED	-	0	-	预留
21-18	PLL_192M_DIV	rw	0	-	PLL_192M分频系数，见图2
17-14	PLL_192M_SEL	rw	0	-	PLL_192M输入时钟源选择，见图2
13-12	RESERVED	-	0	-	预留
11-10	STD_24M_SEL	rw	0	-	STD_24M来源选择，见图2
9-8	STD_48M_SEL	rw	0	-	STD_48M来源选择，见图2
7	PLL_48M_DS	rw	0	-	PLL_48M DIV2使能选择，见图2
6	PLL_96M_DS	rw	0	-	PLL_96M DIV2使能选择，见图2
5-2	PLL_96M_SEL	rw	0	-	PLL_96M输入时钟源选择，见图2
1	RC_250K_EN	rw	1	-	片内RC（250k）振荡器使能（PMU低功耗模式无效） 0: 关闭片内RC振荡器 1: 打开片内RC振荡器
0	RC_16M_EN	rw	1	-	片内RC（16M）振荡器使能（PMU低功耗模式无效） 0: 关闭片内RC振荡器 1: 打开片内RC振荡器

7.6.4 JL_LSBCK->STD_CON1：standard clock register 1

Bit	Name	RW	Default	RV	Description
31-20	RESERVED	-	-	-	预留
17-14	CLKOUT2_DIV	rw	0	-	CLK_OUT2输出时钟分频选择，见图9
13-10	CLKOUT2_SEL	rw	0	-	CLK_OUT2输出时钟源选择，见图9
9-5	RESERVED	-	-	-	预留
4-0	CLKOUT0_SEL	rw	0	-	CLK_OUT0输出时钟选择，见图9

7.6.5 JL_LSBCK->STD_CON2：standard clock register 2

Bit	Name	RW	Default	RV	Description
31-0	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

7.6.6 JL_LSBCK->PRP_CON0： peripheral clock config register 0

Bit	Name	RW	Default	RV	Description
31-25	RESERVED	-	0	-	预留
24-23	XOSC_32K_EXT_CLK_SEL	-	0	-	XOSC_32K_EXT_CLK 时钟选择: 0: 1'b1 1: TMR_PWM1（gptimer1 的 pwm 输出） 2: wclk 3: ext_clk
22	XOSC_32K_EXT_CLK_EN	-	0	-	XOSC_32K_EXT_CLK 输出使能
21	HRTIM_REG_RSTN	-	0	-	HRTIM寄存器复位，见图7
20	HRTIM_CKPOL	-	0	-	内部测试功能
19-16	HRTIM_CKSEL	-	0	-	HRTIM时钟源选择，见图7
15-13	PLL_D1P5_SEL	-	0	-	PLL_D1P5_SEL[0]为0时PLL_D1P5输出到pulse_counter
12-10	PLL_D1P0_SEL	-	0	-	PLL_D1P0_SEL[0]为0时PLL_D1P0输出到lrc_trace和pulse_counter
9	RINGOSC_CKEN	rw	0	-	ring_clk使能
8-7	MBIST_CKSEL	rw	0	-	IC内部测试功能，MBIST时钟源
6	USB_CKPOL	rw	0	0	IC内部测试功能，usb时钟反相
5-4	USB_CKSEL	rw	0	-	usb 时钟源选择，见图8
3	UART_CKPOL	rw	0	0	IC内部测试功能，uart时钟反相
2-0	UART_CKSEL	rw	0	-	uart 时钟源选择，见图8

7.6.7 JL_LSBCK->PRP_CON1： peripheral clock config register 1

Bit	Name	RW	Default	RV	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-27	RESERVED	-	0	-	预留
26-24	RESERVED	-	0	-	预留
23	RESERVED	-	0	-	预留
22	ALNK0_CKPOL	-	0	-	ALNK0时钟极性反转 1：反转 0：不变
21-16	ALNK0_DIV	-	0	-	ALNK0时钟分频
15-12	ALNK0_SEL	-	0	-	ALNK0时钟选择
11	APA_CKPOL	rw	0	-	APA时钟极性反转 1：反转 0：不变
10	APA_PATSEL	rw	0	-	apa_clk来源选择 0：apa_clk_p 1：ass_clk
9-6	APA_CKSEL	rw	0	-	apa_clk_p来源选择
5	ASS_REG_RSTN	rw	0	-	ass复位，见图6
4	ASS_CKPOL	rw	0	-	IC内部测试功能，ass 时钟反相
3-0	ASS_CKSEL	rw	0	-	ass_clk来源选择，见图6

7.6.8 JL_LSBCK->PRP_CON2：peripheral clock config register 2

Bit	Name	RW	Default	RV	Description
31-0	RESERVED	-	0	-	预留

7.6.9 JL_HSBCK->SYS_CON0：hsbck system config register 0

Bit	Name	RW	Default	RV	Description
31-20	RESERVED	-	0	-	预留
19-16	SFC_PLL_DIV	rw	0	-	sfc_pll_mo的时钟分频

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
15-12	SFC_PLL_SEL	rw	0	-	sfc_pll_mo的来源选择： 0: 空 1: sys_pll_d1p0 2: sys_pll_d1p5 3: sys_pll_d2p5 4: sys_pll_d3p5
11	RESERVED	-	0	-	预留
10	LSB_SFR_CKMD	rw	0	-	lsb_sfr_clk时钟模式选择： 0：有SFR写的时候，lsb_sfr_clk才使能 1：无论有无SFR写，lsb_sfr_clk都使能
9	LSB_CKEN	rw	1	-	LSB时钟使能，默认开
8	AXI_CKEN	rw	1	-	axi_clk使能： 0：不使能 1：使能
7-3	RESERVED	-	0	-	预留
2-1	TEST_SEL	rw	0	-	系统时钟源测试使用，仅内部使用
0	HSB_SFR_CKMD	rw	0	-	hsb_sfr_clk时钟模式选择： 0：有SFR写的时候，hsb_sfr_clk才使能 1：无论有无SFR写，hsb_sfr_clk都使能

7.6.10 JL_HSBCLK->HSB_DIV：hsb clock div register

Bit	Name	RW	Default	RV	Description
31-8	RESERVED	-	0	-	预留
7-0	HSB_DIV	rw	0	-	HSB_DIV选择，见图3

7.6.11 JL_HSBCLK->HSB_SEL：hsb clock sel register

Bit	Name	RW	Default	RV	Description
31-3	RESERVED	-	0	-	预留
2-0	HSB_SEL	rw	0	-	HSB时钟选择，见图3

珠海市杰理科技股份有限公司

8 ADC

8.1 概述

10Bit ADC(A/D转换器)，其时钟最大不可超过500KHz。

8.2 寄存器说明

8.2.1 ADC_CON: ADC control register

Bit	Name	RW	Default	RV	Description
31	DONE_PND	r	0	-	只读，采样完成pnd；kst后完成一次该位置1
30	DONE_PND_CLR	w	-	-	只写，写‘1’清除DONE_PND位，写‘0’无效
29	DONE_PND_IE	rw	0	-	DONE_PND中断允许
28	RESERVED	-	-	-	预留
27-24	ADC_ASEL	rw	0x0	-	内部模拟通道选择： 0：OCP 1:AUD 2PMU 3:LRC200K 4:SYSPLL 5:CLASSD 6:LPCTM 7:WAT 8:PA7 9:PA8 10:PA9 11:PB4 12:PB5
23-21	ADC_MUX_SEL	rw	0x0	0	ADC模式选择： 001：ADC采集IO通道电压 010：ADC采集内部模拟通道电压 111：将选通的内部模拟电压通过IO口输出
18	ADC_ITRIM_EN	rw	0	-	trim 功能使能开关，正常测试电压时为0，输入trim电流时为1。
17	ADC_CLKEN	rw	0	0	ADC 时钟使能
16	ADCISEL	rw	0	0	ADC CMP power select
15-12	WAIT_TIME	rw	x	-	启动延时控制，实际启动延时为此数值乘8个ADC时钟

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
11-8	CH_SEL	rw	x	-	IO通道选择： 0000：选择PA0 0001：选择PA1 0010：选择PA2 0011：选择PA3 0100：选择DP 0101：选择DM 0110：选择PA4 0111：选择PA5 1000：选择PA6 1001：选择PA10 1010：选择PA11 1011：选择PA12 1100：选择FSPG 1101：选择PB0 1110：选择PB1 1111：选择PB3
7	PND	r	1	-	PND：只读，中断请求位，当ADC完成一次转换后，此位会被设置为‘1’，需由软件清‘0’
6	CPND	w	x	-	CPND：只写，写‘1’清除中断请求位，写‘0’无效
5	ADC_IE	rw	0	-	ADC_IE：ADC中断允许
4	ADC_EN	rw	0	-	ADC_EN： ADC控制器使能
3	ADC_AE	rw	0	-	ADC_AE： ADC 模拟模块常使能
2-0	ADC_BAUD	rw	0x0	-	ADC_BAUD： ADC时钟频率选择 000：LSB时钟1分频 001：LSB时钟6分频 010：LSB时钟12分频 011：LSB时钟24分频 100：LSB时钟48分频 101：LSB时钟72分频 110：LSB时钟96分频 111：LSB时钟128分频

8.2.2 ADC_RES： ADC result register

Bit	Name	RW	Default	RV	Description
31-10	RESERVED	-	-	-	预留
9-0	RES	r	x	-	ADC结果

珠海市杰理科技股份有限公司

9 ADV_TIMER

9.1 概述

TODO 高级定时器

9.2 ADV_TIMER 时钟复位管理模块寄存器说明

9.2.1 TCRM_CON0

Bit	Name	RW	Default	RV	Description
31-13	RESERVED	-	-	-	预留
12	sfr_tmr0_rst_	rw	0	1	adv_timer0 软件复位: 0: 复位 1: 释放
11-0	RESERVED	-	-	-	预留

9.3 ADV_TIMER 控制寄存器说明

9.3.1 TIMx_CR1: control register 1

Bit	Name	RW	Default	RV	Description
31-12	RESERVED	-	-	-	预留
11	UIFREMAP	rw	0x0	-	UIF 状态位重映射 (UIF status bit remapping) 0：无重映射。UIF 状态位不复制到 TIMx_CNT 寄存器的位 31。 1：使能重映射。UIF 状态位复制到 TIMx_CNT 寄存器的位 31。
10	RESERVED	-	-	-	预留
9-8	CKD	rw	0x0	-	时钟分频 (Clock division) 此位域指示定时器时钟 (CK_INT) 频率与死区发生器以及数字滤波器（ETR、TIx）所使用的死区及采样时钟 (t_{DTS}) 之间的分频比， 00: $t_{DTS}=t_{CK_INT}$ 01: $t_{DTS}=2t_{CK_INT}$ *10:* $t_{DTS}=4t_{CK_INT}$ 11: 保留，不要设置成此值
7	ARPE	rw	0x0	-	自动重载预装载使能 (Auto-reload preload enable) 0：TIMx_ARR 寄存器不进行缓冲 1：TIMx_ARR 寄存器进行缓冲

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
6-5	CMS	rw	0x0	-	中心对齐模式选择 (Center-aligned mode selection) 01：中心对齐模式 1。计数器交替进行递增计数和递减计数。仅当计数器递减计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志才置 1。 10：中心对齐模式 2。计数器交替进行递增计数和递减计数。仅当计数器递增计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志才置 1。 11：中心对齐模式 3。计数器交替进行递增计数和递减计数。当计数器递增计数或递减计数时，配置为输出的通道（TIMx_CCMRx 寄存器中的 CCxS=00）的输出比较中断标志都会置 1。 注：只要计数器处于使能状态(CEN=1)，就不得从边沿对齐模式切换为中心对齐模式。
4	DIR	rw	0x0	-	方向 (Direction) 0：计数器递增计数 1：计数器递减计数 注：当定时器配置为中心对齐模式或编码器模式时，该位为只读状态。
3	OPM	rw	0x0	-	单脉冲模式 (One pulse mode) 0：计数器在发生更新事件时不会停止计数 1：计数器在发生下一更新事件时停止计数（将 CEN 位清零）
2	URS	rw	0x0	-	更新请求源 (Update request source) 此位由软件置 1 和清零，用以选择 UEV 事件源。 0：使能时，所有以下事件都会产生更新中断或 DMA 请求。此类事件包括： - 计数器上溢/下溢 - 将 UG 位置 1 - 通过从模式控制器生成的更新事件 1：使能时，只有计数器上溢/下溢会生成更新中断或 DMA 请求。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
1	UDIS	rw	0x0	-	更新禁止 (Update disable) 此位由软件置 1 和清零，用以使能/禁止 UEV 事件生成。 0：使能 UEV。更新 (UEV) 事件可通过以下事件之一生成： - 计数器上溢/下溢 - 将 UG 位置 1 - 通过从模式控制器生成的更新事件 然后更新影子寄存器的值。 1：禁止 UEV。不会生成更新事件，各影子寄存器的值（ARR、PSC 和 CCRx）保持不变。但如果将 UG 位置 1，或者从从模式控制器接收到硬件复位，则会重新初始化计数器和预分频器。
0	CEN	rw	0x0	-	计数器使能 (Counter enable) 0：禁止计数器 1：使能计数器 注：只有事先通过软件将 CEN 位置 1，才可以使用外部时钟、门控模式和编码器模式。而触发从模式和组合复位触发从模式可通过硬件自动将 CEN 位置 1。

9.3.2 TIMx_CR2: control register 2

Bit	Name	RW	Default	RV	Description
31-25	RESERVED	-	-	-	预留
24	MMCS	rw	0x0	0	主模式控制模式选择 0: MOE 不会影响 TRGO 和 TRGO2 的输出 1: MOE 为0时，同时会关闭 TRGO 和 TRGO2 的输出

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
23-20	MMS2	rw	0x0	-	主模式选择 2 (Master mode selection 2) 这些位可选择将发送到 GPADC 以实现同步的信息 (TRGO2)。这些位的组合如下： 0000：复位——TIMx_EGR 寄存器中的 UG 位用作触发输出 (TRGO2)。如果复位由触发输入生成（从模式控制器配置为复位模式），则 TRGO2 上的信号相比实际复位会有延迟。 0001：使能——计数器使能信号 CNT_EN 用作触发输出 (TRGO2)。该触发输出可用于同时启动多个定时器，或者控制在一段时间内使能从定时器。计数器使能信号由 CEN 控制位与门控模式下的触发输入的逻辑或运算组合而成。当计数器使能信号由触发输入控制时TRGO2 上会存在延迟，选择主/从模式时除外（请参见 TIMx_SMCR 寄存器中 MSM 位的说明）。 0010：更新——选择更新事件作为触发输出 (TRGO2)。例如，主定时器可用作从定时器的预分频器。 0011：比较脉冲——CC1IF 标志置 1 时（即使已为高），只要发生捕获或比较匹配，触发输出 (TRGO2) 都会发送一个正脉冲。 0100：比较——OC1REFC 信号用作触发输出 (TRGO2) 0101：比较——OC2REFC 信号用作触发输出 (TRGO2) 0110：比较——OC3REFC 信号用作触发输出 (TRGO2) 0111：比较——OC4REFC 信号用作触发输出 (TRGO2) 1000：比较——OC5REFC 信号用作触发输出 (TRGO2) 1001：比较——OC6REFC 信号用作触发输出 (TRGO2) 1010：比较脉冲——OC4REFC 上升沿或下降沿时，TRGO2 上生成脉冲 1011：比较脉冲——OC6REFC 上升沿或下降沿时，TRGO2 上生成脉冲 1100：比较脉冲——OC4REFC 或 OC6REFC 上升沿时，TRGO2 上生成脉冲 1101：比较脉冲——OC4REFC 上升沿或 OC6REFC 下降沿时，TRGO2 上生成脉冲 1110：比较脉冲——OC5REFC 或 OC6REFC 上升沿时，TRGO2 上生成脉冲 1111：比较脉冲——OC5REFC 上升沿或 OC6REFC 下降沿时，TRGO2 上生成脉冲 注：必须先使能从定时器或 ADC 的时钟，才能从主定时器接收事件；并且从主定时器接收触发信号时，不得实时更改从定时器或 ADC 的时钟。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
19	RESERVED	-	-	-	预留
18	OIS6	rw	0x0	-	输出空闲状态 6（OC6 输出）(Output Idle state 6 (OC6 output) 请参见 OIS1 位
17	RESERVED	-	-	-	预留
16	OIS5	rw	0x0	-	输出空闲状态 5（OC5 输出）(Output Idle state 5 (OC5 output) 请参见 OIS1 位
15	OIS4N	rw	0x0	-	输出空闲状态 4（OC4N 输出）(Output Idle state 4 (OC4N output)) 请参见 OIS1N 位
14	OIS4P	rw	0x0	-	输出空闲状态 4（OC4 输出）(Output Idle state 4 (OC4P output) 请参见 OIS1 位
13	OIS3N	rw	0x0	-	输出空闲状态 3（OC3N 输出）(Output Idle state 3 (OC3N output)) 请参见 OIS1N 位
12	OIS3P	rw	0x0	-	输出空闲状态 3（OC3 输出）(Output Idle state 3 (OC3P output)) 请参见 OIS1 位
11	OIS2N	rw	0x0	-	输出空闲状态 2（OC2N 输出）(Output Idle state 2 (OC2N output)) 请参见 OIS1N 位
10	OIS2P	rw	0x0	-	输出空闲状态 2（OC2 输出）(Output Idle state 2 (OC2P output)) 请参见 OIS1 位
9	OIS1N	rw	0x0	-	输出空闲状态 1（OC1N 输出）(Output Idle state 1 (OC1N output)) 0：当 MOE=0 时，经过死区时间后 OC1N=0 1：当 MOE=0 时，经过死区时间后 OC1N=1 注：只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1、2 或 3，此位即无法修改。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
8	OIS1P	rw	0x0	-	输出空闲状态 1（OC1 输出）(Output Idle state 1 (OC1P output)) 0：当 MOE=0 时，（如果 OC1N 有效，则经过死区时间之后）OC1P=0 1：当 MOE=0 时，（如果 OC1N 有效，则经过死区时间之后）OC1P=1 注：只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1、2 或 3，此位即无法修改
7	TI1S	rw	0x0	-	TI1 选择 (TI1 selection) 0：TIMx_CH1 引脚连接到 TI1 输入 1：TIMx_CH1、CH2 和 CH3 引脚连接到 TI1 输入（异或组合）
6-4	MMS	rw	0x0	-	主模式选择 (Master mode selection) 这些位可选择主模式下将要发送到从定时器以实现同步的信息 (TRGO)。这些位的组合如下： 000：复位——TIMx_EGR 寄存器中的 UG 位用作触发输出 (TRGO)。如果复位由触发输入生成（从模式控制器配置为复位模式），则 TRGO 上的信号相比实际复位会有延迟。 001：使能——计数器使能信号 CNT_EN 用作触发输出 (TRGO)。该触发输出可用于同时启动多个定时器，或者控制在一段时间内使能从定时器。计数器使能信号由 CEN 控制位与门控模式下的触发输入的逻辑或运算组合而成。当计数器使能信号由触发输入控制时，TRGO 上会存在延迟，选择主/从模式时除外（请参见 TIMx_SMCR 寄存器中 MSM 位的说明）。 010：更新——选择更新事件作为触发输出 (TRGO)。例如，主定时器可用作从定时器的预分频器。 011：比较脉冲——一旦发生输入捕获或比较匹配事件，当 CC1IF 标志被置 1 时（即使已为高），触发输出都会发送一个正脉冲。(TRGO)。 100：比较——OC1REFC 信号用作触发输出 (TRGO) 101：比较——OC2REFC 信号用作触发输出 (TRGO) 110：比较——OC3REFC 信号用作触发输出 (TRGO) 111：比较——OC4REFC 信号用作触发输出 (TRGO) 注：必须先使能从定时器或 ADC 的时钟，才能从主定时器接收事件；并且从主定时器接收触发信号时，不得实时更改从定时器或 ADC 的时钟。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
3	CCDS	rw	0x0	-	捕获/比较 DMA 选择 (Capture/compare DMA selection) 0：发生 CCx 事件时发送 CCx DMA 请求 1：发生更新事件时发送 CCx DMA 请求
2	CCUS	rw	0x0	-	捕获/比较控制更新选择 (Capture/compare control update selection) 0：如果捕获/比较控制位进行预装载 (CCPC=1)，仅通过将 COMG 位置 1 来对这些位进行更新 1：如果捕获/比较控制位进行预装载 (CCPC=1)，可通过将 COMG 位置 1 或 TRGI 的上升沿对这些位进行更新。 注：此位仅对具有互补输出的通道有效。
1	RESERVED	-	-	-	预留
0	CCPC	rw	0x0	-	捕获/比较预装载控制 (Capture/compare preloaded control) 0：CCxE、CCxNE 和 OCxM 位未进行预装载 1：CCxE、CCxNE 和 OCxM 位进行了预装载，写入这些位后，仅当发生换向事件 (COM)（COMG 位置 1 或在 TRGI 上检测到上升沿，取决于 CCUS 位）时才会对这些位进行更新。 注：此位仅对具有互补输出的通道有效。

9.3.3 TIMx_SMCR: slave mode control register

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15	ETP	rw	0x0	-	外部触发极性 (External trigger polarity) 此位可选择将 ETR 还是 ~ETR 用于触发操作 0：ETR 未反相，高电平或上升沿有效。 1：ETR 反相，低电平或下降沿有效。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
14	ECE	rw	0x0	-	外部时钟使能 (External clock enable) 此位可使能外部时钟模式 2。 0：禁止外部时钟模式 2 1：使能外部时钟模式 2。计数器时钟由 ETRF 信号的任意有效边沿提供。 注：1：将 ECE 位置 1 与选择外部时钟模式 1 并将 TRGI 连接到 ETRF（SMS=111 且 TS=00111）具有相同效果。 2：外部时钟模式 2 可以和以下从模式同时使用：复位模式、门控模式和触发模式。不过此类情况下 TRGI 不得连接 ETRF（TS 位不得为 00111）。 3：如果同时使能外部时钟模式 1 和外部时钟模式 2，则外部时钟输入为 ETRF。
13-12	ETPS	rw	0x0	-	外部触发预分频器 (External trigger prescaler) 外部触发信号 ETRP 频率不得超过 TIMxCLK 频率的 1/4。可通过使能预分频器来降低 ETRP 频率。这种方法在输入快速外部时钟时非常有用。 00：预分频器关闭 01：2 分频 ETRP 频率 10：4 分频 ETRP 频率 11：8 分频 ETRP 频率
11-8	ETF	rw	0x0	-	外部触发滤波器 (External trigger filter)此位域可定义 ETRP 信号的采样频率和适用于 ETRP 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，按 fDTS 频率进行采样 0001：$f_{SAMPLING}=f_{CK_INT}$，N=2 0010：$f_{SAMPLING}=f_{CK_INT}$，N=4 0011：$f_{SAMPLING}=f_{CK_INT}$，N=8 0100：$f_{SAMPLING}=f_{DTS}/2$，N=6 0101：$f_{SAMPLING}=f_{DTS}/2$，N=8 0110：$f_{SAMPLING}=f_{DTS}/4$，N=6 0111：$f_{SAMPLING}=f_{DTS}/4$，N=8 1000：$f_{SAMPLING}=f_{DTS}/8$，N=6 1001：$f_{SAMPLING}=f_{DTS}/8$，N=8 1010：$f_{SAMPLING}=f_{DTS}/16$，N=5 1011：$f_{SAMPLING}=f_{DTS}/16$，N=6 1100：$f_{SAMPLING}=f_{DTS}/16$，N=8 1101：$f_{SAMPLING}=f_{DTS}/32$，N=5 1110：$f_{SAMPLING}=f_{DTS}/32$，N=6 1111：$f_{SAMPLING}=f_{DTS}/32$，N=8

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
7	MSM	rw	0x0	0	主/从模式 (Master/slave mode) 0：不执行任何操作 1：当前定时器的触发输入事件 (TRGI) 被延迟一个lsb_clk。
6-4	TS[2:0]	rw	0x0	-	触发选择 (Trigger selection) 此位域与 TS[4:3] 位组合在一起。 此位域可选择将要用于同步计数器的触发输入。 00000：内部触发 0 (ITR0) 00001：内部触发 1 (ITR1) 00010：内部触发 2 (ITR2) 00011：内部触发 3 (ITR3) 00100：TI1 边沿检测器(TI1F_ED) 00101：滤波后的定时器输入 1 (TI1FP1) 00110：滤波后的定时器输入 2 (TI2FP2) 00111：外部触发输入 (ETRF) 其它值：保留 注：这些位只能在未使用的情况下（例如，SMS=000 时）进行更改，以避免转换时出现错误的边沿检测。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
3-0	SMS[3:0]	rw	0x0	-	从模式选择 (Slave mode selection) 选择外部信号时，触发信号 (TRGI) 的有效边沿与外部输入上所选的极性相关（请参见输入控制寄存器和控制寄存器说明）。 0000：禁止从模式——如果 CEN =“1”，预分频器时钟直接由内部时钟提供。 0001：编码器模式 1——计数器根据 TI2FP2 电平在 TI1FP1 边沿递增/递减计数。 0010：编码器模式 2——计数器根据 TI1FP1 电平在 TI2FP2 边沿递增/递减计数。 0011：编码器模式 3——计数器在 TI1FP1 和 TI2FP2 的边沿计数，计数的方向取决于另外一个输入的电平。 0100：复位模式——在出现所选触发输入 (TRGI) 上升沿时，重新初始化计数器并生成一个寄存器更新事件。 0101：门控模式——触发输入 (TRGI) 为高电平时使能计数器时钟。只要触发输入变为低电平，计数器立即停止计数（但不复位）。计数器的启动和停止都被控制。 0110：触发模式——触发信号 TRGI 出现上升沿时启动计数器（但不复位）。只控制计数器的启动。 0111：外部时钟模式 1——由所选触发信号 (TRGI) 的上升沿提供计数器时钟。 1000：组合复位 + 触发模式——在出现所选触发输入 (TRGI) 上升沿时，重新初始化计数器，生成一个寄存器更新事件并启动计数器。 1000 以上的代码：保留。 注： 如果将 TI1F_ED 选作触发输入 (TS=00100)，则不得使用门控模式。实际上，TI1F 每次转换时，TI1F_ED 都输出 1 个脉冲，而门控模式检查的则是触发信号的电平。 注： 必须先使能从定时器的时钟，才能从主定时器接收事件；从主定时器接收触发信号时，不得实时更改从定时器的时钟。

9.3.4 TIMx_DIER: DMA/interrupt enable register

Bit	Name	RW	Default	RV	Description
31-15	RESERVED	-	-	-	预留
14	TDE	rw	0x0	-	触发 DMA 请求使能 (Trigger DMA request enable) 0：禁止触发 DMA 请求 1：使能触发 DMA 请求

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
13	COMDE	rw	0x0	-	COM DMA 请求使能 (COM DMA request enable) 0：禁止 COM DMA 请求 1：使能 COM DMA 请求
12	CC4DE	rw	0x0	-	捕获/比较 4 DMA 请求使能 (Capture/Compare 4 DMA request enable) 0：禁止 CC4 DMA 请求 1：使能 CC4 DMA 请求
11	CC3DE	rw	0x0	-	捕获/比较 3 DMA 请求使能 (Capture/Compare 3 DMA request enable) 0：禁止 CC3 DMA 请求 1：使能 CC3 DMA 请求
10	CC2DE	rw	0x0	-	捕获/比较 2 DMA 请求使能 (Capture/Compare 2 DMA request enable) 0：禁止 CC2 DMA 请求 1：使能 CC2 DMA 请求
9	CC1DE	rw	0x0	-	捕获/比较 1 DMA 请求使能 (Capture/Compare 1 DMA request enable) 0：禁止 CC1 DMA 请求 1：使能 CC1 DMA 请求
8	UDE	rw	0x0	-	更新 DMA 请求使能 (Update DMA request enable) 0：禁止更新 DMA 请求 1：使能更新 DMA 请求
7	BIE	rw	0x0	-	断路中断使能 (Break interrupt enable) 0：禁止断路中断 1：使能断路中断
6	TIE	rw	0x0	-	触发中断使能 (Trigger interrupt enable) 0：禁止触发中断 1：使能触发中断
5	COMIE	rw	0x0	-	COM 中断使能 (COM interrupt enable) 0：禁止 COM 中断 1：使能 COM 中断
4	CC4IE	rw	0x0	-	捕获/比较 4 中断使能 (Capture/Compare 4 interrupt enable) 0：禁止 CC4 中断 1：使能 CC4 中断
3	CC3IE	rw	0x0	-	捕获/比较 3 中断使能 (Capture/Compare 3 interrupt enable) 0：禁止 CC3 中断 1：使能 CC3 中断

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
2	CC2IE	rw	0x0	-	捕获/比较 2 中断使能 (Capture/Compare 2 interrupt enable) 0：禁止 CC2 中断 1：使能 CC2 中断
1	CC1IE	rw	0x0	-	捕获/比较 1 中断使能 (Capture/Compare 1 interrupt enable) 0：禁止 CC1 中断 1：使能 CC1 中断
0	UIE	rw	0x0	-	更新中断使能 (Update interrupt enable) 0：禁止更新中断 1：使能更新中断

9.3.5 TIMx_SR: status register

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17	CC6IF	rw_w0	0x0	-	比较 6 中断标志 (Compare 6 interrupt flag) 请参见 CC1IF 说明（注意：通道 6 只能配置为输出）
16	CC5IF	rw_w0	0x0	-	比较 5 中断标志 (Compare 5 interrupt flag) 请参见 CC1IF 说明（注意：通道 5 只能配置为输出）
15-14	RESERVED	-	-	-	预留
13	SBIF	rw_w0	0x0	-	系统断路中断标志 (System Break interrupt flag) 只要系统断路输入变为有效状态，此标志便由硬件置 1。系统断路输入无效后可通过软件对其清零。此标志必须复位以使 PWM 重新开始工作。 0：未发生断路事件。 1：在系统断路输入上检测到有效电平。如果 TIMx_DIER 寄存器中 BIE=1，则会生成中断。
12	CC4OF	rw_w0	0x0	-	捕获/比较 4 重复捕获标志 (Capture/Compare 4 overcapture flag) 请参见 CC1OF 说明
11	CC3OF	rw_w0	0x0	-	捕获/比较 3 重复捕获标志 (Capture/Compare 3 overcapture flag) 请参见 CC1OF 说明

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
10	CC2OF	rw_w0	0x0	-	捕获/比较 2 重复捕获标志 (Capture/compare 2 overcapture flag) 请参见 CC1OF 说明
9	CC1OF	rw_w0	0x0	-	捕获/比较 1 重复捕获标志 (Capture/Compare 1 overcapture flag) 仅当将相应通道配置为输入捕获模式时，此标志位才会由硬件置 1。通过软件写入“0”可将该位清零。 0：未检测到重复捕获。 1：TIMx_CCR1 寄存器中已捕获到计数器值且 CC1IF 标志已置 1。
8	B2IF	rw_w0	0x0	-	断路 2 中断标志 (Break 2 interrupt flag) 只要断路 2 输入变为有效状态，此标志便由硬件置 1。断路 2 输入无效后可通过软件对其清零。 0：未发生断路事件。 1：在断路 2 输入上检测到有效电平。如果 TIMx_DIER 寄存器中 BIE=1，则会生成中断。
7	BIF	rw_w0	0x0	-	断路中断标志 (Break interrupt flag) 只要断路输入变为有效状态，此标志便由硬件置 1。断路输入无效后可通过软件对其清零。 0：未发生断路事件。 1：在断路输入上检测到有效电平。如果 TIMx_DIER 寄存器中 BIE=1，则会生成中断。
6	TIF	rw_w0	0x0	-	触发中断标志 (Trigger interrupt flag) 在除门控模式以外的所有模式下，当使能从模式控制器后在 TRGI 输入上检测到有效边沿时，该标志将由硬件置 1。选择门控模式时，该标志将在计数器启动或停止时置 1。但需要通过软件清零。 0：未发生触发事件。 1：触发中断挂起。
5	COMIF	rw_w0	0x0	-	COM 中断标志 (COM interrupt flag) 此标志在发生 COM 事件时（捕获/比较控制位 CCxE、CCxNE 和 OCxM 已更新时）由硬件置 1。但需要通过软件清零。 0：未发生 COM 事件。 1：COM 中断挂起。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
4	CC4IF	rw_w0	0x0	-	捕获/比较 4 中断标志 (Capture/Compare 4 interrupt flag) 请参见 CC1IF 说明
3	CC3IF	rw_w0	0x0	-	捕获/比较 3 中断标志 (Capture/Compare 3 interrupt flag) 请参见 CC1IF 说明
2	CC2IF	rw_w0	0x0	-	捕获/比较 2 中断标志 (Capture/Compare 2 interrupt flag) 请参见 CC1IF 说明
1	CC1IF	rw_w0	0x0	-	捕获/比较 1 中断标志 (Capture/Compare 1 interrupt flag) **如果通道CC1配置为输出** 当计数器与比较值匹配时，此标志由硬件置 1，中心对齐模式下除外（请参见 CR1 寄存器中的CMS位说明）。但需要通过软件清零。 0: 不匹配 1: 当 CCR1 的值小于等于 ARR 的值时，CC1IF 在CNT的值等于CCR1的值时由硬件置位，当 CCR1 的值大于 ARR 的值时，CC1IF 在递增模式和中心对齐模式下发生上溢时 或者在递减模式下 发生下溢时 由硬件置位。 **如果通道CC1配置为输入** 此位将在发生捕获事件时由硬件置 1。需要可通过软件清零或者读取 CCR1 寄存器后由硬件自动清零 0: 未发生输入捕获事件 1: CCR1 寄存器中已捕获到计数器值（IC1 上已检测到与所选极性匹配的边沿）

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
0	UIF	rw_w0	0x0	-	更新中断标志 (Update interrupt flag) 该位在发生更新事件时通过硬件置 1。但需要通过软件清零。 0：未发生更新。 1：更新中断挂起。该位在以下情况下更新寄存器时由硬件置 1： - TIMx_CR1 寄存器中的 UDIS=0，并且重复计数器值上溢或下溢时（重复计数器 = 0 时更新）。 - TIMx_CR1 寄存器中的 URS = 0 且 UDIS = 0，并且由软件使用 TIMx_EGR 寄存器中的 UG 位重新初始化 CNT 时。 - TIMx_CR1 寄存器中的 URS=0 且 UDIS=0，并且 CNT 由触发事件重新初始化时（请参见 TIM1/TIM8 从模式控制寄存器 (TIMx_SMCR)）。

9.3.6 TIMx_EGR: event generation register

Bit	Name	RW	Default	RV	Description
31-9	RESERVED	-	-	-	预留
8	B2G	w	0x0	-	断路 2 生成 (Break 2 generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：生成断路 2 事件。MOE 位清零且 B2IF 标志置 1。使能后可发生相关中断。
7	BG	w	0x0	-	断路生成 (Break generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：生成断路事件。MOE 位清零且 BIF 标志置 1。使能后可发生相关中断或 DMA 传输事件。
6	TG	w	0x0	-	触发生成 (Trigger generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：TIMx_SR 寄存器中的 TIF 标志置 1。使能后可发生相关中断或 DMA 传输事件。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
5	COMG	w	0x0	-	捕获/比较控制更新生成 (Capture/Compare control update generation) 该位可通过软件置 1，并由硬件自动清零 0：不执行任何操作 1：CCPC 位置 1 时，可更新 CCxE、CCxNE 和 OCxM 位 注：此位仅对具有互补输出的通道有效。
4	CC4G	w	0x0	-	捕获/比较 4 生成 (Capture/Compare 4 generation) 请参见 CC1G 说明
3	CC3G	w	0x0	-	捕获/比较 3 生成 (Capture/Compare 3 generation) 请参见 CC1G 说明
2	CC2G	w	0x0	-	捕获/比较 2 生成 (Capture/compare 2 generation) 请参见 CC1G 说明
1	CC1G	w	0x0	-	捕获/比较 1 生成 (Capture/Compare 1 generation) 此位由软件置 1 以生成事件，并由硬件自动清零。 0：不执行任何操作 1：通道 1 上生成捕获/比较事件： 如果通道 CC1 配置为输出： 使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请求。 如果通道 CC1 配置为输入： TIMx_CCR1 寄存器中将捕获到计数器当前值。使能时，CC1IF 标志置 1 并发送相应的中断或 DMA 请求。如果 CC1IF 标志已为高电平，CC1OF 标志将置 1。
0	UG	w	0x0	-	更新生成 (Update generation) 该位可通过软件置 1，并由硬件自动清零。 0：不执行任何操作 1：重新初始化计数器并生成寄存器更新事件。请注意，预分频器计数器也将清零（但预分频比不受影响）。如果选择中心对齐模式或 DIR=0（递增计数），计数器将清零；如果DIR=1（递减计数），计数器将使用自动重载值 (TIMx_ARR)。

珠海市杰理科技股份有限公司

9.3.7 TIMx_CCMR1: capture/compare mode register 1

输出比较模式

Bit	Name	RW	Default	RV	Description
31-25	RESERVED	-	-	-	预留
24	OC2CE	rw	0x0	-	输出比较 2 清零使能 (Output Compare 2 clear enable)
23-17	RESERVED	-	-	-	预留
16	OC1CE	rw	0x0	-	输出比较 1 清零使能 (Output Compare 1 clear enable) 0：OC1Ref 不受 ETRF 输入影响 1：ETRF 输入上检测到高电平时，OC1Ref 立即清零
15-12	OC2M[3:0]	rw	0x0	-	输出比较 2 模式 (Output Compare 2 mode)
11	OC2PE	rw	0x0	-	输出比较 2 预装载使能 (Output Compare 2 preload enable)
10	OC2FE	rw	0x0	-	输出比较 2 快速使能 (Output Compare 2 fast enable)
9-8	CC2S	rw	0x0	-	捕获/比较 2 选择 (Capture/Compare 2 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC2 通道配置为输出 01：CC2 通道配置为输入，IC2 映射到 TI2 上 10：CC2 通道配置为输入，IC2 映射到 TI1 上 11：CC2 通道配置为输入，IC2 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC2E =“0”），才可向 CC2S 位写入数据。
					输出比较 1 模式 (Output Compare 1 mode)这些位定义提供 OC1 和 OC 1N 的输出参考信号 OC1REF 的行为。OC1REF 为高电平有效，而 OC1和 OC1N 的有效电平则取决于CC1P 位和 CC1NP 位。 0000：冻结——输出比较寄存器 TIMx_CCR1 与计数器 TIMx_CNT 进行比较不会对输出造成任何影

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
7-4	OC1M[3:0]	rw	0x0	-	响。（该模式用于生成时基）。 0001：将通道 1 设置为匹配时输出有效电平。当计数器 TIMx_CNT 与捕获/比较寄存器 1 (TIMx_CCR1) 匹配时，OC1REF 信号强制变为高电平。 0010：将通道 1 设置为匹配时输出无效电平。当计数器 TIMx_CNT 与捕获/比较寄存器 1 (TIMx_CCR1) 匹配时，OC1REF 信号强制变为低电平。 0011：翻转——TIMx_CNT=TIMx_CCR1 时，OC1REF 发生翻转。 0100：强制变为无效电平——OC1REF 强制变为低电平。 0101：强制变为有效电平——OC1REF 强制变为高电平。 0110：PWM 模式 1——在递增计数模式下，只要 TIMx_CNT<TIMx_CCR1，通道 1 便为有效状态，否则为无效状态。在递减计数模式下，只要 TIMx_CNT>TIMx_CCR1，通道 1 便为无效状态（OC1REF=“0”），否则为有效状态（OC1REF=“1”）。 0111：PWM 模式 2——在递增计数模式下，只要 TIMx_CNT<TIMx_CCR1，通道 1 便为无效状态，否则为有效状态。在递减计数模式下，只要 TIMx_CNT>TIMx_CCR1，通道 1 便为有效状态，否则为无效状态。 1000：可再触发 OPM 模式 1——在递增计数模式下，通道为有效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为有效状态。在递减计数模式下，通道为无效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 1 下进行比较，通道会在下一次更新时再次变为无效状态。 1001：可再触发 OPM 模式 2——在递增计数模式下，通道为无效状态，直至（在 TRGI 信号上）检测到触发事件。然后，在 PWM 模式 2 下进行比较，通道会在下一次更新时再次变为无效状态。在递减计数模式下，通道为有效状态，直至（在 TRGI 信号上）检测到触发事

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
					件。然后，在 PWM 模式 2 下进行比较，通道会在下一次更新时再次变为有效状态。 1010：保留。 1011：保留。 1100：组合 PWM 模式 1——OC1REF 与在 PWM 模式 1 下的行为相同。OC1REFC 是OC1REF 和 OC2REF 的逻辑或运算结果。 1101：组合 PWM 模式 2——OC1REF 与在 PWM 模式 2 下的行为相同。OC1REFC 是OC1REF 和 OC2REF 的逻辑与运算结果。 1110：不对称 PWM 模式 1——OC1REF 与在 PWM 模式 1 下的行为相同。计数器递增计数时，OC1REFC 输出 OC1REF；计数器递减计数时，OC1REFC 输出 OC2REF。 1111：不对称 PWM 模式 2——OC1REF 与在 PWM 模式 2 下的行为相同。计数器递增计数时，OC1REFC 输出 OC1REF；计数器递减计数时，OC1REFC 输出 OC2REF。注： 只要编程了LOCK（TIMx_BDTR 寄存器中的LOCK 位）级别 3 且CC1S=“00”（通道配置为输出），这些位即无法修改。注： 在 PWM 模式下，仅当比较结果发生改变或输出比较模式由“冻结”模式切换到“PWM”模式时，OCREF 电平才会发生更改。注：此位域将在具有互补输出的通道上进行预装载。如果TIMx_CR2 寄存器中的 CCPC 位置1，则仅当生成 COM 事件时，OC1M 有效位才会从预装载位获取新值。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
3	OC1PE	rw	0x0	-	输出比较 1 预装载使能 (Output Compare 1 preload enable) 0：禁止与 TIMx_CCR1 相关的预装载寄存器。可随时向 TIMx_CCR1 写入数据，写入后将立即使用新值。 1：使能与 TIMx_CCR1 相关的预装载寄存器。可读/写访问预装载寄存器。TIMx_CCR1 预装载值在每次生成更新事件时都会装载到有效寄存器中。 注： 1：只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 3 且 CC1S=“00”（通道配置为输出），这些位即无法修改。 2：只有单脉冲模式下才可在未验证预装载寄存器的情况下使用 PWM 模式（TIMx_CR1 寄存器中的 OPM 位置 1）。其它情况下则无法保证该行为。
2	OC1FE	rw	0x0	-	输出比较 1 快速使能 (Output Compare 1 fast enable) 此位用于加快触发输入事件对 CC 输出的影响。 0：即使触发开启，CC1 也将根据计数器和 CCR1 值正常工作。触发输入出现边沿时，激活 CC1 输出的最短延迟时间为 5 个时钟周期。 1：触发输入上出现有效边沿相当于 CC1 输出上的比较匹配。随后，无论比较结果如何，OC 都设置为比较电平。采样触发输入和激活 CC1 输出的延迟时间缩短为 3 个时钟周期。仅当通道配置为 PWM1 或 PWM2 模式时，OCFE 才会起作用。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
1-0	CC1S	rw	0x0	-	捕获/比较 1 选择 (Capture/Compare 1 Selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC1 通道配置为输出 01：CC1 通道配置为输入，IC1 映射到 TI1 上 10：CC1 通道配置为输入，IC1 映射到 TI2 上 11：CC1 通道配置为输入，IC1 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC1E ="0"），才可向 CC1S 位写入数据。

输入捕获模式

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-12	IC2F	rw	0x0	-	输入捕获 2 滤波器 (Input capture 2 filter)
11-10	IC2PSC	rw	0x0	-	输入捕获 2 预分频器 (Input capture 2 prescaler)
9-8	CC2S	rw	0x0	-	捕获/比较 2 选择 (Capture/Compare 2 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC2 通道配置为输出 01：CC2 通道配置为输入，IC2 映射到 TI2 上 10：CC2 通道配置为输入，IC2 映射到 TI1 上 11：CC2 通道配置为输入，IC2 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC2E ="0"），才可向 CC2S 位写入数据。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
7-4	IC1F	rw	0x0	-	输入捕获 1 滤波器 (Input capture 1 filter) 此位域可定义 TI1 输入的采样频率和适用于 TI1 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，按 fDTS 频率进行采样 0001：$f_{SAMPLING}=f_{CK_INT}$，N=2 0010：$f_{SAMPLING}=f_{CK_INT}$，N=4 0011：$f_{SAMPLING}=f_{CK_INT}$，N=8 0100：$f_{SAMPLING}=f_{DTS}/2$，N=6 0101：$f_{SAMPLING}=f_{DTS}/2$，N=8 0110：$f_{SAMPLING}=f_{DTS}/4$，N=6 0111：$f_{SAMPLING}=f_{DTS}/4$，N=8 1000：$f_{SAMPLING}=f_{DTS}/8$，N=6 1001：$f_{SAMPLING}=f_{DTS}/8$，N=8 1010：$f_{SAMPLING}=f_{DTS}/16$，N=5 1011：$f_{SAMPLING}=f_{DTS}/16$，N=6 1100：$f_{SAMPLING}=f_{DTS}/16$，N=8 1101：$f_{SAMPLING}=f_{DTS}/32$，N=5 1110：$f_{SAMPLING}=f_{DTS}/32$，N=6 1111：$f_{SAMPLING}=f_{DTS}/32$，N=8
3-2	IC1PSC	rw	0x0	-	输入捕获 1 预分频器 (Input capture 1 prescaler) 此位域定义 CC1 输入 (IC1) 的预分频比。只要 CC1E=“0”（TIMx_CCER 寄存器），预分频器便立即复位。 00：无预分频器，捕获输入上每检测到一个边沿便执行捕获 01：每发生 2 个事件便执行一次捕获 10：每发生 4 个事件便执行一次捕获 11：每发生 8 个事件便执行一次捕获

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
1-0	CC1S	rw	0x0	-	捕获/比较 1 选择 (Capture/Compare 1 Selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC1 通道配置为输出 01：CC1 通道配置为输入，IC1 映射到 TI1 上 10：CC1 通道配置为输入，IC1 映射到 TI2 上 11：CC1 通道配置为输入，IC1 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注： 仅当通道关闭时（TIMx_CCER 中的 CC1E =“0”），才可向 CC1S 位写入数据。

9.3.8 TIMx_CCMR2: capture/compare mode register 2

输出比较模式

Bit	Name	RW	Default	RV	Description
31-25	RESERVED	-	-	-	预留
24	OC4CE	rw	0x0	-	输出比较 4 清零使能 (Output compare 4 clear enable)
23-17	RESERVED	-	-	-	预留
16	OC3CE	rw	0x0	-	输出比较 3 清零使能 (Output compare 3 clear enable)
15-12	OC4M[3:0]	rw	0x0	-	输出比较 4 模式 (Output compare 4 mode)
11	OC4PE	rw	0x0	-	输出比较 4 预装载使能 (Output compare 4 preload enable)
10	OC4FE	rw	0x0	-	输出比较 4 快速使能 (Output compare 4 fast enable)

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
9-8	CC4S	rw	0x0	-	捕获/比较 4 选择 (Capture/Compare 4 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC4 通道配置为输出 01：CC4 通道配置为输入，IC4 映射到 TI4 上 10：CC4 通道配置为输入，IC4 映射到 TI3 上 11：CC4 通道配置为输入，IC4 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC4E =“0”），才可向 CC4S 位写入数据。
7-4	OC3M[3:0]	rw	0x0	-	输出比较 3 模式 (Output compare 3 mode)
3	OC3PE	rw	0x0	-	输出比较 3 预装载使能 (Output compare 3 preload enable)
2	OC3FE	rw	0x0	-	输出比较 3 快速使能 (Output compare 3 fast enable)
1-0	CC3S	rw	0x0	-	捕获/比较 3 选择 (Capture/compare 3 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC3 通道配置为输出 01：CC3 通道配置为输入，IC3 映射到 TI3 上 10：CC3 通道配置为输入，IC3 映射到 TI4 上 11：CC3 通道配置为输入，IC3 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注：仅当通道关闭时（TIMx_CCER 中的 CC3E =“0”），才可向 CC3S 位写入数据。

输入捕获模式

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-12	IC4F	rw	0x0	-	输入捕获 4 滤波器 (Input capture 4 filter)

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
11-10	IC4PSC	rw	0x0	-	输入捕获 4 预分频器 (Input capture 4 prescaler)
9-8	CC4S	rw	0x0	-	捕获/比较 4 选择 (Capture/Compare 4 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC4 通道配置为输出 01：CC4 通道配置为输入，IC4 映射到 TI4 上 10：CC4 通道配置为输入，IC4 映射到 TI3 上 11：CC4 通道配置为输入，IC4 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注： 仅当通道关闭时（TIMx_CCER 中的 CC4E =“0”），才可向 CC4S 位写入数据。
7-4	IC3F	rw	0x0	-	输入捕获 3 滤波器 (Input capture 3 filter)
3-2	IC3PSC	rw	0x0	-	输入捕获 3 预分频器 (Input capture 3 prescaler)
1-0	CC3S	rw	0x0	-	捕获/比较 3 选择 (Capture/compare 3 selection) 此位域定义通道方向（输入/输出）以及所使用的输入。 00：CC3 通道配置为输出 01：CC3 通道配置为输入，IC3 映射到 TI3 上 10：CC3 通道配置为输入，IC3 映射到 TI4 上 11：CC3 通道配置为输入，IC3 映射到 TRC 上。此模式仅在通过 TS 位（TIMx_SMCR 寄存器）选择内部触发输入时有效 注： 仅当通道关闭时（TIMx_CCER 中的 CC3E =“0”），才可向 CC3S 位写入数据。

9.3.9 TIMx_CCMR3: capture/compare mode register 3

输出比较模式

Bit	Name	RW	Default	RV	Description
31-25	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
24	OC6CE	rw	0x0	-	输出比较 6 清零使能 (Output compare 6 clear enable)
23-17	RESERVED	-	-	-	预留
16	OC5CE	rw	0x0	-	输出比较 5 清零使能 (Output compare 5 clear enable)
15-12	OC6M[3:0]	rw	0x0	-	输出比较 6 模式 (Output compare 6 mode)
11	OC6PE	rw	0x0	-	输出比较 6 预装载使能 (Output compare 6 preload enable)
10	OC6FE	rw	0x0	-	输出比较 6 快速使能 (Output compare 6 fast enable)
9-8	RESERVED	-	-	-	预留
7-4	OC5M[3:0]	rw	0x0	-	输出比较 5 模式 (Output compare 5 mode)
3	OC5PE	rw	0x0	-	输出比较 5 预装载使能 (Output Compare 5 preload enable)
2	OC5FE	rw	0x0	-	输出比较 5 快速使能 (Output compare 5 fast enable)
1-0	RESERVED	-	-	-	预留

【注意】： CCMR3 对应的CC5/CC6通道不支持输入捕获功能

9.3.10 TIMx_CCER: capture/compare enable register

Bit	Name	RW	Default	RV	Description
31-23	RESERVED	-	-	-	预留
22	CC6P	rw	0x0	-	捕获/比较 6 输出极性 (Capture/Compare 6 output polarity) 请参见 CC1P 说明
21	RESERVED	-	-	-	预留
20	CC6E	rw	0x0	-	捕获/比较 6 输出使能 (Capture/Compare 6 output enable) 请参见 CC1E 说明
19	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
18	CC5P	rw	0x0	-	捕获/比较 5 输出极性 (Capture/Compare 5 output polarity) 请参见 CC1P 说明
17	RESERVED	-	-	-	预留
16	CC5E	rw	0x0	-	捕获/比较 5 输出使能 (Capture/Compare 5 output enable) 请参见 CC1E 说明
15	CC4NP	rw	0x0	-	捕获/比较 4 互补输出极性 (Capture/Compare 4 complementary output polarity) 请参见 CC1NP 说明
14	CC4P	rw	0x0	-	捕获/比较 4 输出极性 (Capture/Compare 4 output Polarity) 请参见 CC1P 说明
13	CC4NE	rw	0x0	-	捕获/比较 4 互补输出使能 (Capture/Compare 4 output enable) 请参见 CC1E 说明
12	CC4E	rw	0x0	-	捕获/比较 4 输出使能 (Capture/Compare 4 output enable) 请参见 CC1E 说明
11	CC3NP	rw	0x0	-	捕获/比较 3 互补输出极性 (Capture/Compare 3 complementary output polarity) 请参见 CC1NP 说明
10	CC3P	rw	0x0	-	捕获/比较 3 输出极性 (Capture/Compare 3 output polarity) 请参见 CC1P 说明
9	CC3NE	rw	0x0	-	捕获/比较 3 互补输出使能 (Capture/Compare 3 complementary output enable) 请参见 CC1NE 说明
8	CC3E	rw	0x0	-	捕获/比较 3 输出使能 (Capture/Compare 3 output enable) 请参见 CC1E 说明
7	CC2NP	rw	0x0	-	捕获/比较 2 互补输出极性 (Capture/Compare 2 complementary output polarity) 请参见 CC1NP 说明

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
6	CC2P	rw	0x0	-	捕获/比较 2 输出极性 (Capture/Compare 2 output polarity) 请参见 CC1P 说明
5	CC2NE	rw	0x0	-	捕获/比较 2 互补输出使能 (Capture/Compare 2 complementary output enable) 请参见 CC1NE 说明
4	CC2E	rw	0x0	-	捕获/比较 2 输出使能 (Capture/Compare 2 output enable) 请参见 CC1E 说明
3	CC1NP	rw	0x0	-	捕获/比较 1 互补输出极性 (Capture/Compare 1 complementary output polarity) CC1 通道配置为输出： 0：OC1N 高电平有效。 1：OC1N 低电平有效。 CC1 通道配置为输入： 此位与 CC1P 配合使用，用以定义 TI1FP1 和 TI2FP1 的极性。请参见 CC1P 说明。 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 2 或 3 且 CC1S=“00”（通道配置为输出），此位立即变为不可写状态。 注：此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1NP 有效位才会从预装载位获取新值。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
2	CC1P	rw	0x0	-	捕获/比较 1 输出极性 (Capture/Compare 1 output polarity) CC1 通道配置为输出： 0：OC1 高电平有效 1：OC1 低电平有效 CC1 通道配置为输入：CC1NP/CC1P 位可针对触发或捕获操作选择 TI1FP1 和 TI2FP1 的有效极性。 00：非反相/上升沿触发。电路对 TIxFP1 上升沿敏感（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 未反相（在门控模式或编码器模式下执行触发操作）。 01：反相/下降沿触发。电路对 TIxFP1 下升沿敏感（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 反相（在门控模式或编码器模式下执行触发操作）。 10：保留，不使用此配置。 11：非反相/上升沿和下降沿均触发。电路对 TIxFP1 上升沿和下降沿都敏感（在复位模式、外部时钟模式或触发模式下执行捕获或触发操作），TIxFP1 未反相（在门控模式下执行触发操作）。编码器模式下不得使用此配置。 注：只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 2 或 3，此位立即变为不可写状态。 注：此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1P 有效位才会从预装载位获取新值。
1	CC1NE	rw	0x0	-	捕获/比较 1 互补输出使能 (Capture/Compare 1 complementary output enable) 0：关闭——OC1N 未激活。OC1N 电平是 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位的函数。 1：开启——在相应输出引脚上输出 OC1N 信号，具体取决于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1E 位。 注： 此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1NE 有效位才会从预装载位获取新值。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
0	CC1E	rw	0x0	-	捕获/比较 1 输出使能 (Capture/Compare 1 output enable) CC1 通道配置为输出： 0：关闭——OC1 未激活。OC1 电平是 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的函数。 1：开启——OC1 信号输出到相应的输出引脚上，具体取决于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位。 CC1 通道配置为输入：此位决定了是否可以实际将计数器值捕获到输入捕获/比较寄存器 1 (TIMx_CCR1) 中。 0：禁止捕获。 1：使能捕获。 注： 此位将在具有互补输出的通道上进行预装载。如果 TIMx_CR2 寄存器中的 CCPC 位置 1，则仅当生成换向事件时，CC1E 有效位才会从预装载位获取新值。

9.3.11 TIMx_CNT: counter

Bit	Name	RW	Default	RV	Description
31	UIFCPY	r	0x0	-	UIF 副本 (UIF copy) 该位是 TIMx_ISR 寄存器中 UIF 位的只读副本。如果 TIMxCR1 中的 UIFREMAP 位复位，则位 31 保留，读为 0。
30-16	RESERVED	-	-	-	预留
15-0	CNT	rw	0x0	-	计数器值 (Counter value)

9.3.12 TIMx_PSC: prescaler

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-0	PSC	rw	0x0	-	预分频器值 (Prescaler value) 计数器时钟频率 (CK_CNT) 等于 fCK_PSC / (PSC[15:0] + 1)。 PSC 包含每次发生更新事件（包括计数器通过 TIMx_EGR 寄存器中的 UG 位清零时，或在配置为“复位模式”时通过触发控制器清零时）时要装载到有效预分频器寄存器的值。

珠海市杰理科技股份有限公司

9.3.13 TIMx_ARR: auto-reload register

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-0	ARR	rw	0xffff	-	自动重载值 (Auto-reload value) ARR 为要装载到实际自动重载寄存器的值。 当自动重载值为空时，计数器不工作。

9.3.14 TIMx_RCR: repetition counter register

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-0	REP	rw	0x0	-	重复计数器值 (Repetition Counter value) 使能预装载寄存器时，用户可通过这些位设置比较寄存器的更新频率（即，从预装载寄存器向有效寄存器周期性传输数据）；使能更新中断时，也可设置更新中断的生成速率。 与 REP_CNT 相关的减计数器每次计数到 0 时，都将生成一个更新事件并且计数器从 REP 值重新开始计数。由于只有生成重复更新事件 U_RC 时，REP_CNT 才会重载 REP 值，因此在生成下一重复更新事件之前，无论向 TIMx_RCR 寄存器写入何值都无影响。这意味着 PWM 模式下 (REP+1) 相当于： 边沿对齐模式下的 PWM 周期数。 中心对齐模式下的 PWM 半周期数。

9.3.15 TIMx_CCR1: capture/compare register 1

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
15-0	CCR1	rw	0x0	-	捕获/比较 1 值 (Capture/Compare 1 value) 如果通道 CC1 配置为输出： CCR1 为要装载到有效捕获/比较 1 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR1 寄存器中的 OC1PE 位来使能预装载功能，则该值立刻生效；否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 1）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC1 输出上发出信号的值。 如果通道 CC1 配置为输入：CR1 为上一个输入捕获 1 事件 (IC1) 发生时的计数器值。只能读取 TIMx_CCR1 寄存器，无法对其进行编程。

9.3.16 TIMx_CCR2: capture/compare register 2

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-0	CCR2	rw	0x0	-	捕获/比较 2 值 (Capture/Compare 2 value) 如果通道 CC2 配置为输出： CCR2 为要装载到有效捕获/比较 2 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR2 寄存器中的 OC2PE 位来使能预装载功能，则该值立刻生效；否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 2）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC2 输出上发出信号的值。 如果通道 CC2 配置为输入：CR2 为上一个输入捕获 2 事件 (IC2) 发生时的计数器值。只能读取 TIMx_CCR2 寄存器，无法对其进行编程。

9.3.17 TIMx_CCR3: capture/compare register 3

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
15-0	CCR3	rw	0x0	-	捕获/比较 3 值 (Capture/Compare 3 value) 如果通道 CC3 配置为输出： CCR3 为要装载到有效捕获/比较 3 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR3 寄存器中的 OC3PE 位来使能预装载功能，则该值立刻生效；否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 3）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC3 输出上发出信号的值。 如果通道 CC3 配置为输入：CR3 为上一个输入捕获 3 事件 (IC3) 发生时的计数器值。只能读取 TIMx_CCR3 寄存器，无法对其进行编程。

9.3.18 TIMx_CCR4: capture/compare register 4

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-0	CCR4	rw	0x0	-	捕获/比较 4 值 (Capture/Compare 4 value) 如果通道 CC4 配置为输出： CCR4 为要装载到有效捕获/比较 4 寄存器的值（预装载值）。 如果没有通过 TIMx_CCMR4 寄存器中的 OC4PE 位来使能预装载功能，则该值立刻生效；否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 4）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC4 输出上发出信号的值。 如果通道 CC4 配置为输入：CR4 为上一个输入捕获 4 事件 (IC4) 发生时的计数器值。只能读取 TIMx_CCR4 寄存器，无法对其进行编程。

9.3.19 TIMx_CCR5: capture/compare register 5

Bit	Name	RW	Default	RV	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31	GC5C3	rw	0x0	-	通道 5 和通道 3 组 (Group Channel 5 and Channel 3) 通道 3 输出上失真： 0：OC5REF 对 OC3REFC 无影响 1：OC3REFC 是 OC3REFC 和 OC5REF 的逻辑与运算结果 该位可以立即生效，也可预装载并在更新事件后执行（如果在 TIMxCCMR2 中选择了预装载功能）。 注：也可在组合 PWM 信号上应用此失真。
30	GC5C2	rw	0x0	-	通道 5 和通道 2 组 (Group Channel 5 and Channel 2) 通道 2 输出上失真： 0：OC5REF 对 OC2REFC 无影响 1：OC2REFC 是 OC2REFC 和 OC5REF 的逻辑与运算结果 该位可以立即生效，也可预装载并在更新事件后执行（如果在 TIMxCCMR1 中选择了预装载功能）。 注：也可在组合 PWM 信号上应用此失真。
29	GC5C1	rw	0x0	-	通道 5 和通道 1 组 (Group Channel 5 and Channel 1) 通道 1 输出上失真： 0：OC5REF 对 OC1REFC5 无影响 1：OC1REFC 是 OC1REFC 和 OC5REF 的逻辑与运算结果 该位可以立即生效，也可预装载并在更新事件后执行（如果在 TIMxCCMR1 中选择了预装载功能）。 注：也可在组合 PWM 信号上应用此失真。
28-16	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
15-0	CCR5	rw	0x0	-	捕获/比较 5 值 (Capture/Compare 5 value) CCR5 是捕获/比较寄存器 5 的预装载值。 如果没有通过 TIMx_CCMR3 寄存器中的 OC5PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 5）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC5 输出上发出信号的值。

9.3.20 TIMx_CCR6: capture/compare register 6

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-0	CCR6	rw	0x0	-	捕获/比较 6 值 (Capture/Compare 6 value) CCR6 是捕获/比较寄存器 6 的预装载值。 如果没有通过 TIMx_CCMR3 寄存器中的 OC6PE 位来使能预装载功能，则该值立刻生效； 否则只在发生更新事件时生效（拷贝到有效的捕获/比较寄存器 6）。 有效捕获/比较寄存器中包含要与计数器 TIMx_CNT 进行比较并在 OC6 输出上发出信号的值。

9.3.21 TIMx_BDTR: break and dead-time register

Bit	Name	RW	Default	RV	Description
31-26	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
25	BK2P	rw	0x0	-	断路 2 极性 (Break 2 polarity) 0：断路输入 BRK2 不进行极性翻转，即输入高电平有效 1：断路输入 BRK2 进行极性翻转，即输入低电平有效 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。 注： 对该位执行任何写操作后，都需要经过 1 个 APB 时钟周期的延迟才生效。
24	BK2E	rw	0x0	-	断路 2 使能 (Break 2 enable) 该位可使能完整的断路 2 保护（包括连接到 bk_acth 的所有源和相应的 BKIN 源）。 0：禁止断路 2 功能 1：使能断路 2 功能 注： BRKIN2 必须只在 OSSR = OSSI = 1 时使用。 注： 编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1 后，此位即无法修改。 注： 对该位执行任何写操作后，都需要经过 1 个 APB 时钟周期的延迟才生效。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
23-20	BK2F	rw	0x0	-	断路 2 滤波器 (Break 2 filter) 此位域可定义 BRK2 输入的采样频率和适用于 BRK2 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，BRK2 异步工作 0001：$f_{SAMPLING}=f_{CK_INT}$，N=2 0010：$f_{SAMPLING}=f_{CK_INT}$，N=4 0011：$f_{SAMPLING}=f_{CK_INT}$，N=8 0100：$f_{SAMPLING}=f_{DTS}/2$，N=6 0101：$f_{SAMPLING}=f_{DTS}/2$，N=8 0110：$f_{SAMPLING}=f_{DTS}/4$，N=6 0111：$f_{SAMPLING}=f_{DTS}/4$，N=8 1000：$f_{SAMPLING}=f_{DTS}/8$，N=6 1001：$f_{SAMPLING}=f_{DTS}/8$，N=8 1010：$f_{SAMPLING}=f_{DTS}/16$，N=5 1011：$f_{SAMPLING}=f_{DTS}/16$，N=6 1100：$f_{SAMPLING}=f_{DTS}/16$，N=8 1101：$f_{SAMPLING}=f_{DTS}/32$，N=5 1110：$f_{SAMPLING}=f_{DTS}/32$，N=6 1111：$f_{SAMPLING}=f_{DTS}/32$，N=8 注：编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1 后，此位即无法修改。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
19-16	BKF	rw	0x0	-	断路滤波器 (Break filter) 此位域可定义 BRK 输入的采样频率和适用于 BRK 的数字滤波器带宽。数字滤波器由事件计数器组成，每 N 个连续事件才视为一个有效输出边沿： 0000：无滤波器，BRK 异步工作 0001：$f_{SAMPLING}=f_{CK_INT}$，N=2 0010：$f_{SAMPLING}=f_{CK_INT}$，N=4 0011：$f_{SAMPLING}=f_{CK_INT}$，N=8 0100：$f_{SAMPLING}=f_{DTS}/2$，N=6 0101：$f_{SAMPLING}=f_{DTS}/2$，N=8 0110：$f_{SAMPLING}=f_{DTS}/4$，N=6 0111：$f_{SAMPLING}=f_{DTS}/4$，N=8 1000：$f_{SAMPLING}=f_{DTS}/8$，N=6 1001：$f_{SAMPLING}=f_{DTS}/8$，N=8 1010：$f_{SAMPLING}=f_{DTS}/16$，N=5 1011：$f_{SAMPLING}=f_{DTS}/16$，N=6 1100：$f_{SAMPLING}=f_{DTS}/16$，N=8 1101：$f_{SAMPLING}=f_{DTS}/32$，N=5 1110：$f_{SAMPLING}=f_{DTS}/32$，N=6 1111：$f_{SAMPLING}=f_{DTS}/32$，N=8 注：编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1 后，此位即无法修改。
15	MOE	rw	0x0	-	主输出使能 (Main output enable) 只要断路输入（BRK 或 BRK2）为有效状态，此位便由硬件异步清零。此位由软件置 1，也可根据 AOE 位状态自动置 1。此位仅对配置为输出的通道有效。 0：响应断路事件（2 个）。禁止 OC 和 OCN 输出。 响应断路事件或向 MOE 写入 0 时：OC 和 OCN 输出被禁止或被强制为空闲状态，具体取决于 OSSI 位。 1：如果 OC 和 OCN 输出的相应使能位（TIMx_CCER 寄存器中的 CCxE 和 CCxNE 位）均置 1，则使能 OC 和 OCN 输出。 有关详细信息，请参见 OC/OCN 使能说明。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
14	AOE	rw	0x0	-	自动输出使能 (Automatic output enable) 0：MOE 只能由软件置 1 1：MOE 可由软件置 1，也可在发生下一更新事件时自动置 1（如果断路输入 BRK 和 BRK2 均无效） 注：只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。
13	BKP	rw	0x0	-	断路极性 (Break polarity) 0：断路输入 BRK 不进行极性翻转，即输入高电平有效 1：断路输入 BRK 进行极性翻转，即输入低电平有效 注：只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。 注：对该位执行任何写操作后，都需要经过 1 个 lsb_clk 时钟周期的延迟才生效。
12	BKE	rw	0x0	-	断路使能 (Break enable) 该位可使能完整的断路保护（包括连接到 bk_acth 的所有源和相应的 BKIN 源）。 0：禁止断路功能 1：使能断路功能 注：编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1 后，此位即无法修改。 注：对该位执行任何写操作后，都需要经过 1 个 lsb_clk 时钟周期的延迟才生效。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
11	OSSR	rw	0x0	-	运行模式下的关闭状态选择 (Off-state selection for Run mode) 此位在 MOE=1 时作用于配置为输出模式且具有互补输出的通道。如果定时器中没有互补输出，则不存在 OSSR。 有关详细信息，请参见 OC/OCN 使能说明（第 38.4.9 节：TIM1/TIM8 捕获/比较使能寄存器 (TIMx_CCER)）。 0：处于无效状态时，禁止 OC/OCN 输出（定时器释放输出控制，由强制高阻态的 GPIO 逻辑接管）。 1：处于无效状态时，一旦 CCxE=1 或 CCxNE=1，便使能 OC/OCN 输出并将其设为无效电平（输出仍由定时器控制）。 注：编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 2 后，此位即无法修改。
10	OSSI	rw	0x0	-	空闲模式下的关闭状态选择 (Off-state selection for Idle mode) 当由于断路事件或软件写操作而使 MOE=0 时，此位作用于配置为输出的通道。 有关详细信息，请参见 (TIMx_CCER) 使能说明。 0：处于无效状态时，禁止 OC/OCN 输出（定时器释放输出控制，由强制高阻态的 GPIO 逻辑接管）。 1：处于无效状态时，首先将 OC/OCN 输出强制为其无效电平，然后在死区后将其强制为空闲电平。定时器始终控制输出。 注： 编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 2 后，此位即无法修改。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
9-8	LOCK	rw	0x0	-	锁定配置 (Lock configuration) 这些位用于针对软件错误提供写保护。 00：关闭锁定——不对任何位提供写保护。 01：锁定级别 1，此时无法对 TIMx_BDTR 寄存器中的 DTG 位、TIMx_CR2 寄存器中的OISx 和 OISxN 位以及 TIMx_BDTR 寄存器中的 BKE/BKP/AOE 位执行写操作。 10：锁定级别 2，此时无法对锁定级别 1 中适用的各位、CC 极性位（TIMx_CCER 寄存器中的 CCxP/CCxNP 位，只要通过 CCxS 位将相关通道配置为输出）以及 OSSR 和 OSSI 位执行写操作。 11：锁定级别 3，此时无法对锁定级别 2 中适用的各位、CC 控制位（TIMx_CCMRx 寄存器中的 OCxM 和 OCxPE 位，只要通过 CCxS 位将相关通道配置为输出）执行写操作。 注：复位后只能对 LOCK 位执行一次写操作。对 TIMx_BDTR 寄存器执行写操作后其中的内容将冻结，直到下一次复位。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
7-0	DTG	rw	0x0	-	配置死区发生器 (Dead-time generator setup) 此位域定义插入到互补输出之间的死区持续时间。DT 与该持续时间相对应。 DTG[7:0]=0 => DT=0，此时没有插入死区 DTG[7:5]=0xx => DT=(DTG[7:0]+1) × t_{dtg}，其中 t_{dtg} = tDTS。 DTG[7:5]=10x => DT= (64+DTG[5:0]+1) × t_{dtg}，其中 t_{dtg} = 2 × tDTS。 DTG[7:5]=110 => DT= (32+DTG[4:0]+1) × t_{dtg}，其中 t_{dtg} = 8 × tDTS。 DTG[7:5]=111 => DT= (32+DTG[4:0]+1) × t_{dtg}，其中 t_{dtg} = 16 × tDTS。 示例：如果 tDTS=125ns (8MHz)，则可能的死区值为： 0 250 ns 到 15875 ns（步长为 125 ns） 16 us 到 31750 ns（步长为 250 ns） 32 us 到 63us（步长为 1 us） 64 us 到 126 us（步长为 2 us） 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1、2 或 3，此位域即无法修改。

9.3.22 TIMx_DCR: DMA control register

Bit	Name	RW	Default	RV	Description
31-24	DOL	rw	0x0	-	DMA 操作长度，即用于存储需要向ADV_TIMER进行操作的数组的长度，当ADR超过DOL时，ADR的值会回到0地址。 实际操作长度等于DOL的值加1
23-16	INDEX	r	0x0	-	DMA 操作地址，指示当前DMA模块读取内存的相对位置 当前DMA操作的地址 = DMA_BASE + INDEX*4
15-13	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
12-8	DBL	rw	0x0	-	DMA 连续传送长度 (DMA burst length) 该 5 位向量定义了 DMA 的传送长度。按word进行写入的次数
7	DMA_ROUND_EN	rw	0x0	1	DMA 操作索引模式选择: 0: 每次DMA传输索引都从上次DMA传输的结束值开始 1: 每次DMA传输的索引都从0开始 该功能用于DBL与DOL次数不匹配时，决定INDEX值是接着传输MEM里的数据还是从0开始重新传输
6	OP	rw	0x0	-	DMA 操作选择: 0: adv_timer向memory写，即通过DMA读取adv_timer的寄存器值 1: memory向adv_timer写，即通过DMA配置adv_timer的寄存器的值
5	DCR_UNLOCK	rw	0x0	1	DCR 寄存器锁定， 当DCR_UNLOCK为0时，忽略对DCR寄存器和DMAR寄存器的写入值（除DCR_UNLOCK位本身） 即，当需要通过DMA或者SFR写入DCR寄存器或者DMAR寄存器时，必须提前打开打开DCR_UNLOCK位，否则写入值将被忽略 注意：需要在DCR_UNLOCK位为0，即锁定状态下才允许发起一次DMA请求。
4-0	DBA	rw	0x0	-	DMA 基址 (DMA base address) 该 5 位向量定义 DMA 传输的基址（通过 TIMx_DMAR 地址进行读/写访问时）。DBA 定义为从 TIMx_CR1 寄存器地址开始计算的偏移量。 示例： 00000：TIMx_CR1， 00001：TIMx_CR2， 00010：TIMx_SMCR， …

【注意】： 在DMA工作过程中动态改变DCR和DMAR寄存器可能产生未知的行为。

【注意2】：在DMA工作过程中会**忽略**掉后续的DMA请求，直到当前的DMA传输全部完成。

9.3.23 TIMx_DMAR: DMA address for full transfer

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-0	DMA_BASE	rw	0x0	-	DMA 连续传送寄存器 (DMA register for burst accesses) 对 DMAR 寄存器执行读或写操作将访问位于如下地址的寄存器：(TIMx_CR1 地址) + (DBA + DMA 索引) x 4 其中 TIMx_CR1 地址为控制寄存器 1 的地址，DBA 为 TIMx_DCR 寄存器中配置的 DMA 基址，DMA 索引由 DMA 传输自动控制，其范围介于 0 到 DBL（TIMx_DCR 寄存器中配置的 DBL）之间。

9.3.24 TIMx_AF1: alternate function option register 1

Bit	Name	RW	Default	RV	Description
31-18	RESERVED	-	-	-	预留
17-16	ETRSEL	rw	0x0	-	ETR 源选择 (ETR source selection) 这些位选择 ETR 输入源。 0000：ADV_TIMER0_ETR_IN (ICH) 0001: CAP_MUX_OUT (ICH) 0010：CLK_MUX_IN (ICH) 其它值：保留 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，这些位即无法修改。
15-10	RESERVED	-	-	-	预留
9	BKCMOP	rw	0x0	-	BRK CAP_MUX_OUT 输入极性 (BRK CAP_MUX_OUT input polarity) 此位选择 CAP_MUX_OUT 输入极性， 必须与 BKP 极性位一起编程。 0：CAP_MUX_OUT 输入为高电平有效 1：CAP_MUX_OUT 输入为低电平有效 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
8	BKINP	rw	0x0	-	BRK BKIN 输入极性 (BRK BKIN input polarity) 此位选择 BKIN 功能输入极性，必须与 BKP 极性位一起编程。 0：BKIN 输入为高电平有效 1：BKIN 输入为低电平有效 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。
7-2	RESERVED	-	-	-	预留
1	BKCMOE	rw	0x0	-	BRK CAP_MUX_OUT 使能 (BRK CAP_MUX_OUT enable) 此位使能定时器 BRK 输入的 CAP_MUX_OUT。 BKR_CAP_MUX_OUT 输出与其他 BRK 源进行“或”运算。 CAP_MUX_OUT使用GP_ICH作为信号源，同时也是PULSE_CNT的输入。 0：禁止 COMP3 输入 1：使能 COMP3 输入 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。
0	BKINE	rw	0x1	-	BRK BKIN 输入使能 (BRK BKIN input enable) 此位使能定时器 BRK 输入的 BKIN 复用功能。BKIN 输入与其他 BRK 源进行“或”运算。 0：禁止 BKIN 输入 1：使能 BKIN 输入 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。

9.3.25 TIMx_AF2: alternate function option register 2

Bit	Name	RW	Default	RV	Description
31-10	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
9	BK2CMOP	rw	0x0	-	BRK2 CAP_MUX_OUT 输入极性 (BRK2 CAP_MUX_OUT input polarity) 此位选择 CAP_MUX_OUT 输入极性， 必须与 BK2P 极性位一起编程。 0：CAP_MUX_OUT 输入为高电平有效 1：CAP_MUX_OUT 输入为低电平有效 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。
8	BK2INP	rw	0x0	-	BRK2 BKIN 输入极性 (BRK2 BKIN input polarity) 此位选择 BKIN 功能输入极性，必须与 BK2P 极性位一起编程。 0：BK2IN 输入为高电平有效 1：BK2IN 输入为低电平有效 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。
7-2	RESERVED	-	-	-	预留
1	BK2CMOE	rw	0x0	-	BRK2 CAP_MUX_OUT 使能 (BRK2 CAP_MUX_OUT enable) 此位使能定时器 BRK2 输入的 CAP_MUX_OUT。 BKR_CAP_MUX_OUT 输出与其他 BRK 源进行“或”运算。 CAP_MUX_OUT使用GP_ICH作为信号源，同时也是PULSE_CNT的输入。 0：禁止 COMP3 输入 1：使能 COMP3 输入 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
0	BK2INE	rw	0x1	-	BRK2 BKIN 输入使能 (BRK2 BKIN input enable) 此位使能定时器 BRK2 输入的 BKIN 复用功能。BKIN 输入与其他 BRK 源进行“或”运算。 0：禁止 BK2IN 输入 1：使能 BK2IN 输入 注： 只要编程了 LOCK（TIMx_BDTR 寄存器中的 LOCK 位）级别 1，此位即无法修改。

珠海市杰理科技股份有限公司

10 DMA_COPY

10.1 概述

DMA COPY，芯片在memory上的数据复制模块，采用任务链的方式，支持dma_copy模式和mem_set模式。dma_copy模式用于将特定长度（Byte）的数据从源地址搬到目标地址，地址支持按Byte对齐；mem_set模式用于将SFR配置的数据重复写到目标地址，目标地址支持按Byte对齐。

10.2 数字模块控制寄存器

10.2.1 CON：config register 0

Bit	Name	RW	Default	RV	Description
31-9	RESERVED	-	-	-	预留
8	KSTART	w	-	–	启动模块
7	DMA_PND	r	0	-	Dma_copy的pnding
6	PND_CLR	w	0	-	清pnding
5	DMA_ERR	r	0	-	Dma_error标志
4	ERR_CLR	w	0	-	清除error状态
3	DMA_IDLE	r	0	-	当前模块处于idle状态
2	ERR_IE	rw	0x0	-	dma_copy error标记使能
1	PND_IE	rw	0x0	-	中断使能
0	DMA_EN	rw	0	-	模块使能

10.2.2 ADR：config register 1

Bit	Name	RW	Default	RV	Description
31-0	TASK_ADR	rw	0x0	-	存放任务链配置的起始地址，要求8Byte对齐

10.2.3 MEMSET_DATL：config register 2

Bit	Name	RW	Default	RV	Description
31-0	MEMSET_DATL	rw	0x0	-	mem_set模式下配置写入目标地址数据的低32bit

10.2.4 MEMSET_DATH：config register 3

Bit	Name	RW	Default	RV	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-0	MEMSET_DATH	rw	0x0	-	mem_set模式下配置写入目标地址数据的高32bit，在32位系统中无此寄存器

寄存器MEMSET_DATL和MEMSET_DATH用于配置在mem_set模式下向目标地址写入的数据，在dma_copy模式下无效。当启用mem_set模式时，对于64位系统，将{MEMSET_DATH，MEMSET_DATL}数据重复写入目地地址，写入长度为任务链配置的LEN大小（Byte）；而对于32位系统，则是重复写入MEMSET_DATL数据。

10.3 任务链配置

10.3.1 CON0:

Bit	Name	RW	Default	RV	Description
31	END_FLAG	rw	0x0	-	是否为最后一个任务标识. 0：标识为最后一次任务 1：标识不是最后一次任务
30-0	COPY_LEN	rw	0x0	–	dma_copy/mem_set模式任务的数据长度，单位是byte

10.3.2 CON1:

Bit	Name	RW	Default	RV	Description
31-0	SRC_ADR	rw	0x0	-	dma_copy模式下待copy的数据源的地址；mem_set模式下该配置无效

10.3.3 CON2:

Bit	Name	RW	Default	RV	Description
31-1	RESERVED	-	-	-	预留
0	MODE	rw	-	-	模式配置 0：dma_copy模式 1：mem_set模式

10.3.4 CON3:

Bit	Name	RW	Default	RV	Description
31-0	DST_ADR	rw	0x0	-	dma_copy/mem_set模式的目的地址

10.4 DEMO

```
typedef struct task_t {
    unsigned int len:31;
    unsigned int flag:1;
    unsigned int src_adr:32;
    unsigned int mode:1;
```

珠海市杰理科技股份有限公司

```
    unsigned int  emty:31;
    unsigned int dst_adr:32;

}task_t;
 static task_t *task0 = (task_t *) (0x3f00000); //8 byte align
 static task_t *task1 = (task_t *) (0x3f00000 + sizeof(task_t));
 static task_t *task2 = (task_t *) (0x3f00000 + 2*sizeof(task_t));

 //task0: mem_set模式，将{MEMSET_DATH，MEMSET_DATL}数据重复写到dst_adr，写入长度

 task0->src_adr = 0x0;
 task0->flag = 1;
 task0->len = 20;
 task0->dst_adr = 0xa000000;
 task0->mode = 1;
 task0->emty = 0;

 //task1: dma_copy模式，从src_adr开始复制8Byte数据到dst_adr
 task1->src_adr = 0xa000000;
 task1->flag = 1;
 task1->len = 8;
 task1->dst_adr = 0x9000000;
 task1->mode = 0;
 task1->emty = 0;

 //task2: dma_copy模式，从src_adr开始复制100Byte数据到dst_adr，结束传输
 task2->src_adr = 0x9000000;
 task2->flag = 0;
 task2->len = 100;
 task2->dst_adr = 0xa000000;
 task2->mode = 0;
 task2->emty = 0;
 JL_DCP->ADR = 0x3f00000;
 JL_DCP->MEMSET_DATL = 0x76543210;
 JL_DCP->MEMSET_DATH = 0xfedcba98;
 JL_DCP->CON = 0x1ff; //start

 while((JL_DCP->CON & BIT(7)) == 0);  //wait pnd

 JL_DCP->CON |= BIT(6);          //clear pnd
```

珠海市杰理科技股份有限公司

11 GPCNT

11.1 概述

GPCNT为时钟脉冲计数器，用于计算两个时钟周期的比例，即用一个已知时钟（主时钟）计算另一个时钟（次时钟）的周期。



图 1 GPCNT时钟计算示意图

11.2 特殊用法说明

1. GPCNT 对主时钟频率和次时钟频率都没有要求，允许快时钟作为主时钟（即，$f_{gss} > f_{css}$），也允许慢时钟作为主时钟（即，$f_{gss} < f_{css}$）。
2. 测量完毕后需要关闭ENABLE以准备下一次测量。
3. GPCNT 使用等精度测量方法，主时钟计数周期（即，CON寄存器的GTS位）越长，测量精度越高（代价是单次测量所需时间更长）
4. 在测量开始但未完成前（即，使能ENABLE但PND未挂起时），软件关闭ENABLE会挂起PND同时将NUM寄存器的结果清零（该次测量结果无效）

11.3 寄存器说明

11.3.1 CON: GPCNT configuration register

Bit	Name	RW	Default	RV	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31	PND	r	0	-	中断请求标志 （当ENABLE置1后，主时钟计数达到GTS设定的周期数后，PND置1，并请求中断）： 0: 无PENDING挂起 1: 有PENDING
30	CLR_PND	w	-	-	清除中断请求标志位，写1将PND清零
29	IE	rw	0	-	中断使能位 当PND挂起后，如果IE为1则触发系统进入中断
28-20	RESERVED	-	-	-	预留
19-16	GTS	rw	0x0	-	主时钟周期数选择： 主时钟周期数 = 32*2^n （其中n=GTS）
15-13	RESERVED	-	-	-	预留
12-8	GSS	rw	0x0	-	主时钟选择（计数时钟）：参见Clock_System文档
7-6	RESERVED	-	-	-	预留
5-1	CSS	rw	0x0	-	次时钟选择（被计数时钟）：参见Clock_System文档
0	ENABLE	rw	0	-	GPCNT模块使能位： 0: 复位 1: 使能

【注意】：需配置好其他位，才将ENABLE置1，之后硬件将立刻开始测量。

11.3.2 NUM: The number of GPCNT clock cycle register

Bit	Name	RW	Default	RV	Description
31-0	NUM	r	0x0	-	在ENABLE置1到PND置1之间，次时钟跑的周期数。

珠海市杰理科技股份有限公司

12 GPCRC

12.1 概述

GPCRC（General Purpose Cyclic Redundancy Calculation Unit，即通用循环冗余检验计算单元）使用多项式计算一个8位/16位/32位的数据字产生的CRC码。

支持多项式位数：7位、8位、16位、32位。

支持多项式系数编程，或使用默认多项式（CRC-32/MPEG-2）。

支持输入数据位反转、输出数据位反转、输入数据端序翻转。



图1-1 GPCRC原理图

12.2 功能描述

12.2.1 数据处理

输入数据端序翻转：

指大小端变换，如数据为{Byte3, Byte2, Byte1, Byte0}，半字翻转为{Byte2, Byte3, Byte0, Byte1}，字翻转为{Byte0, Byte1, Byte 2, Byte3}。

输入数据反转：

指字节按位反转，如数据为{0x01,0x02,0x03,0x04}，反转为{0x80,0x40,0xc0,0x20}。

输出数据反转：

指对应7位、8位、16位、32位多项式按位反转。

12.2.2 多项式配置

多项式名称	多项式公式	REV_IN	REV_OUT	POL	INIT
CRC-7/MMC	x7+x3+1	不反转	不反转	0x00000009	0x00000000
CRC-8	x8+x2+x1+1	不反转	不反转	0x00000007	0x00000000
CRC-8/ITU	x8+x2+x1+1	不反转	不反转	0x00000007	0x00000000
CRC-8/ROHC	x8+x2+x1+1	反转	反转	0x00000007	0x000000ff
CRC-8/MAXIM	x8+x5+x4+1	反转	反转	0x00000031	0x00000000
CRC-16/IBM	x16+x15+x2+1	反转	反转	0x00008005	0x00000000
CRC-16/MAXIM	x16+x15+x2+1	反转	反转	0x00008005	0x00000000

珠海市杰理科技股份有限公司

多项式名称	多项式公式	REV_IN	REV_OUT	POL	INIT
CRC-16/USB	x16+x15+x2+1	反转	反转	0x00008005	0x0000ffff
CRC-16/MODBUS	x16+x15+x2+1	反转	反转	0x00008005	0x0000ffff
CRC-16/CCITT	x16+x12+x5+1	反转	反转	0x00001021	0x00000000
CRC-16/CCITT-FALSE	x16+x12+x5+1	不反转	不反转	0x00001021	0x0000ffff
CRC-16/X25	x16+x12+x5+1	反转	反转	0x00001021	0x0000ffff
CRC-16/XMODEM	x16+x12+x5+1	不反转	不反转	0x00001021	0x00000000
CRC-16/DNP	x16+x13+x12+ x11+x10+x8+x6+ x5+x2+1	反转	反转	0x00003d65	0x00000000
CRC-32	x32+x26+x23+ x22+x16+x12+x11+ x10+x8+x7+x5+x4+ x2+x+1	反转	反转	0x04c11db7	0xffffffff
CRC-32/MPEG-32	x32+x26+x23+ x22+x16+x12+x11+ x10+x8+x7+x5+x4+ x2+x+1	不反转	不反转	0x04c11db7	0xffffffff

12.3 数字模块控制寄存器

12.3.1 GPCRC_CON: gpcrc control register

Bit	Name	RW	Default	RV	Description
31:9	RESERVED	-	-	-	预留
8	REV_IN	rw	1	-	输入数据位反转 0：反转 1：不反转
7	REV_OUT	rw	0	-	输出数据位反转 0：不反转 1：反转
6:5	SWP_IN	rw	0x0	-	输入数据端序翻转 0/3：不翻转 1：半字翻转 2：字翻转

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
4:3	POL_SIZE	rw	0x0	-	多项式位数 0：32位 1：16位 2：8位 3：7位
2:1	DAT_SIZE	rw	0x0	-	输入数据类型 0/3：32位 1：16位 2：8位
0	RESERVED	-	-	-	预留

12.3.2 GPCRC_POL: gpcrc poly register

Bit	Name	RW	Default	RV	Description
31:0	POL	rw	0x04c11db7	-	CRC多项式系数，第0位恒为1

12.3.3 GPCRC_INIT: gpcrc initial register

Bit	Name	RW	Default	RV	Description
31:0	INIT	w	-	-	写入CRC初始数据

12.3.4 GPCRC_REG: gpcrc data register

Bit	Name	RW	Default	RV	Description
31:0	REG	rw	0xffffffff	-	写入CRC数据或读出CRC结果

12.4 DEMO CODE

```
#define gpcrc_con_set(swp_in, rev_out, rev_in, pol_size, dat_size) \
(                                                                   \
  (rev_in  & 0x1) << 8 | \
  (rev_out & 0x1) << 7 | \
  (swp_in  & 0x3) << 5 | \
  (pol_in  & 0x3) << 3 | \
  (dat_size & 0x3) << 1 | \
)
typedef enum {
```

珠海市杰理科技股份有限公司

```
  NO_SWP_IN, HWAD_SWP_IN, WORD_SWP_IN
} SWP_IN_CFG;
typedef enum {
  NO_REV_OUT, REV_OUT
} REV_OUT_CFG;
typedef enum {
  REV_IN, NO_REV_IN
} REV_IN_CFG;
typedef enum {
  POL32, POL16, POL8, POL7
} POL_SIZE;
typedef enum {
  U32, U16, U8
} DAT_SIZE;
u8 crc8_rohc_u8(u8 *data, u32 length)
{
  JL_GPCRC->INIT = 0x000000ff;
  JL_GPCRC->CON = gpcrc_con_set(NO_SWP_IN, REV_OUT, REV_IN, POL8, U8);
  JL_GPCRC->POL = 0x00000007;
  while(length--)
    JL_GPCRC->REG = *data++;
  return JLGPCRC->REG;
}
u8 crc8_rohc_u16(u16 *data, u32 length)
{
  JL_GPCRC->INIT = 0x000000ff;
  JL_GPCRC->CON = gpcrc_con_set(NO_SWP_IN, REV_OUT, REV_IN, POL8, U16);
  JL_GPCRC->POL = 0x00000007;
  while(length--)
```

珠海市杰理科技股份有限公司

```
    JL_GPCRC->REG = *data++;

  return JLGPCRC->REG;

}

u8 crc8_rohc_u32(u32 *data, u32 length)

{
  JL_GPCRC->INIT = 0x000000ff;

  JL_GPCRC->CON = gpcrc_con_set(NO_SWP_IN, REV_OUT, REV_IN, POL8, U32);

  JL_GPCRC->POL = 0x00000007;

  while(length--)

    JL_GPCRC->REG = *data++;

  return JLGPCRC->REG;

}
```

珠海市杰理科技股份有限公司

13 IIC

13.1 概述

IIC接口是一个可兼容大部分IIC总线标准的串行通讯接口。在上面传输的数据以Byte（8bit）为最小单位，且永远是MSB在前。

1. IIC接口主要支持特性：(1). 主模式和从模式，不支持多机功能；(2). 支持标准速度模式（Standard-mode，Sm，高达100kHz），快速模式（Fast-mode，Fm，高达400kHz），快速增强模式（Fast-mode Plus，Fm+，高达1MHz）；(3). 7bit主从机寻址模式，可配置从机地址应答，广播地址响应；(4). 总线时钟延展功能可配置；(5). 总线数据建立时间和保持时间可配置；(6). 基于便捷的事务操作驱动总线；(7). 数据接收发送各独立具有1字节缓冲；(8). 可配置总线信号数字滤波器；

2. 主机：(1). IIC接口SCL时钟由本机产生，提供给片外IIC设备使用；(2). IIC接口SCL时钟可配置，SCL时钟周期为：

```
TIIC_BUS_SCL = TIIC_clk /(2 * BUAD_CNT) + T电阻上拉
```

3. 从机：(1). IIC接口SCL时钟由片外 IIC设备产生，经内部IIC_clk滤波采样后给本机使用；(2). IIC总线上每一个start/restart位后接从机地址，此时当外部IIC设备所发的地址与我们匹配时（开启广播地址响应，在接收到广播地址时也会响应），可配置硬件自动回应（ack位为“0”）；

13.2 特殊注意点

时钟要求：作为主机时，BAUD、TSU 、THD、FLT_SEL值设置应当满足以下关系

$$BAUD_CNT > (SETUP_CNT + HOLD_CNT + FLT_SEL+5)$$

作为从机时，SCL 时钟低电平时间与TSU、THD、FLT_SEL值设置应当满足以下关系

$$TSCL_L > (SETUP_CNT + HOLD_CNT + FLT_SEL + 5) * TI2C_clk$$

IO设置：在选择IO作为IIC接口的SCL、SDA输入输出时，必须配置该两个IO的SPL寄存器位为1；

事务寄存器：写入事务后需等待硬件将写入的事务加载后（tx_task_load/rx_task_load 置位即表示对应事务被硬件加载，task_done pnd置位即表示事务已被硬件加载且执行完成）才可写入新的事务；

【注意】：IIC的通信频率不仅与所配置的波特率有关，还会受到IIC总线上拉时间的影响，请尽可能符合IIC总线硬件电气要求。

13.3 数字模块控制寄存器

13.3.1 IIC_CON0: iic control register 0

Bit	Name	RW	Default	RV	Description
31-10	RESERVED	-	-	-	预留
10	BADDR_RESP_EN	rw	0	-	广播地址响应使能： 1：响应总线上的广播地址； 0：不响应总线上的广播地址

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
9	AUTO_SLV_TX	rw	0	-	从机自动发送数据事务使能（主机模式下无效）： 0：不使能； 1：使能； 从机接收匹配的地址且为从机接收数据时，接下来硬件会自动填充SEND_DATA事务操作，使得硬件能不间断的发送数据； （作为从机与不支持时钟延展的主机通信时必须使能，其他工作场景依据需求使能）
8	AUTO_SLV_RX	rw	0	-	从机自动接收数据事务使能（主机模式下无效）： 0：不使能； 1：使能 从机接收匹配的地址且为从机接收数据时，接下来硬件会自动填充RECV_DATA事务操作，使得在软件读取数据时，硬件接口能继续不间断接收数据； （作为从机与不支持时钟延展的主机通信时必须使能，其他工作场景依据需求使能）
7	AUTO_ADR_RESP	rw	0	-	从机接收地址硬件自动响应使能： 作为从机时，在接收到地址数据后（接收的第一字节数据） 0：不自动进行响应，即不对接收到的地址数据进行NACK/ACK，需cpu读取接收数据后，再执行NACK/ACK事务； 1：自动进行响应，接收到匹配的地址（含广播地址）自动响应ACK；接收到不匹配的地址，自动响应NACK （从机与不支持时钟延展的主机通信时必须使能，其他工作场景依据需求使能）
6	IGNORE_NACK	rw	0	-	NACK调试模式使能 0：在发送数据中遇到NACK后会停止接收发送； 1：在发送数据中遇到NACK后不会中断接收发送事务（仅用于调试）；
5	NO_STRETCH	rw	0	-	IIC主从时钟延展功能选择 0：支持时钟延展； 1：不支持时钟延展
4-3	FLT_SEL	rw	0	-	IIC接口数字滤波器选择， 无特殊情况软件配置值为2’b10 2’b11： 滤除3 * Tiic_baud_clk 以下尖峰脉宽； 2’b10： 滤除2 * Tiic_baud_clk 以下尖峰脉宽； 2’b01：滤除Tiic_baud_clk 以下尖峰脉宽； 2’b00：关闭数字滤波器
2	SLAVE MODE	rw	0	-	IIC接口主从机模式： 0：主机模式； 1：从机模式

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
1	I2C_RST	rw	0	-	IIC接口复位（使能后再释放复位） 0：IIC接口复位； 1：IIC接口释放
0	EN	rw	0	-	IIC接口使能。 0：关闭IIC接口 1：打开IIC接口

13.3.2 IIC_TASK: iic task register

Bit	Name	RW	Default	RV	Description
31-4	RESERVED	-	-	-	预留
12	SLAVE_CALL	r	-	-	从机地址匹配（仅debug，用户正常流程不可使用）
11	BC_CALL	r	-	-	广播地址匹配（仅debug，用户正常流程不可使用）
10	SLAVE_RW	r	-	-	从机读写状态（仅debug，用户正常流程不可使用）
9-6	RUNNING_TASK	r	-	-	正在运行事务（仅debug，用户正常流程不可使用）
5	TASK_RUN_RDY	r	-	-	事务运行状态（仅debug，用户正常流程不可使用）
4	TASK_LOAD_RDY	r	-	-	事务加载状态（仅debug，用户正常流程不可使用）
3-0	RUN_TASK	w	0x0	-	事务操作：以下9种事务操作涵盖了主从机接收发送时的总线行为序列（具体解析见下节） 0x0：SEND_RESET 0x1：SEND_ADDR 0x2：SEND_DATA 0x3：SEND_ACK 0x4：SEND_NACK 0x5：SEND_STOP 0x6：SEND_NACK_STOP 0x7：RECV_DATA 0x8：RECV_DATA_WITH_ACK 0x9：RECV_DATA_WITH_NACK

13.3.3 IIC_PND: iic pending register

Bit	Name	RW	Default	RV	Description
31-30	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
29	MASTER_ERROR_PND	r	0x0	-	IIC处于主机状态，在传输过程中突发stop或者start时错误指示 **以下四种情况会起error_pnd** 1:在主机处于接受状态时，正在读数据的进程中，读数据阶段或ack阶段遇到start信号 2:在主机处于接受状态时，正在读数据的进程中，读数据阶段或ack阶段遇到stop信号 3:在主机处于发送状态时，正在写数据的进程中，写数据阶段或ack阶段遇到start信号 4:在主机处于发送状态时，正在写数据的进程中，ack阶段收到stop信号（写数据阶段不会出现stop信号）
28	RXTASK_LOAD_PND	r	0x0	-	硬件将当前的接收相关的task事务加载完成
27	TXTASK_LOAD_PND	r	0x0	-	硬件将当前的发送相关的task事务加载完成
26	RXBYTE_DONE_PND	r	0x0	-	接收到1byte的数据
25	ADR_MATCH_PND	r	0x0	-	作为从机接收到与ADDR相符的地址 （开始广播地址响应使能后， 匹配广播地址也会起该PND）
24	RXNACK_PND	r	0x0	-	发送地址/数据后接收到NACK
23	RXACK_PND	r	0x0	-	发送地址/数据后接收到ACK
22	STOP_PND	r	0x0	-	接收到总线STOP信号序列
21	RESTART_PND	r	0x0	-	接收到总线RESTART信号序列
20	TASK_PND	r	0x0	-	事务执行完成PND
19	MATSER_ERROR_CLR	w	-	-	写“1”清除对应的PND
18	RXTASK_LOAD_CLR	w	-	-	写“1”清除对应的PND
17	TXTASK_LOAD_CLR	w	-	-	写“1”清除对应的PND
16	RXDATA_DONE_CLR	w	-	-	写“1”清除对应的PND
15	ADR_MATCH_CLR	w	-	-	写“1”清除对应的PND
14	RXNACK_CLR	w	-	-	写“1”清除对应的PND
13	RXACK_CLR	w	-	-	写“1”清除对应的PND
12	STOP_CLR	w	-	-	写“1”清除对应的PND
11	RESTART_CLR	w	-	-	写“1”清除对应的PND
10	TASK_CLR	w	-	-	写“1”清除对应的PND

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
9	MATSER_ERROR_IE	rw	0	-	对应PND的中断使能
8	RXTASK_LOAD_IE	rw	0		对应PND的中断使能
7	TXTASK_LOAD_IE	rw	0		对应PND的中断使能
6	RXDATA_DONE_IE	rw	0		对应PND的中断使能
5	ADR_MATCH_IE	rw	0		对应PND的中断使能
4	RXNACK_IE	rw	0		对应PND的中断使能
3	RXACK_IE	rw	0	-	对应PND的中断使能
2	STOP_IE	rw	0	-	对应PND的中断使能
1	RESTART_IE	rw	0	-	对应PND的中断使能
0	TASK_IE	rw	0	-	对应PND的中断使能

13.3.4 IIC_TXBUF: iic tx buff register

Bit	Name	RW	Default	RV	Description
31-8	RESERVED	-	-	-	-
7-0	TX_BUFF	rw	-	-	待发送数据

13.3.5 IIC_RXBUF: iic tx buff register

Bit	Name	RW	Default	RV	Description
31-8	RESERVED	-	-	-	-
7-0	RX_BUFF	r	-	-	已接收数据

13.3.6 IIC_ADDR: iic device address register

Bit	Name	RW	Default	RV	Description
31-8	RESERVED	-	-	-	-
7-1	IIC DEVICE ADDR	rw	0x00	-	IIC 设备地址（仅支持7bit模式）
0	W/R OPTION	rw	0x0	-	作为主机发送地址时的读写标志： 0：发送数据到从机； 1：读取从机的数据；

13.3.7 IIC_BAUD: iic baud clk register

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-12	RESERVED	-	-	-	-
11-0	BAUD_CNT	rw	-	-	IIC 总线传输时钟SCL速率配置： FIIC_BUS_SCL = FIIC_clk / BUAD_CNT **注意：不可设置为0**

13.3.8 IIC_TSU: iic setup time register

Bit	Name	RW	Default	RV	Description
31-7	RESERVED	-	-	-	-
5-0	SETUP_CNT	rw	-	-	IIC 总线SDA信号更新后到SCL时钟上升的最少时间配置： Tsetup = TIIC_clk * SETUP_CNT 无特殊情况软件配置值为2；

13.3.9 IIC_THD: iic hold time register

Bit	Name	RW	Default	RV	Description
31-7	RESERVED	-	-	-	-
5-0	HOLD_CNT	rw	-	-	IIC 总线SCL时钟下降到SDA信号更新前的最少时间配置： Thold = TIIC_clk * HOLD_CNT 无特殊情况软件配置值为2；

13.3.10 IIC_DBG: iic debug register

Bit	Name	RW	Default	RV	Description
31-16	SDA_DBG	r	-	-	SDA相关调试信号
15-0	SCL_DBG	r	-	-	SCL相关调试信号

13.3.11 IIC_TRIG_EN: iic task register

Bit	Name	RW	Default	RV	Description
31-9	RESERVED	-	-	-	预留
8	RXTASK_LOAD_TRIG_EN	rw	0		硬件将当前的接受相关的task事务加载完成对应的pnd送到UDMA_GEN 源头的使能

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
7	TXTASK_LOAD_TRIG_EN	rw	0		硬件将当前的发送相关的task事务加载完成对应的pnd送到UDMA_GEN 源头的使能
6	RXDATA_DONE_TRIG_EN	rw	0	-	读数据完成的pnd对应UDMA_GEN源头的使能
5	ADR_MATCH_TRIG_EN	rw	0		作为从机接收到与ADDR相符的地址（开始广播地址响应使能后，匹配广播地址也会起该PND）的pnd对应UDMA_GEN源头的使能
4	RX_NCK_TRIG_EN	rw	0	-	RX_NCK的pnd对应UDMA_GEN源头的使能
3	RX_ACK_TRIG_EN	rw	0	-	RX_ACK的pnd对应UDMA_GEN源头的使能
2	SLV_DET_STOP_TRIG_EN	rw	0	-	从机模式下传输STOP的pnd对应UDMA_GEN源头的使能
1	SLV_DET_START_TRIG_EN	rw	0	-	从机模式下传输START的pnd对应UDMA_GEN源头的使能

13.4 基本事务操作

IIC_TASK 事务寄存器允许写入以下9种事务操作值来驱动IIC接口做出相应总线行为序列：

1. 0x0：SEND_RESET

   工作在主机模式下，向IIC总线发送START 和 STOP；

2. 0x1：SEND_ADDR

   工作在主机模式下，向IIC总线发送START 和 ADDR的数据，并接收从机回复的ACK/NACK；

3. 0x2：SEND_DATA

   工作在主机模式下，向IIC总线发送TX BUFF的数据，并接收从机回复的ACK/NACK；

4. 0x3：SEND_ACK

   工作在主/从机模式下，向IIC总线发送ACK；

5. 0x4：SEND_NACK

   工作在主/从机模式下，向IIC总线发送NACK；

6. 0x5：SEND_STOP

   工作在主机模式下，向IIC总线发送STOP；

7. 0x6：SEND_NACK_STOP

珠海市杰理科技股份有限公司

工作在主机模式下，向IIC总线发送NACK和STOP；

8. 0x7：RECV_DATA

工作在主机/从机模式下，从IIC总线上接收一个字节数据，但不进行ACK/NACK（持续拉低SCL线，总线上的设备需支持时钟延展），直到SEND_ACK/SEND_NACK的事务被填充，SCL才会撤销拉低；

9. 0x8：RECV_DATA_WITH_ACK

工作在主机/从机模式下，从IIC总线上接收一个字节数据，且随后向IIC总线发送ACK；

10. 0x9：RECV_DATA_WITH_NACK

工作在主机/从机模式下，从IIC总线上接收一个字节数据，且随后向IIC总线发送NACK；

13.5 基本工作场景使用流程



1. 主机发送

主机发送具有字节断续和字节连续发送两种工作场景。

字节连续发送：用于传输数据量较大的（中途无需进行数据处理）场景，主机在发送地址并且匹配后通过txtask_pnd来预先（提前约8个I2C_SCL时钟周期）填充下一事务达到连续发送。

珠海市杰理科技股份有限公司



OP0 : ADDR = addr + w
TASK = SEND_ADDR
OP1 : TX_BUF = data0
TASK = SEND_DATA
OP2 : TX_BUF = data1
TASK = SEND_DATA
OP3 : TASK = SEND_STOP

PND0: task_done(发送 addr，接收 ack)
PND1: task_done(发送 data0，接收 ack)
PND2: task_done(发送 data1，接收 ack)
PND3: task_done(发送 stop)



OP0 : ADDR = addr + w
TASK = SEND_ADDR
OP1 : TX_BUF = data0
TASK = SEND_DATA
OP2 : TX_BUF = data1
TASK = SEND_DATA
OP3 : TASK = SEND_STOP

PND0: task_done(发送 addr，接收 ack)
PND1: txtask_load(SEND_DATA task loaded)
PND2: txtask_load(SEND_DATA task loaded)
PND3: task_done(send data1 done, 接收到ack / nack)
PND3: task_done(send stop done)

2. 主机接收

与主机发送相似，主机发送同样具有字节断续和字节连续发送两种工作场景；

珠海市杰理科技股份有限公司



OP0 : ADDR = addr + r
TASK = SEND_ADDR
OP1 : TASK = RECV_DATA_WITH_ACK
OP2 : buf[0] = RX_BUF
TASK = RECV_DATA_WITH_NAK
OP3 : buf[1] = RX_BUF
TASK = SEND_STOP

PND0：task_done(发送 addr，接收 ack)
PND1：task_done(发送 ack，接收 data0)
PND2：task_done(发送 nack，接收 data1)
PND3：task_done(发送 stop)



OP0 : ADDR = addr + r
TASK = SEND_ADDR
OP1 : TASK = RECV_DATA
OP2 : buf[0] = RX_BUF
TASK = SEND_ACK
OP3 : TASK = RECV_DATA
OP4 : buf[1] = RX_BUF
TASK = SEND_NACK
OP5 : TASK = SEND_STOP

PND0：task_done(发送 addr，接收 ack)
PND1：task_done(接收 data0)
PND2：task_done(发送 ack)
PND3：task_done(接收 data1)
PND4：task_done(发送 nack)
PND5：task_done(发送 stop)



OP0 : ADDR = addr + r
TASK = SEND_ADDR
OP1 : TASK = RECV_DATA_WITH_ACK
OP2 :
TASK = RECV_DATA_WITH_NACK
OP3 : buf[0] = RX_BUF
TASK = SEND_STOP
OP4 : buf[1] = RX_BUF

PND0：task_done(发送地址，接收ack)
PND1：rxtask_load(RECV_DATA task loaded)
PND2：rxtask_load(RECV_DATA task loaded)
PND3：task_done(recv data1 done, 发送NACK/ACK)
PND4：task_done(发送 stop)

3. 主机其他操作（用于复位总线上其他从设备）

珠海市杰理科技股份有限公司



OP0 : TASK = SEND_RESET

PND0 : "start" & "stop" send done

4. 从机接收

珠海市杰理科技股份有限公司



STRETCH_EN = 1
AUTO_ADR_RESP = 0

OP0 : TASK = RECV_DATA_WITH_ACK
OP1 : TASK = RECV_DATA_WITH_ACK
OP2 : TASK = RECV_DATA_WITH_ACK / SEND_NACK

PND0 : task_done("addr" match)
PND1 : task_done("data0" recieve done)
PND2 : task_done("data1" recieve done)
PND3 : task_done("stop" recieve)



STRETCH_EN = 1
AUTO_ADR_RESP = 1

OP0 : TASK = RECV_DATA_WITH_ACK
OP1 : TASK = RECV_DATA_WITH_ACK / RECV_DATA_WITH_NACK

PND0 : task_done("addr" match)
PND1 : task_done("data0" recieve done)
PND2 : task_done("data1" recieve done)
PND3 : task_done("stop" recieve)



STRETCH_EN = 0
AUTO_ADR_RESP = 1
AUTO_SLV_RX = 1

OP0 : TASK = SEND_ACK(for data1)
OP1 : TASK = SEND_ACK(for data2)
...

PND0 : rxbyte_done("addr" match, "data0" recieve)
PND1 : rxdata_done("data1" recieve)
...
PND3 : stop("stop" recieve)

5. 从机发送

珠海市杰理科技股份有限公司



STRETCH_EN = 1
AUTO_ADR_RESP = 0

OP0 : TASK = SEND_ACK
OP1 : TX_BUF = data0
TASK = SEND_DATA
OP2 : TX_BUF = data1
TASK = SEND_DATA

PND0 : task_done("addr" match)
PND1 : task_done("ack" send done)
PND2 : task_done("data0" send done , "ack" receive)
PND3 : task_done("data1" send done , "nack" receive)
PND4 : task_done("stop" recieve)

STRETCH_EN = 1
AUTO_ADR_RESP = 1

OP0 : TX_BUF = data0
TASK = SEND_DATA
OP1 : TX_BUF = data1
TASK = SEND_DATA

PND0 : task_done("addr" match)
PND1 : task_done("data0" send done , "ack" receive)
PND2 : task_done("data1" send done , "nack" receive)
PND3 : task_done("stop" recieve)



STRETCH_EN = 0
AUTO_ADR_RESP = 1
AUTO_SLV_TX = 1

OP0 : TX_BUF = data0
OP1 : TX_BUF = data1
OP2 : TX_BUF = data2

PND0 :tx load done("addr" match ,"data0" tx load done)
PND1 :tx load done("data1" tx load done , "ack" receive)
PND2 :stop ("nack" receive, "stop" receive)

珠海市杰理科技股份有限公司

14 LPCTM

14.1 概述

低功耗触摸按键检测模块（Low Power Capacitive Touch Module，简称LP_CTM或LCTM），利用人体分布电容对触摸按键电容的影响来进行按键检测。该模块外部连接至n个IO口(查看IO mapping)，当人体触摸外部电容按键时，IO口外部整体电容增加，因此对电容的充放电时间增加，对应的充放电频率（振荡频率）就会降低，则可以通过检测该振荡频率差值进行按键识别。

对于选定的通道，在没有触碰按键的时候，PCB板的走线和其他寄生的电容组成了触摸按键的固有电容Cp，此时对应的充电时间是Tp。当触碰按键时，按键电容增加了Cs，对应的充电时间增加至Ts。Ts和Tp的关系，对应于Cs和Cp的关系：Tp/Ts = Cp/(Cp+Cs)。

PCB layout需要尽可能减少Cp，增加Cs，以增加按键灵敏度。



图1-1 LP_CTM模块

具体通道（具体参考IO mapping）

14.2 使用说明

使用流程

14.2.1 初次上电校准：

1. 通过ADC 校准VH、VL压差为最接近于0.8V；
2. 通过GPCNT校准振荡频率最接近于2.5Mhz（每个通道都需要单独校准）；

14.2.2 是否使用与蓝牙分时复用：

1. 在不触摸时，比较蓝牙TX、空闲状态的触摸频率是否一致；
2. 如果一致（差异小于0.1%），则不需要打开与蓝牙TX分时复用；否则就要打开；
3. 在不触摸时，比较蓝牙RX、空闲状态的触摸频率是否一致；
4. 如果一致（差异小于0.1%），则不需要打开与RX分时复用；否则就要打开；

14.2.3 时钟选择：

珠海市杰理科技股份有限公司

1. 默认选择LRC200K；

2. 推荐：将CTM_CLK div 1；

14.2.4 VPWR管脚与CTMU复用

当VPWR管脚复用为CTMU管脚时，需要配置P3_LP_CFG0寄存器的VPWR_BLOCK_AUTO_EN为1（参考《PMU_low_pwr_process.doc》），开启硬件自动控制VPWR与CTMU合并管脚的分时复用功能。该功能硬件会在lptimer1的RSC中断到来时将VPWR_DET/VPWR_CMP_H的值latch住，且VPWR_BLOCK_EN自动设为1，CTMU在lptimer1的PRD中断触发开启，触摸检测完成后，硬件会将VPWR_BLOCK_EN自动设为0，延时一段时间（P3_ BLOCK _CNT_SET设定时间）后硬件释放VPWR_DET/VPWR_CMP_H，此时VPWR_DET/VPWR_CMP_H能正常用作模拟信号判断。

14.3 特殊注意

14.3.1 模块配置注意：

1. 先配置完成，再使能EN；

2. 使能EN后，不能再修改配置；

3. 上面完成后，需要kick start，模块才能开始工作；

14.3.2 模块配置DMA模式：

1. 先完成其他配置，再配置DMA模式

2. 清除DMA中断标志位，选择开启中断使能

3. 使能DMA_EN，配置

① DMA_START_ADR；

② DMA_HALF_ADR；

③ DMA_END_ADR；

4. 根据需要，使能CTM_CTU_EN和RES_PND_CLR_AUTO_EN;

5. 启动后，连续采样

6. DMA存放数据的地址参考P11_MEMORY_MAPPING

14.3.3 模块配置DMA+KEY模式

1. 先完成其他配置，再配置DMA+KEY模式

2. 清除DMA和KEY中断标志位，选择开启中断使能

3. 使能DMA_EN，配置

① DMA_START_ADR；

② DMA_HALF_ADR；

③ DMA_END_ADR；

珠海市杰理科技股份有限公司

4. 使能KEY_EN，软件在DMA的START_ADR地址里写入对应配置通道的LIMH 和LIML；
5. 如果开启滤波，使能FLT_EN，需要初始化dma buf 每一个值为（LIMH +LIML）/2（需要区分不同通道的LIMH和LIML）；
6. CTM联合p33 timer LP_TMR1（详见pmu_low_pwr_process文档）工作时：

① 不使能CTM_CTU_EN;

② 使能EXT_CTM_KIST_EN

③ 使能RES_PND_CLR_AUTO_EN;

④ 使能SLEEP_EN和WKUP EN;

7. 启动后，连续采样
8. 模块第一次进入SLEEP状态需要主系统发出LPKST

14.4 数字模块控制寄存器

14.4.1 LPCTM_CLKC：lpctm control

Bit	Name	RW	Default	RV	Description
7	PDIV_SEL[3]	rw	0x0	-	PDIV_SEL[3]：预分频 div C 0: DVI 1 1: DVI 256
6	PDIV_SEL[2]	rw	0x0	-	PDIV_SEL[2]：预分频 div B 0: DVI 1 1: DVI 2
5-3	PDIV_SEL[2:0]	rw	0x0	-	PDIV_SEL[2:0]：预分频 div A 0: DVI 1 1: DVI 2 2: DVI 4 3: DVI 8 4: DVI 16 5: DVI 32 6: DVI 64 7: DVI 128
2	RESERVED	-	-	-	预留
1-0	CLK_SEL	rw	0x0	-	CTM 时钟源选择：ctm_clk_p 0: LRC_CLK 1: STD_12M 2: OSC 32k 3: PAT_CLK

珠海市杰理科技股份有限公司



14.4.2 LPCTM_CON0：lpctm control register 0

Bit	Name	RW	Default	RV	Description
7	RES_PND	r	0	-	采样中断标志位
6	CTM_BUSY	r	-	-	LPCTM忙碌标志位 0：空闲 1：忙碌
5	CTM_CTU_EN	rw	0	-	LPCTM 连续工作模式，在检测完所有按键（CHEN配置）后是否继续从头开始检测： 0: 关闭 1: 使能
4	CLK_FLT_EN	rw	0	-	LPCTM模拟滤波使能： 0: 关闭 1: 使能
3	EXT_CTM_KIST_EN	rw	0	-	外部CTM_KIST_EN使能，在CTM联合gptimer2的PWM时使用 0：关闭 1：使能
2	WKUP_EN	rw	0	-	LPCTM唤醒使能： 0: 关闭 1: 使能
1	IE	rw	0	-	LPCTM采样中断使能： 0: 关闭 1: 使能
0	EN	rw	0	-	LPCTM模块使能： 0: 关闭 1: 使能

14.4.3 LPCTM_WCON：lpctm control register 0

Bit	Name	RW	Default	RV	Description
7	RESERVED	w	-	-	预留
6	RES_PND_CLR	w	0	1	采样中断标志位清除（每个通道采样完成都会置1）： 0: useless 1: 触发清除

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
5	DMA_FULL_PND_CLR	w	0	1	DMA满地址中断标志位清除 0：useless 1：清除
4	DMA_HALF_PND_CLR	w	0	1	DMA半地址中断标志位清除 0：useless 1：清除
3	DMA_PND_CLR	w	0	1	DMA中断标志位清除 0：useless 1：清除
2	KEY_PND_CLR	w	0	1	按键中断标志位清除 0：useless 1：清除
1	RESERVED	-	-	-	预留
0	KICK	rw	0	1	LPCTM 启动触发： 0: useless 1: 采样触发

14.4.4 LPCTM_CHEN：lpctm control

Bit	Name	RW	Default	RV	Description
31-5	RESERVED	-	-	-	预留
4-0	CH_EN	rw	0x0	-	通道使能： ANA_CTL_SEL=0时：硬件自动轮询，每1bit对应1个通道使能，允许间隔使能通道，至少需要打开一个通道（只要不关闭模块，会一直逐个循环采集所使能的通道）；

14.4.5 LPCTM_CNUM：lpctm control

Bit	Name	RW	Default	RV	Description
31-0	RESERVED	-	-	-	预留

14.4.6 LPCTM_PPRD：lpctm control

Bit	Name	RW	Default	RV	Description
31-8	RESERVED	-	-	-	预留
7-4	PRP_PRD	rw	0x0	-	通道切换准备周期数 PRP_time = (PRP_PRD+1) * ctm_clk 对应模拟控制时序T2或 T3 不小于10uS

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
3-0	STOP_PRD	rw	0x0	-	通道切换停止周期数 STOP_time = (STOP_PRD+1) * ctm_clk 对应模拟控制时序T1 或T4 不小于20uS

14.4.7 LPCTM_DPRD：lpctm control

Bit	Name	RW	Default	RV	Description
11-0	DET_PRD	rw	0x0	-	通道切换计数周期数 DET_time = (DET_PRD+1) * ctm_clk 通道检测时间，约3mS

14.4.8 LPCTM_ECON：lpctm control

Bit	Name	RW	Default	RV	Description
7-4	RESERVED	-	-	-	预留
3-2	EXT_STOP_SEL	rw	0x0	-	蓝牙工作时，暂停LPCTMU计数，蓝牙信号BT_SIG选择以下来源： 00：wl2ext_act[0] 01：wl2ext_act[1] 10：wl2ext_act[0] | wl2ext_act[1] 11：wl2ext_act[0] & wl2ext_act[1]
1	EXT_STOP_INV	rw	0x0	-	蓝牙工作时，暂停LPCTMU计数，蓝牙信号BT_SIG取反选择： 0：不取反 1：取反
0	EXT_STOP_EN	rw	0x0	-	蓝牙工作时，暂停LPCTMU计数使能。 蓝牙工作时（BT_SIG为1）时： 0：不停止LPCTMU计数 1：停止LPCTMU计数

蓝牙信号来源，参考寄存器：WL_ARB_CON6

Digital/Bluetooth/BT_ARB.doc

【注意】如果发生干扰，推荐使用TXLDO屏蔽干扰。

14.4.9 LPCTM_EXEN：lpctm control

Bit	Name	RW	Default	RV	Description
31-5	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
4-0	EXT_STOP_CHL4-0_EN	rw	0x0	-	蓝牙工作时，暂停LPCTMU计数使能。 蓝牙工作时（BT_SIG为1）时，可以控制各个通道是否需要停止计数： 0 ：不停止CHANNEL n计数 1：停止 CHANNEL n计数

14.4.10 LPCTM_CHIS：lpctm control

Bit	Name	RW	Default	RV	Description
31	RESERVED	-	-	-	预留
30-28	Ch7 RSEL	rw	0x0	-	硬件自动轮询时，channel 7 RSEL 相同硬件环境下，该配置值越大，振荡频率越高
27	RESERVED	-	-	-	预留
26-24	Ch6 RSEL	rw	0x0	-	硬件自动轮询时，channel 6 RSEL
23	RESERVED	-	-	-	预留
22-20	Ch5 RSEL	rw	0x0	-	硬件自动轮询时，channel 5 RSEL
19	RESERVED	-	-	-	预留
18-16	Ch4 RSEL	rw	0x0	-	硬件自动轮询时，channel 4 RSEL
15	RESERVED	-	-	-	预留
14-12	Ch3 RSEL	rw	0x0	-	硬件自动轮询时，channel 3 RSEL
11	RESERVED	-	-	-	预留
10-8	Ch2 RSEL	rw	0x0	-	硬件自动轮询时，channel 2 RSEL 相同硬件环境下，该配置值越大，振荡频率越高
7	RESERVED	-	-	-	预留
6-4	Ch1 RSEL	rw	0x0	-	硬件自动轮询时，channel 1 RSEL
3	RESERVED	-	-	-	预留
2-0	Ch0 RSEL	rw	0x0	-	硬件自动轮询时，channel 0 RSEL

14.4.11 LPCTM_RES：lpctm sample result

Bit	Name	RW	Default	RV	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-30	CH_NUM	r	0x0	-	当前采样值的通道号（仅在硬件自动轮询时有效); 数值范围为0-n，对应IO mapping通道Touch 0-n;
29-24	RESERVED	-	-	-	预留
23-0	LPCTM_RES	r	x	-	充放电振荡时钟个数： 充放电振荡频率 =LPCTM_RES/DET_time

14.4.12 LPCTM_DMA_START_ADR

Bit	Name	RW	Default	RV	Description
15-0	DMA_START_ADR	rw	0x0	-	DMA起始地址，需要16bit 对齐； 读时，软件需要 +PMU base address 偏移量;

14.4.13 LPCTM_DMA_HALF_ADR

Bit	Name	RW	Default	RV	Description
15-0	DMA_HALF_ADR	rw	0x0	-	DMA半地址，需要16bit 对齐； 读时，软件需要 +PMU base address 偏移量;

14.4.14 LPCTM_DMA_END_ADR

Bit	Name	RW	Default	RV	Description
15-0	DMA_END_ADR	rw	0x0	-	DMA结束地址，需要16bit 对齐； 读时，软件需要 +PMU base address 偏移量;

14.4.15 LPCTM_DMA_CON：lpctm control

Bit	Name	RW	Default	RV	Description
7	DMA_FULL_PND	r	0x0	-	DMA满地址中断标志 (DMA_WADR == DMA_END_ADR)时，起pending
6	DMA_HALF_PND	r	0x0	-	DMA半地址中断标志 (DMA_WADR == DMA_HALF_ADR)时，起pending
5	DMA_PND	r	0x0	-	DMA中断标志，标识单次DMA 完成
4	RESERVED	-	-	-	预留
3	DMA_HALF_IE	wr	0x0	-	DMA半地址中断使能 0：关闭 1：使能

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
2	DMA_FULL_IE	wr	0x0	-	DMA满地址中断使能 0：关闭 1：使能
1	DMA_IE	wr	0x0	-	DMA中断使能 0：关闭 1：使能
0	DMA_EN	wr	0x0	-	DMA使能 0：关闭 1：使能

14.4.16 LPCTM_MSG_CON：lpctm control

Bit	Name	RW	Default	RV	Description
8	KEY_PND	R	0x0	-	按键中断标志位
7-3	RESERVED	-	-	-	预留
2	KEY_IE	rw	0x0	-	按键中断使能 0：关闭 1：使能
1	FLT_EN	rw	0x0	-	数字滤波使能，输出最近三个采样数的中间值。 假设：采样A1, A2, A3， A2>A1>A3，输出A1。0：关闭（不需要初始化dma buf） 1：使能（需要初始化dma buf 每一个值为 （RES_LIMH +RES_LIML）/2）
0	KEY_EN	rw	0x0	-	按键使能，当按键信号>LIMH或者 < LIML时，产生一个key pnd. 0：关闭（不需要软件写入LIMH和LIML） 1：使能（需要软件写入LIMH和LIML）



14.4.17 LPCTM_SLEEP_CON：lpctm sleep control

Bit	Name	RW	Default	RV	Description
7-6	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
5	SLEEP_EN_LPKST_EN	R	0		SLEEP模式标志位 0：不处于SLEEP模式 1：处于SLEEP模式 退出SLEEP模式条件：软件在SLEEP模式下往SLEEP_EN写0 进入SLEEP模式条件：使能SLEEP_EN后，等待LPKST信号
4	SLEEP_EN	W	0		开启后，等待LPKST进入SLEEP模式，此时SLEEP_EN会由硬件自动置0（详见p11 clock system文档和pmu access文档） 0：关闭 1：使能
3	RES_PND_CLR_AUTO_EN	rw	0x0	-	采样中断标志位自动清除使能，可搭配SLEEP_EN和WKUP_EN使用，用于SLEEP模式下清RES_PND信号和WKUP信号 0：关闭 1：使能
2-0	RESERVED	-	-	-	预留

14.4.18 LPCTM_DMA_WADR

Bit	Name	RW	Default	RV	Description
15-0	DMA_WADR	r	x	-	DMA当前写入地址指针，需要16bit对齐； 软件写DMA_START_ADR，写MSG_CON和软件KICK START都会使DMA_WADR更新为START_ADR（DMA）或START_ADR+4 * 通道数(DMA+KEY); 在DMA模式下，DMA_WADR地址的范围是从START_ADR到END_ADR，地址指针到达END_ADR后跳转到START_ADR； 在DMA+KEY模式下，软件需要在START_WADR地址写入（LIMH和LIML） * 通道数，DMA_WADR地址的范围是从START_ADR+4 * 通道数到END_ADR，地址指针到达END_ADR后跳转到START_ADR+4 * 通道数； **读取DMA_WADR如下图所示**

珠海市杰理科技股份有限公司



DMA模式下，地址指针到达END_ADR后跳转到START_ADR



DMA+KEY模式下，地址指针到达END_ADR后跳转到START_ADR+配置通道数*4

14.5 模拟模块控制寄存器

14.5.1 LPCTM_ANA0：lpctm analog register0

Bit	Name	RW	Default	RV	Description
7-0	RESERVED	-	-	-	预留

14.5.2 LPCTM_ANA1：lpctm analog register1

Bit	Name	RW	Default	RV	Description
31-4	RESERVED	rw	-	-	预留
3	ANA_CTL_SEL	rw	0	-	模拟模块控制选择： 0: 硬件自动轮询 1: 软件控制（仅限测试使用）
2-0	RESERVED	rw	-	-	预留

珠海市杰理科技股份有限公司

14.6 模拟模块控制时序



图1-2 模拟模块控制时序

14.7 DEMO CODE

14.7.1 中断

配置中断使能

SFR(P11_SYSTEM->P2M_INT_IE, 0, 1, 1);

enable_int();

INTALL_HWI(10, 中断函数，中断优先级)

14.7.2 SLEEP

使能SLEEP_EN和WKUP EN

P11_CLOCK->WKUP_EN |= BIT(15);

P11_LPCTM->WCON = BIT(0); // kick start

P11_CLOCK->PWR_CON |= BIT(17);// LPKST

JL_PMU->KST_P11 = 0xe758b522;

珠海市杰理科技股份有限公司

15 PULSE COUNTER

15.1 概述

以下为pulse_counter/触摸键的寄存器说明及使用方法。其工作原理如下所示：



图1、pulse counter计数原理

15.2 寄存器说明

15.2.1 CON

Bit	Name	RW	Default	RV	Description
31-5	RESERVED	-	-	-	预留
4	CAP_MUX_EDGE	rw	0	-	输入脉冲极性反转使能 0：输入脉冲不反转 1：输入脉冲极性反转
3-2	CLK_SEL	rw	0x0	-	pulse counter 时钟选择 00:选择std48m作为计数时钟； 01: 选择CLK_MUX_IN作为计数时钟，具体可参考IOMC； 10: 选择pll_d1p5_mo作为计数时钟； 11: 选择pll_d1p0_mo作为计数时钟； 备注：时钟选择的频率越大，pl_cnt_value计数值会越大，分辨率会越高，触摸键的灵敏度也越高
1	EN	rw	0	-	触摸键使能，当cap_mux_in为1时，PLCNTVL累加计数，计满后归0再重新累加 0: 触摸键禁止； 1: 触摸键使能
0	TEST_EN	rw	0	0	触摸键测试使能（此位专用于测试） 0: 测试模式未使能； 1: 测试模式使能；

【注意】：当cap_mux_in选择TMRx_PWMOUT, pulse counter时钟选择clk_mux_in时，可以用内部固定周期的PWM，计算芯片IO上不确定的时钟频率。(具体cap_mux选择参考IOMC文档)

珠海市杰理科技股份有限公司



15.2.2 VAL

Bit	Name	RW	Default	RV	Description
31-0	VALUE	r	-	-	32位counter递增计数值，默认值为随机数

【注意】：芯片上电时Pluse Counter的PL_CNT_VAL都会产生一个随机的初始值，因此每次启动Pluse Counter前都需要读取一次

15.3 示例代码

以下以PA1为例:

1. 变量定义：

```
int Touchkey_value_old, Touchkey_value_new, Touchkey_value_delta;   //32bit
有符号整数
```

2. 选择检测管脚

```
JL_IMAP->FI_GP_ICH1 = PA1_IN; // PA1选通为ICH1
JL_IOMC->ICH_CONx = (ICH1)<<8; //PLUSE COUNTER 选择使用ICH1作为输入
```

3. 初始化计数器配置

```
JL_PCNT->CON  = 0;     //
JL_PCNT->CON |= (PCCON_CLOCK_3)<<2;   //选择触摸键时钟
JL_PCNT->CON |= BIT(1);    //使能计数器
```

4. 检测电容

```
Touchkey_value_old = JL_PCNT->VAL;  //读取旧值
JL_PORTA->DIR |= BIT(   1) ;            //对应管脚输入使能
While(PORTA_IN & BIT(1));
```

珠海市杰理科技股份有限公司

```
Touchkey_value_new = JL_PCNT->VAL;

// 判断是否溢出

if(Touchkey_value_old > Touchkey_value_new)

Touchkey_value_new += 0x10000;

Touchkey_value_delta = Touchkey_value_new - Touchkey_value_old;
```

珠海市杰理科技股份有限公司

16 QDEC

16.1 概述

QDEC（quadrature decoder）是一个用于正交编码器检测的模块，支持两线输入。兼容4 phase 、2 phase 、1 phase 三种模式， 通常旋转编码器使用 1phase 即可，鼠标滑轮等使用了 2 phase，分辨率要求更高的可使用 4 phase 模式；同时本模块自带定时器，可独立定时检测。

16.2 特殊注意点

16.3 数字模块控制寄存器

16.3.1 QDECx_CON: QDEC control register

Bit	Name	RW	Default	RV	Description
31-16	QDEC_SPND	rw	0x0	0x0	QDEC_SPD，采样时钟设置 sr_clk = lsb_clk / (QDEC_SPND<<4) 采样时钟要求， 输入脉冲频率的16倍以上，一般 16 - 32 倍比较合适； 常见编码器可设置在介于2k - 500Hz之间；
15-11	RESERVED	-	-	-	预留
10	QDEC_INT_MODE	rw	0	0	1： 根据 QDEC_SMP 配置产生定时标志与中断 0： 当检测到输入信号发生变化时产生标志与中断
9-8	QDEC_MODE	rw	0	0	QDEC_MODE 0 0：1 phase 模式，普通旋转编码器 0 1：2 phase 模式，通常鼠标滑轮 1 2：4 phase 模式，分辨率最高
7	PND	r	0	0	PND，只读。写入无效
6	CPND	w	0	0	CPND写入1清除PND， 并且计步器结果输送到寄存器 QDECx_DAT， QDECx_DBE 后重新计数； 读取 QDECx_DAT， QDECx_DBE 前需要把CPND写入1； 读出永远为0
5-2	RESERVED	-	-	-	预留
1	QDEC_POL	rw	0	0	1: 把输入信号极性反转， 会影响输入信号正反识别
0	EN	rw	0	0	QDEC_EN 0：模块关闭 1：模块打开

珠海市杰理科技股份有限公司

16.3.2 QDECx_SMP: QDEC sample register

Bit	Name	RW	Default	RV	Description
7-0	QDEC_SMP	rw	0x0	0x0	当 QDEC_INT_MODE 为 1时， 定时器时间为 Tsmp = (QDEC_SMP+1)/sr_clk

16.3.3 QDECx_DAT: QDEC control register

Bit	Name	RW	Default	RV	Description
7-0	QDEC_DAT	r	0x0	0x0	编码器步数计算器输出结果， 此寄存器为8位有符号数， 表示编码器正反的步数。 CPND写入1清除PND 时， 步数计算器输出到QDEC_DAT 后自动清0 重新计算。通常读取QDEC_DAT 前 需 CPND写入1 获取计步器结果； 如果长时间不读取数据清0， 会导致步数计算器溢出无法正确识别步数跳转； 需要注意内核总线同步问题， 想在CPND写入1后马上读结果， 需要要加asm（“csync”）；

16.3.4 QDECx_DBE: QDEC double tansition error

Bit	Name	RW	Default	RV	Description
7-0	QDEC_DBE	r	0x0	0x0	编码器步数错误计算器输出结果； 此寄存器为8位无符号数记录检测到编码; 器输入信号发生非连续跳步行进次数， 出现这些情况时， 会影响计步器输出结果QDEC_DAT的准确性； 通常 QDEC_SPND 设置采样率过慢导致跟不上信号变化， 或者过快受编码器模块输出信号毛刺影响。 当然编码器出现损坏， 输出信号有时不满足正交要求也可能导致问题 发生。同样CPND写入1清除PND 时， 步数错误计算器结果输出到QDEC_DBE 后自动清0 重新计算，读取QDEC_DBE前需要CPND写 入1； 需要注意内核总线同步问题， 想在CPND写入1后马上读结果， 需要要加asm（“csync”）；

16.4 DEMO CODE

```
void get_qdec_res( void)
{
 char qdec_cnt;
```

珠海市杰理科技股份有限公司

```
 unsigned char qdec_error_cnt;
JL_QDEC0->CON0 |= BIT(6);
asm("csync");
qdec_cnt = JL_QDEC0->DAT;
qdec_error_cnt = JL_QDEC0->DBE;
}
```

珠海市杰理科技股份有限公司

17 RAND64

17.1 概述

RAND64是一个产生64位伪随机序列的模块，它由片内RC振荡器驱动，RC振荡器振荡频率的不稳定性进一步确保了生成序列的随机性。

由于片内RC振荡器的振荡频率大约为250KHz，即每个周期4uS，因此RAND64生成的序列约每4uS自动更新一次。若软件有读取RAND64寄存器（RAND64H或RAND64L）的动作，则生成序列将立即更新，以确保每次读取均能获得不同的序列。

17.2 控制寄存器

寄存器列表	宽度	读写	复位值
RAND64H	32bit	只读	不确定
RAND64L	32bit	只读	不确定

珠海市杰理科技股份有限公司

18 SDC

18.1 概述

SD接口是一个标准的遵守SD协议的串行通讯接口，在上面传输的数据一Byte(8bit)为最小单位。

1. SD接口只支持主机模式。
2. SD接口支持1bit data和4bit data模式：
3. 1bit data模式：串行数据通过一根DAT线传输，一个字节数据需8个SD时钟
4. 4bit data模式：串行数据通过四根DAT线传输，一个字节数据需2个SD时钟
5. SD接口支持高速模式和低速模式，最高时钟速度可以达到50MHz。
6. SD接口支持命令DMA和数据DMA，两个DMA时独立的，即可以同时做DMA

18.2 数字模块控制寄存器

18.2.1 JL_SD0->CON0：sd0 control register 0

Bit	Name	RW	Default	RV	Description
15	DINT	r	0	-	SD数据pending 0: 数据未结束 1: 数据结束
14	CLR_DINT	w	0	1	清空SD数据pending（读为0） 0: N/A 1: 清空
13	LINE4	rw	0	-	4线模式控制位 0: 1线模式 1: 4线模式
12	DATCLK8	rw	0	-	SD发送/接收数据时时钟延长8个CLK 0: 延长关闭 1: 延长打开
11	DATCRC	r	0	-	接收数据的CRC标志位 0: 接收数据的响应CRC正常 1: 接收数据出错，CRC错误
10-8	SDDMODE	w	0x0	-	SD数据模式（kickstart） 000：no operation 100：发送数据，不检查“busy”位 101：发送数据，检查“busy”位 110：接收数据，不检查“busy”位 111：接收数据，检查“busy”位

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
7	CINT	r	0	-	SD命令pending 0: 命令未结束 1: 命令结束
6	CLR_CINT	w	0	-	清空SD命令pending（读为0） 0: N/A 1: 清空
5	TIMEOUT	r	0	-	命令响应超时标志位 0: 命令响应正常 1: 命令响应超时
4	CMDCLK8	rw	0	-	SD发送/接收命令时时钟延长8个CLK 0: 延长关闭 1: 延长打开
3	CMDCRC	r	0	-	CMDCRC：接收响应的CRC标志位 0: 接收响应正确，CRC正确 1: 接收响应出错，CRC错误
2-0	SDCMODE	w	0x0	-	SD命令模式(kickstart) 000: no operation 001: send command, receive 6-byte response, with check busy 010: send command, receive 17-byte response, with check busy 011: send command, without receive response, with check busy 101: send command, receive 6-byte response, without check busy 110: send command, receive 17-byte response, without check busy 111: send command, without receive response, without check busy 上面后六种命令模式设置后，sdc控制器会进入命令收发状态

18.2.2 JL_SD0->CON1：sd0 control register 1

Bit	Name	RW	Default	RV	Description
15-8	SD_BAUD	rw	0x0	-	SD_BAUD：SD波特率 SD波特率=Fsys/(SD_BAUD+1)
7	DATIE	rw	0	-	DATIE：SD数据中断允许 0: 不允许 1: 允许
6	CMDIE	rw	0	-	CMDIE：SD命令中断允许 0: 不允许 1: 允许

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
5	CLKALL	rw	0	-	CLKALL：SD时钟开关 0: SD时钟在不传送命令和数据时关闭 1: SD时钟常开
4	RESERVED	-	-	-	预留
3-1	CRCSTA	r	0x0	-	CRCSTA：CRS State 详细请查阅SD spec
0	SDCEN	rw	0	-	SDCEN：SD控制器允许位 0: SD控制器关闭 1: SD控制器打开

18.2.3 JL_SD0->CON2：sd0 control register 2

Bit	Name	RW	Default	RV	Description
15-9	RESERVED	-	-	-	预留
8-0	SDDCNT	rw	0x0	-	SDDCNT: 数据读写数目 000: 1byte 001: 2byte 002: 3byte . . 1ff:512byte

18.2.4 JL_SD0-> CTU_CON：sd0 continue control register

Bit	Name	RW	Default	RV	Description
15-11	RESERVED	-	-	-	预留
10-8	SDDMODE_KEEP	rw	0x0	-	SDDMODE_KEEP： SD连续数据读写模式 （连续模式开始后会多次写进SDDMODE, 不是kickstart，kictstart 是写SD_CTU_CNT） 000：N/A 100：发送数据，不检查“busy”位 101：发送数据，检查“busy”位 110：接收数据，不检查“busy”位 111：接收数据，检查“busy”位
7	CTU_PND	r	0	-	CTU_PND： SD连续读写结束标志 0: 未结束 1: 结束
6	CLR_CTU_PND	w	0	-	CLR_CTU_PND：清空SD连续读写结束标志（读为0）【注意】：先清SD数据pending, 再清这里） 0: N/A 1: 清空

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
5	CTU_ERR	r	0	-	CTU_ERR： SD连续读写出错标志 0: 正确 1: 出错
4	CLR_CTU_ERR	w	0	-	CLR_CTU_ERR： 清空SD连续读写出错标志（读为0） （【注意】：先清SD数据pending, 再清这里） 0: N/A 1: 清空
3	CTU_BUSY	r	0	-	CTU_BUSY：SD数据连续读写状态 0: 空闲 1: 忙
2	CTU_PND_IE	rw	0	-	CTU_PND_IE： SD读写结束中断允许 0: 不允许 1: 允许
1	CTU_ERR_IE	rw	0	-	CTU_ERR_IE： SD读写出错中断允许（出错后会打断数据传输） 0: 不允许 1: 允许
0	SD_CTU_EN	rw	0	-	SD_CTU_EN： SD 数据多个BLOCK读写使能 0: 关闭 1: 打开

18.2.5 JL_SD0-> CTU_CNT：sd0 continual transfer counter register

Bit	Name	RW	Default	RV	Description
15-0	CTU_CNT	rw	0x0	-	SD 数据连续读写模式计数器（写寄存器kictstart数据传输）： 0：开始1次SD数据读写 1：开始2次SD数据读写 2：开始3次SD数据读写 …… 0xffff：开始65536次SD数据读写 读寄存器可以看到剩下的数据传输次数： 0：不再传输 1：还剩1次传输 2：还剩2次传输 …… 0xffff：还剩65535次传输

18.2.6 JL_SD0-> CPTR：sd0 command pointer register

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
26-0	CPTR	w	0x0	-	SD命令地址

18.2.7 JL_SD0-> DPTR：sd0 data pointer register

Bit	Name	RW	Default	RV	Description
26-0	DPTR	w	0x0	-	SD数据地址

18.3 配置流程示例

18.3.1 发送命令、接收响应流程

1. 配置SD_CON0和SD_CON1进行初始化；
2. 往memory中写入长度为40bit的命令（实际命令长度为48bit，其中8bit是CRC和结束位由硬件自动进行计算并补齐），然后将数据的首地址配置给SDCPTR。（可将命令写入数组中，然后将数组首地址配置给SDCMDPTR，见2. SDCPTR的CMD responses 排列示例（CMD3））；
3. 配置SDCMODE（SD_CON0[2:0]）进行kickstart，开始发送命令；
4. 等待PENDING（查询CINT（SD_CON0[7]）），或等待中断到来；
5. 配置CLR_CINT（SD_CON0[6]），清除PENDING；
6. 查询CMDCRC（SD_CON0[3]），确认接收的响应正确；
7. 查看接收的响应。

18.3.2 发送数据流程（单块写CMD24）

1. 配置SD_CON0和SD_CON1进行初始化；
2. 配置SD_CON2进行配置将要发送数据的块长度；
3. 往memory中写入将要发送的数据，然后将数据的首地址配置给SDDPTR；
4. 配置SDDMODE（SD_CON0[10:8]）进行kickstart，开始发送数据；
5. 等待PENDING（查询DINT（SD_CON0[15]）），或等待中断到来；
6. 配置CLR_DINT（SD_CON0[14]），清除PENDING；
7. 查询CRCSTA（SD_CON1[3:1]），确认发送的数据正确。

18.3.3 接收数据流程（单块读CMD17）

1. 配置SD_CON0和SD_CON1进行初始化；
2. 配置SD_CON2进行配置将要接收数据的块长度；
3. 配置SDDPTR为数据保存在memory中的首地址；
4. 配置SDDMODE（SD_CON0[10:8]）进行kickstart，开始接收数据；

珠海市杰理科技股份有限公司

5. 等待PENDING（查询DINT（SD_CON0[15]）），或等待中断到来；
6. 配置CLR_DINT（SD_CON0[14]），清除PENDING;
7. 查询DATCRC（SD_CON0[11]），确认接收的数据正确；
8. 查看接收的数据。

【注意】：进行单块读CMD17时，需先进行kickstart接收数据，然后发送命令，最后等待数据PENDING，即在上述流程4和5之间进行发送命令。

18.3.4 发送数据流程（多块写CMD25）

1. 配置SD_CON0、SD_CON1和SD_CTU_CON进行初始化；
2. 配置SD_CON2为将要发送数据的块长度，配置SD_CTU_CNT为将要发送数据的块数量；
3. 往memory中写入将要发送的数据，然后将数据的首地址配置给SDDPTR；
4. 配置SDDMODE_KEEP（SD_CTU_CON[10:8]）进行kickstart，开始发送数据；
5. 等待PENDING（查询CTU_PND（SD_CTU_CON[7]）），或等待中断到来；
6. 配置CLR_CTU_PND（SD_CTU_CON[6]），清除PENDING;
7. 查询CTU_ERR（SD_CTU_CON[5]），确认发送数据过程没有发生错误（发送各块数据返回的CRC状态有一个错误都会标志在该位）。

18.3.5 接收数据流程（多块写CMD18）

1. 配置SD_CON0、SD_CON1和SD_CTU_CON进行初始化；
2. 配置SD_CON2为将要接收数据的块长度，配置SD_CTU_CNT为将要接收数据的块数量；
3. 配置SDDPTR为数据保存在memory中的首地址；
4. 配置SDDMODE_KEEP（SD_CTU_CON[10:8]）进行kickstart，开始接收数据；
5. 等待PENDING（查询CTU_PND（SD_CTU_CON[7]）），或等待中断到来；
6. 配置CLR_CTU_PND（SD_CTU_CON[6]），清除PENDING;
7. 查询CTU_ERR（SD_CTU_CON[5]），确认接收数据过程没有发生错误（接收各块数据的CRC有一个错误都会标志在该位）；
8. 查看接收的数据。

【注意】：进行多块读CMD18时，需先进行kickstart接收数据，然后发送命令，最后等待数据PENDING，即在上述流程4和5之间进行发送命令。

18.4 DEMO CODE

CMD responses 排列示例（CMD3）：

```
u32 __attribute__ ((aligned (16))) cmd_str[6];
u32 rca;
//send cmd
```

珠海市杰理科技股份有限公司

```
cmd_str[0] = ((0x40 + 3));
cmd_str[1] = 0x0;
JL_SD0->CPTR = (volatile u32)cmd_str;
……
//obtain respond
sd0_cmd_finish_check();
rca = cmd_str[1] >> 24;
rca |= cmd_str[2] << 8;
rca &= 0x0000ffff;
```

cmd_str[0]	**Cmd send byte 3**	**Cmd send byte 2**	**Cmd send byte 1**	**Cmd send byte 0**
cmd_str[1]	Cmd res byte 1	Cmd res byte 0	Cmd send byte 5	Cmd send byte 4
cmd_str[2]	Cmd res byte 5	Cmd res byte 4	Cmd res byte 3	Cmd res byte 2
cmd_str[3]	Cmd res byte 9	Cmd res byte 8	Cmd res byte 7	Cmd res byte 6
cmd_str[4]	Cmd res byte 13	Cmd res byte 12	Cmd res byte 11	Cmd res byte 10
cmd_str[5]		**Cmd res byte 16**	**Cmd res byte 15**	**Cmd res byte 14**

（本质是接收响应的memory地址紧接在发送命令的memory地址后面）

珠海市杰理科技股份有限公司

19 SPI

19.1 概述

SPI接口是一个标准的遵守SPI协议的串行通讯接口，在上面传输的数据以Byte（8bit）为最小单位，且永远是MSB在前。

SPI接口支持主机和从机两种模式。

主机：SPI 接口时钟由本机产生，提供给片外SPI设备使用。

从机：SPI接口时钟由片外 SPI设备产生，提供给本机使用。

工作于主机模式时，SPI接口的驱动时钟可配置，范围为 系统时钟~系统时钟/256。

工作于从机模式时，SPI接口的驱动时钟频率无特殊要求，但数据速率需要进行限制，否则易出现接收缓冲覆盖错误，在系统不繁忙情况下可以接近系统时钟速率。

SPI接口可独立地选择在SPI时钟的上升沿或下降沿更新数据，在SPI时钟的上升沿或下降沿采样数据。

SPI接口支持单向（Unidirection）和双向（Bidirection）模式

单向模式：使用SPICK和SPIDAT两组连线，其中SPIDAT为双向信号线，同一时刻数据只能单方向传输。

双向模式：使用SPICK，SPIDI和SPIDO三组连线，同一时刻数据双向传输。但DMA不支持双向数据传输，当在本模式下使能DMA时，也只有一个方向的数据能通过DMA和系统进行传输。

SPI单向模式支持1bit data、2bit data和4bit data模式，即：

1bit data模式：串行数据通过一根DAT线传输，一个字节数据需8个SPI时钟。

2bit data模式：串行数据通过两根DAT线传输，一个字节数据需4个SPI时钟。

4bit data 模式：串行数据通过四根DAT线传输，一个字节数据需2个SPI时钟。

SPI双向模式只支持1bit data模式，即：

1bit data模式：串行数据通过两根DAT线进行双向传输，一个字节数据需8个SPI时钟。

SPI接口在发送方向上为单缓冲，在上一次传输未完成之前，不可开始下一次传输。在接收方向上为双缓冲，如果在下一次传输完成时CPU还未取走本次的接收数据，那么本次的接收数据将会丢失。

SPI接口的发送寄存器和接收寄存器在物理上是分开的，但在逻辑上它们一起称为SPIBUF寄存器，使用相同的SFR地址。当写这个SFR地址时，写入至发送寄存器。当读这个SFR地址时，从接收寄存器读出。

SPI传输支持由CPU直接驱动，写SPIBUF的动作将启动一次Byte传输。

SPI传输也支持DMA操作，但DMA操作永远是单方向的，即一次DMA要么是发送一包数据，要么是接收一包数据，不能同时发送并且接收一包数据，即使在双向模式下也是这样。每次DMA操作支持的数据量为1-(2^32-1)Byte。写SPIADR的动作将启动一次DMA传输。

19.2 特殊注意点

珠海市杰理科技股份有限公司

【注意】：该模块所有说明及配置仅作为SPIx模块使用，不适用到SFC中

19.3 数字模块控制寄存器

19.3.1 SPIx_CON: SPIx control register 0

Bit	Name	RW	Default	RV	Description
31-22	RESERVED	-	-	-	预留
21	OF_PND	r	0	-	dma fifo overflow中断，当spi做从机dma接收时，fifo满且dma响应慢， 而新接收的数据到来时导致fifo发出溢出就会产生of_pnd 【注意】：仅做debug使用！！！
20	OF_PND_CLR	w	0	-	清除of_pnd，写1清零
19	OF_IE	rw	0	1	of_pnd使能位
18	UF_PND	r	0	-	dma fifo underflow中断，当spi做从机dma发送时，fifo空且dma响应慢， 而主机端请求新数据时导致fifo读空就会产生uf_pnd 【注意】：仅做debug使用
17	UF_PND_CLR	w	0	-	清除uf_pnd，写1清零
16	UF_IE	rw	0	1	uf_pnd使能位
15	PND	r	0	0	中断请求标志，当1Byte传输完成或DMA传输完成时会被硬件置1。 有3种方法清除此标志 向PCLR写入‘1’ 写SPIBUF寄存器来启动一次传输 写SPICNT寄存器来启动一次DMA
14	CPND	w	0	1	软件在此位写入‘1’将清除PND中断请求标志。
13	IE	rw	0	1	SPI 中断使能 0: 禁止SPI中断 1: 允许中断允许
12	DIR	rw	0	0	在单向模式或DMA操作时设置传输的方向 0: 发送数据 1: 接收数据
11-10	DATW	r	0x0	0x0	SPI数据宽度设置 00: 1bit数据宽度 01: 2bit 数据宽度 10: 4bit数据宽度 11：NA，不可设置为此项
9-8	RESERVED	-	-	-	预留
7	CSID	rw	0	0	SPICS信号极性选择 0: SPICS空闲时为0电平 1: SPICS空闲时为1电平

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
6	CKID	rw	0	0	SPICK信号极性选择 0: SPICK空闲时为0电平 1: SPICK空闲时为1电平
5	UE	rw	0	0	更新数据边沿选择 0: 在SPICK的上升沿更新数据 1: 在SPICK的下降沿更新数据
4	SE	rw	0	0	采样数据边沿选择 0: 在SPICK的上升沿采样数据 1: 在SPICK的下降沿采样数据
3	BDIR	rw	0	0	单向/双向模式选择 0: 单向模式，数据单向传输，同一时刻只能发送或者接收数据。 数据传输方向因收发而改变，所以由硬件控制，不受写IO口DIR影响。 1: 双向模式，数据双向传输，同时收发数据，但DMA只支持一个方向的数据传输。 数据传输方向设置后不改变，所以由软件控制，通过写IO口DIR控制。
2	CSE	rw	0	1	SPICS信号使能，always set为1
1	SLAVE	rw	0	0	从机模式
0	SPIEN	rw	0	0	SPI接口使能 0: 关闭SPI接口 1: 打开SPI接口

19.3.2 SPIx_BAUD: SPIx baudrate setting register

Bit	Name	RW	Default	RV	Description
7-0	SPI_BAUD	rw	0x0	0x0	SPI主机时钟设置寄存器 SPICK = system clock / (SPIBAUD + 1)

19.3.3 SPIx_BUF: SPIx buffer register

Bit	Name	RW	Default	RV	Description
7-0	SPI_BUF	rw	0x0	0x0	发送寄存器和接收寄存器共用此SFR地址。 写入至发送寄存器，从接收寄存器读出。

19.3.4 SPIx_ADR: SPIx DMA address register

Bit	Name	RW	Default	RV	Description
31-0	SPI_ADR	rw	0x0	0x0	SPI DMA起始地址寄存器，只写，读出为不确定值

珠海市杰理科技股份有限公司

19.3.5 SPIx_CNT: SPIx DMA counter register

Bit	Name	RW	Default	RV	Description
31-0	SPI_CNT	rw	0x0	0x0	SPI DMA计数寄存器，读出为当下剩余读写数量， 此寄存器用于设置DMA操作的数目（按Byte计） 并启动DMA传输。 如，需启动一次512Byte的DMA传输，写入 0x0200，此写入动作将启动本次传输。

19.3.6 SPIx_CON1: SPIx control1 register

Bit	Name	RW	Default	RV	Description
31-2	RESERVED	-	-	-	预留
4	SPI_9B_DATA	rw	0	-	在9bit模式下，发送命令时，为0； 发送参数/数据时，为1。
3	SPI_9B_MODE	rw	0	-	0：关闭9bit模式 1：打开9bit模式
2	MIX_MODE	rw	0	-	3wire模式混合接线
1-0	SPI_BIT_MODE	rw	0	0	设置spi输入输出位流模式，默认0为标准格式 0：【7,6,5,4,3,2,1,0】 1：【0,1,2,3,4,5,6,7】 2：【3,2,1,0,7,6,5,4】 3：【4,5,6,7,0,1,2,3】

19.4 传输波形



图 1-1 传输波形1

珠海市杰理科技股份有限公司



图 1-2 传输波形2

珠海市杰理科技股份有限公司

20 TIMER

20.1 概述

Timer是一个集合了定时/计数/捕获功能于一体的多功能定时器（计数位宽参见芯片规格）。它的计数时钟驱动源可以选择片内时钟或片外信号。它带有一个可配置的最高达64的异步预分频器，用于扩展定时时间或片外信号的最高频率。同时具有上升沿/下降沿捕获功能，可以方便的对片外信号的高电平/低电平宽度进行测量。

每个Timer 都具有独立的CAP_FLT硬件模块，使能后可用于去除掉从片外进入TIMER CAP 信号上的窄脉冲信号（多用于提升红外接收解码的质量）；CAP FLT模块使用一个固定的时基对TIMER CAP进入的信号进行采样，改变CAP_FLT时基时钟的产生可兼容不同的系统工作状态，也可在一定范围内调整对CAP信号的过滤效果，滤波范围如下：

- 必须连续4次采样均为‘1’时，输出信号才会变为‘1’；
- 必须连续4次采样均为‘0’时，输出信号才会变为‘0’

  脉宽小于3倍时基的窄脉冲将被滤除

TIMER 计数时钟源，CAP_FLT时基时钟源 参见 Clock_system 文档；

20.2 特殊注意点

注意：

1. 该芯片只有3个TIMER，即TIMER0-TIMER2
2. TIMER0-TIMER2 都是16位TIMER

20.3 控制寄存器

寄存器列表	TIMER0	TIMER1	TIMER2
Tx_CON	T0_CON	T1_CON	T2_CON
Tx_CNT	T0_CNT	T1_CNT	T2_CNT
Tx_PRD	T0_PRD	T1_PRD	T2_PRD
Tx_PWM	T0_PWM	T1_PWM	T2_PWM
Tx_IRFLT	T0_IRFLT	T1_IRFLT	T2_IRFLT

20.4 寄存器说明

20.4.1 Tx_CON: timer x control register

Bit	Name	RW	Default	RV	Description
31-20	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
19	RMT_TX	rw	0	-	红外发送模式，需要配合UDMA使用
18	RMT_RX	rw	0	-	红外接收模式，需要配合UDMA使用
17	CSRC_SS	r	0	-	IO输入时钟经tmr_clk同步后时钟
16	DUAL_EDGE_EN	rw	0	-	DUAL_EDGE_EN:双边沿捕获模式，当MODE=2或3时，使能该位即变成双边沿捕获模式，在上沿和下沿会TxCNT的值写入TxPR。
15	PND	r	0	-	PND: 中断请求标志，当timer溢出或产生捕获动作时会被硬件置1，需要由软件清0。
14	PCLR	w	x	-	PCLR: 软件在此位写入‘1’将清除PND中断请求标志。
13-10	SSEL	rw	0x0	-	SSEL3-0: TIMER驱动源选择见图1-2 **【注意】**：选中的时钟需要使用上面PSET分频到(lsb_clk/2)以下！
9	PWM_INV	rw	0	-	PWM_INV: PWM信号输出反向。
8	PWM_EN	rw	0	-	PWM_EN: PWM信号输出使能。此位置1后，相应IO口的功能将会被PWM信号输出替代。
7-4	PSET	rw	0x0	-	PSET3-0: 预分频选择位 0000: 分频倍数为1; 0001: 分频倍数为4; 0010: 分频倍数为16; 0011: 分频倍数为64; 0100: 分频倍数为2; 0101: 分频倍数为8; 0110: 分频倍数为32; 0111: 分频倍数为128; 1000: 分频倍数为256; 1001: 分频倍数为1024; 1010: 分频倍数为4096; 1011: 分频倍数为16384; 1100: 分频倍数为512; 1101: 分频倍数为2048; 1110: 分频倍数为8192; 1111: 分频倍数为32768;
3-2	CAP_FLT_EN	rw	0x0		捕获信号滤波使能（仅捕获模式使用） 0: 从IO 直接输入到TIMER CAP; 1: 从IO 输入后先经过FLT后再到TIMER CAP（需配合IRFLT寄存器使用）

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
1-0	MODE	rw	0x0	-	MODE1-0: 工作模式选择 00: TIMER关闭； 01: 定时/计数模式； 10: IO口上升沿捕获模式（当IO上升沿到来时，把TxCNT的值捕捉到TxPR中）； 11: IO口下降沿捕获模式（当IO下降沿到来时，把TxCNT的值捕捉到TxPR中）。

20.4.2 Tx_CNT: timer x counter register

Bit	Name	RW	Default	Description
15-0	Tx_CNT	rw	x	Timer的计数寄存器

20.4.3 Tx_PR: timer x period register

Bit	Name	RW	Default	Description
15-0	Tx_PR	rw	x	Timer的周期寄存器

在定时/计数模式下，当Tx_CNT == Tx_PR时，Tx_CNT会被清0。

在上升沿/下降沿捕获模式下，TxPR是作为捕获寄存器使用的，当捕获发生时，Tx_CNT的值会被复制到Tx_PR中。而此时Tx_CNT自由的由0->（2^{32}-1）->0计数，不会和Tx_PR进行比较清0。

20.4.4 Tx_PWM: timer x PWM register

Bit	Name	RW	Default	Description
15-0	Tx_PWM	rw	x	Timer的PWM设置寄存器

在PWM模式下，此寄存器的值决定PWM输出的占空比。占空比N的计算公式如下:

$$N = (Tx_PWM / Tx_PR) * 100\%$$

此寄存器带有缓冲，写此寄存器的动作不会导致不同步状态产生的PWM波形占空比瞬间过大或过小的问题

20.4.5 Tx_IRFLT: timer x PWM register

Bit	Name	RW	Default	Description

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	Description
7-4	PSEL	rw	x	PSEL[3-0]: 时基发生器分频选择 0000: 分频倍数为1； 0001: 分频倍数为2； 0011: 分频倍数为8； 0100: 分频倍数为16； 0101: 分频倍数为32； 0110: 分频倍数为64； 0111: 分频倍数为128； 1000: 分频倍数为256； 1001: 分频倍数为512； 1010: 分频倍数为1024； 1011: 分频倍数为2048； 1100: 分频倍数为4096； 1101: 分频倍数为8192； 1110: 分频倍数为16384； 1111: 分频倍数为32768；
3-2	TSRC	rw	x	TSRC[1-0]: 时基发生器驱动源选择，见Clock_System 文档
1	RESERVED	-	-	预留
0	FLT_EN	rw	0	FLT_EN: FLT使能 0: 关闭IRFLT; 1: 打开IRFLT；;

PSEL选定的分频倍数N和TSRC选定的驱动时钟的周期Tc共同决定了IRFLT用于采样信号的时基Ts:

Ts = Tc * N

如选择24MHz的时基时钟，并且分频倍数为512时，Ts = 21.3us，所有小于(21.3*3=63.9us)的窄脉冲信号，均会被滤除；

20.5 概述

支持接收带循环Buffer的DMA模式和普通模式。

UART在DMA接收的时候有一个循环Buffer，UTx_RXSADR表示它的起始，UTx_RXEADR表示它的结束。同时，在接收过程中，会有一个超时计数器（UTx_OTCNT），如果在指定的时间里没有收到任何数据，则超时中断就会产生。超时计数器是在收到数据的同时自动清空。

20.6 特殊注意点

【注意】：

1. OT_PND触发流程，满足一下（1-4）顺序，则可产生OT_PND:
   (1). 写UTx_OTCNT，数值不为0启动OT功能；
   (2). 收到n个byte数据；
   (3). 从最后一个下降沿开始，等待OT超时（每来一个下降沿都会重新计时，时钟与接收baud_clk一致）；
   (4). 当OTCNT与超时时间相等，OT_PND置1（只能通过CLR_OTPND清零）。

珠海市杰理科技股份有限公司

2. 读接收的数据数量时，先将RDC该bit写1，接着asm(“csync”)清空流水线，然后软件查询RDC_OVER置1，置1后即可读取HRXCNT数值，RDC_OVER只在RDC写1之后生效，平常为无效状态（不管0或1）；

3. JL_UART1 为 全功能UART，支持DMA和硬件流控功能

20.7 数字模块控制寄存器

20.7.1 TX_CON0: uart tx control register 0

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15	TPND	r	1	-	TPND:TX Pending
14	RESERVED	-	-	-	预留
13	CLRTPND	w	0	-	CLRTPND： 清空TX Pending
12-3	RESERVED	-	-	-	预留
2	TXIE	rw	0	1	TXIE:TX中断允许 当TX Pending为1，而且TX中断允许为1， 则会产生中断
1	RESERVED	-	-	-	预留
0	UTTXEN	rw	0	1	UTTXEN:UART模块发送使能

20.7.2 RX_CON0: uart rx control register 0

Bit	Name	RW	Default	RV	Description
31-15	RESERVED	-	-	-	预留
14	RPND	r	0	-	RPND:RX Pending& Dma_Wr_Buf_Empty，数据接收不完Pending不会为1
13	RESERVED	-	-	-	预留
12	CLRRPND	w	0	-	CLRRPND： 清空 RX Pending
11	OTPND	r	0	-	OTPND:OverTime Pending
10	CLR_OTPND	w	0	-	CLR_OTPND: 清空OTPND
9	RESERVED	-	-	-	预留
8	RDC_OVER	r	0	-	用于判断写RDC后数据是否已存入内存标志， RDC写1时会清零，当数据存入内存后置1。

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
7	RDC	w	0	-	RDC： 写1时，将已经收到的数目写到UTx_HRXCNT，已收到的数目清零写0无效
6	RX_MODE	rw	0	-	RXMODE（*）： 读模式选择 0: 普通模式，不用DMA； 1: DMA模式。
5	OT_IE	rw	0	1	OTIE:OT中断允许 0:不允许； 1: 允许。
4	DIVS	rw	0	-	DIVS:前3分频选择，0为4分频，1为3分频
3	RXIE	rw	0	1	RXIE:RX中断允许 当RX Pending为1，而且RX中断允许为1，则会产生中断
2	RESERVED	-	-	-	预留
1	UTRXEN	rw	0	1	UTRXEN:UART模块接收使能
0	RESERVED	-	-	-	预留

20.7.3 TX_CON1: uart tx control register 1

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15	CTSPND	r	0	0	CTSPND: CTS中断pending
14	RESERVED	-	-	-	预留
13	CLR_CTSPND	w	0	-	CLR_CTSPND：清除CTS pending
12-10	RESERVED	-	0	-	预留
9	TX_INV	rw	0	0	Tx发送数据电平取反 0：不取反 1：取反
8	RESERVED	-	-	-	预留
7	CTS_INV	rw	0	-	CTS流控有效电平选择（对方允许我方发送数据） 0：高电平有效 1：低电平有效
6-4	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
3	CTSIE	rw	0	-	CTSIE: CTS中断使能 0：禁止中断； 1：中断允许
2	CTSE	rw	0	-	CTSE:CTS使能 0：禁止CTS硬件流控制 1： 允许CTS硬件流控制
1-0	RESERVED	-	0	-	预留

20.7.4 RX_CON1: uart rx control register 1

Bit	Name	RW	Default	RV	Description
31-15	RESERVED	-	-	-	预留
14	RTSPND	r	0	0	RTSPND: RST pending
13	RESERVED	-	-	-	预留
12	CLR_RTSPND	w	0	-	CLRRTS： 清除RTS 0: N/A 1: 清空RTS
11-9	RESERVED	-	0	-	预留
8	RX_INV	rw	0	0	Rx接收数据电平取反 0：不取反 1：取反
7	RESERVED	-	-	-	预留
6	RTS_INV	rw	0	-	RTS流控有效电平选择（允许对方发送数据） 0：高电平有效 1：低电平有效
5	RX_BYPASS	rw	0	1	Rx接收数据通路直通使能 0：滤波输入 1：直通输入
4	RX_DISABLE	rw	0	0	关闭数据接收 0：开启输入（正常模式） 1：关闭输入（输入固定为1）
3-1	RESERVED	-	-	-	预留
0	RTSE	rw	0	-	RTSE:RTS使能 0: 禁止RTS硬件流控制 1: 允许RTS硬件流控制

20.7.5 UTx_CON2: uart x control register 2

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
15-3	RESERVED	-	-	-	预留
8	CHK_PND	r	0	-	校验中断标志
7	CLR_CHKPND	w	0	-	校验中断CHK_PND清除，置1清除
6	CHK_IE	rw	0	1	校验中断使能，置1使能
5-4	CHECK_MODE	rw	0	-	校验模式选择： 0：常0 1：常1 2：偶校验 3：奇校验
3	CHECK_EN	rw	0	0	校验功能使能位，置1使能
2	RB8	r	0	0	RB8:9bit模式时，RX接收的第9位
1	RESERVED	-	-	-	预留
0	M9EN	rw	0	0	M9EN：9bit模式使能

20.7.6 UTx_BAUD: uart x baudrate register

Bit	Name	RW	Default	RV	Description
15-0	UTx_BAUD	rw	0x0	0x0	注释如下所示

uart 的UTx_DIV的整数部分

串口频率分频器因子(UTx_DIV)的整数部分

当DIVS=0时，

Baudrate = Freq_sys / ((UTx_BAUD+1) *4 + BAUD_FRAC)

当DIVS=1时，

Baudrate = Freq_sys / ((UTx_BAUD+1) *3 + BAUD_FRAC)
(Freq_sys是apb_clk,指慢速设备总线的时钟，非系统时钟)

20.7.7 UTx_BUF: uart x data buffer register

Bit	Name	RW	Default	RV	Description
31-8	RESERVED	-	0	-	预留
7-0	UT_BUF	rw	0x0	-	uart的收发数据寄存器 写UTx_BUF可启动一次发送； 读UTx_BUF可获得已接收到的数据。

20.7.8 UTx_TXADR: uart x TX DMA buffer register

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
31-28	RESERVED	-	0	-	预留
27-0	UTx_TXADR	rw	0x0	0x0	DMA发送数据的指针 写入时作为DMA发送数据的起始地址，读出时时DMA正在操作的位置

UTx_TXADR的读出值不是操作的实时地址

20.7.9 UTx_TXCNT: uart x TX DMA counter register

Bit	Name	RW	Default	RV	Description
31-0	UTx_TXCNT	rw	0x0	0x0	写UTx_TXCNT，控制器产生一次DMA的操作，同时清空中断（**写该寄存器需要开启RX_EN才有效**）， 当uart需要发送的数据达到UTx_TXCNT的值， 控制器会停止发送数据的操作，同时产生中断（UTx_CON[15]）。

20.7.10 UTx_RXCNT: uart x RX DMA counter register

Bit	Name	RW	Default	RV	Description
31-0	UTx_RXCNT	rw	0x0	0x0	写入UTx_RXCNT会清零该寄存器，读出UTx_RXCNT为当前接收的字节数量。控制器产生一次DMA的操作， 同时清空中断， 当uart需要接收的数据达到UTx_RXCNT的值， 控制器会停止接收数据的操作，同时产生中断（UTx_CON[14]）。

20.7.11 UTx_RXSADR: uart x RX DMA start address register

Bit	Name	RW	Default	RV	Description
31-28	RESERVED	-	0	-	预留
27-0	UTx_RXSADR	rw	0x0	0x0	DMA接收数据时，循环buffer的开始地址， 需4byte地址对齐

20.7.12 UTx_RXEADR: uart x RX DMA end address register

Bit	Name	RW	Default	RV	Description
31-28	RESERVED	-	0	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
27-0	UTx_RXEADR	rw	0x0	0x0	DMA接收数据时，循环buffer的结束地址。 需4byte地址对齐 【注意】：UTx_RXSADR=UTx_RXEADR时没有循环buffer，接收地址会递增

20.7.13 UTx_HRXCNT: uart x have RX DMA counter register

Bit	Name	RW	Default	RV	Description
31-0	UTx_HRXCNT	r	0x0	0x0	当设这RDC（UTx_CON[7]）=1时， 串口设备会将当前总共收到的字节数记录到UTx_HRXCNT里。

20.7.14 UTx_OTCNT: uart x Over Timer counter register

Bit	Name	RW	Default	RV	Description
31-0	UTx_OTCNT	rw	0x0	0x0	设置串口设备在等待RX下降沿的时间， 在设置的时间内没收到RX下降沿，则产生OT_PND Time(ot)= Time(uart_clk) * UTx_OTCNT; 例如：接收uart_clk的频率为10MHz，UTx_OTCNT = 10, 那么，OT的时间就为1ms

20.7.15 UTx_ERR_CNT: uart x error byte counter register

Bit	Name	RW	Default	RV	Description
31-0	UTx_ERR_CNT	r	0x0	-	校验错误数量计数，当打开CHECK_EN后， 当第一次校验出错时， 该寄存器会记录当前byte对应的数量。 【注意】：只记录第一次出错的数量，清除CHK_PND会重新记录。 若清除CHK_PND后，没有出现新的校验错误数据，则该寄存器会一直保持上一次记录的错误数量计数数据。

珠海市杰理科技股份有限公司

21 UDMA

21.1 概述

基础直接存储器存取 (Ultimate Direct Memory Access, UDMA) 用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。无须CPU干预，数据都可以通过DMA进行快速地传输。这样节省的CPU资源可供其它操作使用。

21.2 主要特性

UDMA有以下特性：

1. 通道个数可配，每个通道支持8个外设源。
2. 4级可配优先级：最高、高、中等、低。
3. 相同优先级通道的仲裁方式：轮询仲裁。
4. 源和目标数据区的数据宽度各自可配（8bit/16bit/32bit）。
5. 每个通道都有4个事件标志：单次传输/每次循环传输一半、单次传输/每次循环传输完成、总循环传输完成以及配置异常；可用于中断。
6. 传输数据量可编程；最大传输数据量：65535。
7. 在源地址和目标地址符合所配的数据宽度时，可以设定任意的传输数目。
8. 支持指针增量模式/固定地址模式。
9. 支持循环传输模式/正常传输模式。循环模式支持最大循环次数：65535。
10. 当传输出错时，相应通道使能位将被硬件清零。
11. 每个通道支持软件触发的DMA传输，可用于M2M传输。
12. 支持位封装模式（M2M）/零扩展模式/符号扩展模式。

21.3 DMA功能说明

21.3.1 结构图

珠海市杰理科技股份有限公司



图 1-1 UDMA结构图

图1-1从左到右显示了UDMA中DMA传输所经过的各个过程：

1. 每组dma通道有8个外设源，通过寄存器选择出一个外设源；
2. 寄存器配置传输通道的信息，包括源地址CHX_SADR、目标地址CHX_DADR、控制寄存器DMA_CON0和控制寄存器DMA_CON1；
3. 根据各个通道的DMA配置情况，在通道使能的情况下，开始P2M/M2P/P2P/M2M的传输；
4. 每组DMA通道将产生一组cbn形式的读总线和写总线。所有读总线和写总线将进入仲裁器进行仲裁，最终得到一组读总线和一组写总线。
5. 每组DMA通道在得到仲裁许可之后，读总线将从源内存读取数据并存入通道的FIFO，在外设模式下DMA控制器根据外设的请求，或在M2M模式下DMA自身产生的请求，往目的内存发出写总线信息，完成写操作。

21.3.2 通道信号选择

每个DMA通道可硬件连接8个外设源。一个DMA通道同时只能选择一个外设源进行传输，可通过寄存器DMA_CON0的DMA_SEL位选择对应外设源。

珠海市杰理科技股份有限公司



图 1-2 通道信号选择

附录为本项目DMA硬件映射。

21.3.3 通道仲裁

UDMA中提供了4个可配的优先级：特高优先级、高优先级、中优先级和低优先级。相同优先级下的不同通道，将根据轮询规则进行仲裁，保证不会有某个通道长时间占据总线的情况出现。

21.3.4 指针递增

根据DMA_CON0的SCR_MODE和DCR_MODE，可以分别控制源地址和目标地址是否自动向后递增或保持常量。若设置为地址自增，则在每一次完成传输之后都将自动增加所设数据位宽对应的增量。若数据位宽为8，则地址增量为1；若数据位宽为16，则地址增量为2；若数据位宽为32，则地址增量为4。

21.3.5 循环模式

循环模式可用于处理循环缓冲区和连续数据流（例如 ADC 扫描模式）。可以使用DMA_CON0中的CYC_MODE来使能循环模式。

循环模式分为无线循环和可配次数循环。无线循环功能需要配置DMA_CON0的INF_MODE为1，配置后会一直不断循环执行DMA传输。可配次数循环功能需要将DMA_CON0的INF_MODE配为0，并且配置DMA_CON1中的CYC_TIME为需要循环的次数。当循环次数达到预设的值时，DMA传输停止。

当激活循环模式时，要传输的数据项的数目在数据流配置阶段自动用设置的初始值进行加载，并继续响应 DMA 请求。

21.3.6 传输方式

21.3.6.1 外设传输模式（P2M/M2P/P2P）

使能这种模式时，外设的每一次请求，数据流会启动数据源到FIFO的传输，当FIFO饱和或者读到的数据已满足目标内存位宽时，将会启动FIFO到目标内存的传输。

如果传输次数达到预定数量，则传输终止，并且通道的DMA_EN会有硬件自动清零。

珠海市杰理科技股份有限公司

21.3.6.2 存储器传输模式（M2M）

DMA通道在没有外设请求触发的情况下，可以用于进行存储器到存储器之间的传输。

通过将配置DMA_CON0的DMA_EN和DMA_TYPE来使能数据流时，数据流会立即开始填充FIFO。在FIFO中已经存入数据后，FIFO的内容便会移出，并存储到目标中。

如果传输次数达到预定数量，则传输终止，并且通道的DMA_EN会有硬件自动清零。

21.3.7 可编程数据位宽、扩展模式、字节序

在源地址和目标地址配置符合对齐要求的情况下（即32位数据位宽要求地址以word为单位对齐，16位数据位宽要求地址以half-word为单位对齐，8为数据位宽要求地址以byte为单位对齐），源内存地址、目标内存地址以及传输数量可以任意配置，DMA控制器会根据配置的扩展模式，自动对数据进行扩展并更新地址，以实现正确读写内存的目的。扩展模式可由EXT_MODE配置。

21.3.7.1 位封装模式（M2M）

只有M2M支持位封装模式。在位封装模式下，DMA_SIZE的单位为“byte”，即从源内存读取DMA_SIZE个byte的数据写到目标地址。可以设置任意源/目标位宽组合，任意传输byte数目。DMA从源内存读取数据后，按先后顺序将读到的数据以小端模式排序写入目标内存。

表1-1列举了在位封装模式下，不同数据位宽和传输数量组合情况下dma控制器对源内存和目标内存的读写情况。

表 1-1 位封装模式（M2M）

源内存数据位宽	目的内存数据位宽	传输数量	源内存地址与数据	传输操作	目标内存 地址与数据
8	8	4	@s_0x0/B0 @s_0x1/B1 @s_0x2/B2 @s_0x3/B3	1、 从@s_0x0读取B0，将B0写入@d_0x0 2、 从@s_0x1读取B1，将B1写入@d_0x1 3、 从@s_0x2读取B2，将B2写入@d_0x2 4、 从@s_0x3读取B3，将B3写入@d_0x3	@d_0x0/B0 @d_0x1/B1 @d_0x2/B2 @d_0x3/B3
8	16	4	@s_0x0/B0 @s_0x1/B1 @s_0x2/B2 @s_0x3/B3	1、 从@s_0x0读取B0，从@s_0x1读取B1，将B1B0写入@d_0x0 2、 从@s_0x2读取B2，从@s_0x3读取B3，将B3B2写入@d_0x2	@d_0x0/B1B0 @d_0x2/B3B2

珠海市杰理科技股份有限公司

源内存数据位宽	目的内存数据位宽	传输数量	源内存地址与数据	传输操作	目标内存 地址与数据
8	32	4	@s_0x0/B0 @s_0x1/B1 @s_0x2/B2 @s_0x3/B3	1、 从@s_0x0读取B0，从@s_0x1读取B1，从@s_0x2读取B2，从@s_0x3读取B3，将B3B2B1B0写入@d_0x0	@d_0x0/B3B2B1B0
16	8	4	@s_0x0/B1B0 @s_0x2/B3B2	1、 从@s_0x0读取B1B0，将B0写入@d_0x0 2、 从@s_0x0读取B1B0，将B1写入@d_0x1 3、 从@s_0x2读取B3B2，将B2写入@d_0x2 4、 从@s_0x2读取B3B2，将B3写入@d_0x3	@d_0x0/B0 @d_0x1/B1 @d_0x2/B2 @d_0x3/B3
16	16	4	@s_0x0/B1B0 @s_0x2/B3B2	1、 从@s_0x0读取B1B0，将B1B0写入@d_0x0 2、 从@s_0x2读取B3B2，将B3B2写入@d_0x2	@d_0x0/B1B0 @d_0x2/B3B2
16	32	4	@s_0x0/B1B0 @s_0x2/B3B2	1、 从@s_0x0读取B1B0，从@s_0x2读取B3B2，将B3B2B1B0写入@d_0x0	@d_0x0/B3B2B1B0
32	8	4	@s_0x0/B3B2B1B0	1、 从@s_0x0读取B3B2B1B0，将B0写入@d_0x0 2、 从@s_0x0读取B3B2B1B0，将B1写入@d_0x1 3、 从@s_0x0读取B3B2B1B0，将B2写入@d_0x2 4、 从@s_0x0读取B3B2B1B0，将B3写入@d_0x3	@d_0x0/B0 @d_0x1/B1 @d_0x2/B2 @d_0x3/B3

珠海市杰理科技股份有限公司

源内存数据位宽	目的内存数据位宽	传输数量	源内存地址与数据	传输操作	目标内存 地址与数据
32	16	4	@s_0x0/B3B2B1B0	1、 从@s_0x0读取B3B2B1B0，将B1B0写入@d_0x0 2、 从@s_0x0读取B3B2B1B0，将B3B2写入@d_0x2	@d_0x0/B1B0 @d_0x2/B3B2
32	32	4	@s_0x0/B3B2B1B0	1、 从@s_0x0读取B3B2B1B0，将B3B2B1B0写入@d_0x0	@d_0x0/B3B2B1B0

【注意】

1. 上表中传输数量的单位是byte，源内存地址与目标内存地址以byte为单位。
2. 只有M2M传输支持位封装模式。
3. 当传输数量与目标内存数据位宽不对齐时，例如16to32的传输中，传输数量为3byte，则DMA的操作流程为：从@s_0x0读取B1B0，从@s_0x1读取B3B2，将B2B1B0写入@d_0x0，而@d_0x0的最高byte数据不会被改变。即：传输数量设置多少byte，就只会写入多少byte的数据。

21.3.7.2 零扩展模式

在零扩展模式下，DMA_SIZE的单位为“次”，即从源内存读取DMA_SIZE次数据写到目标地址。可以设置任意源/目标位宽组合，任意传输次数。DMA从源内存读取数据后，将对数据进行零扩展后再写入目标内存。

表1-2列举了在零扩展模式下，不同数据位宽和传输数量组合情况下dma控制器对源内存和目标内存的读写情况。

表 1-2 零扩展模式

源内存数据位宽	目的内存数据位宽	传输数量	源内存地址与数据	传输操作	目标内存地址与数据
8	8	4	@s_0x0/B0 @s_0x1/B1 @s_0x2/B2 @s_0x3/B3	1、 从@s_0x0读取B0，将B0写入@d_0x0 2、 从@s_0x1读取B1，将B1写入@d_0x1 3、 从@s_0x2读取B2，将B2写入@d_0x2 4、 从@s_0x3读取B3，将B3写入@d_0x3	@d_0x0/B0 @d_0x1/B1 @d_0x2/B2 @d_0x3/B3

珠海市杰理科技股份有限公司

源内存数据位宽	目的内存数据位宽	传输数量	源内存地址与数据	传输操作	目标内存地址与数据
8	16	4	@s_0x0/B0 @s_0x1/B1 @s_0x2/B2 @s_0x3/B3	1、从@s_0x0读取B0，将00B0写入@d_0x0 2、从@s_0x1读取B1，将00B1写入@d_0x2 3、从@s_0x2读取B2，将00B2写入@d_0x4 4、从@s_0x3读取B3，将00B3写入@d_0x6	@d_0x0/00B0 @d_0x2/00B1 @d_0x4/00B2 @d_0x6/00B3
8	32	4	@s_0x0/B0 @s_0x1/B1 @s_0x2/B2 @s_0x3/B3	1、从@s_0x0读取B0，将000000B0写入@d_0x0 2、从@s_0x1读取B1，将000000B1写入@d_0x4 3、从@s_0x2读取B2，将000000B2写入@d_0x8 4、从@s_0x3读取B3，将000000B3写入@d_0xc	@d_0x0/000000B0 @d_0x4/000000B1 @d_0x8/000000B2 @d_0xc/000000B3
16	8	4	@s_0x0/B1B0 @s_0x2/B3B2 @s_0x4/B5B4 @s_0x6/B7B6	1、从@s_0x0读取B1B0，将B0写入@d_0x0 2、从@s_0x2读取B3B2，将B2写入@d_0x1 3、从@s_0x4读取B5B4，将B4写入@d_0x2 4、从@s_0x6读取B7B6，将B6写入@d_0x3	@d_0x0/B0 @d_0x1/B2 @d_0x2/B4 @d_0x3/B6

珠海市杰理科技股份有限公司

源内存数据位宽	目的内存数据位宽	传输数量	源内存地址与数据	传输操作	目标内存地址与数据
16	16	4	@s_0x0/B1B0 @s_0x2/B3B2 @s_0x4/B5B4 @s_0x6/B7B6	1、从@s_0x0读取B1B0，将B1B0写入@d_0x0 2、从@s_0x2读取B3B2，将B3B2写入@d_0x2 3、从@s_0x4读取B5B4，将B5B4写入@d_0x4 4、从@s_0x6读取B7B6，将B7B6写入@d_0x6	@d_0x0/B1B0 @d_0x2/B3B2 @d_0x4/B5B4 @d_0x6/B7B6
16	32	4	@s_0x0/B1B0 @s_0x2/B3B2 @s_0x4/B5B4 @s_0x6/B7B6	1、从@s_0x0读取B1B0，将0000B1B0写入@d_0x0 2、从@s_0x2读取B3B2，将0000B3B2写入@d_0x4 3、从@s_0x4读取B5B4，将0000B5B4写入@d_0x8 4、从@s_0x6读取B7B6，将0000B7B6写入@d_0xc	@d_0x0/0000B1B0 @d_0x4/0000B3B2 @d_0x8/0000B5B4 @d_0xc/0000B7B6
32	8	4	@s_0x0/B3B2B1B0 @s_0x4/B7B6B5B4 @s_0x8/BbBaB9B8 @s_0xc/BfBeBdBc	1、从@s_0x0读取B3B2B1B0，将B0写入@d_0x0 2、从@s_0x4读取B7B6B5B4，将B4写入@d_0x1 3、从@s_0x8读取BbBaB9B8，将B8写入@d_0x2 4、从@s_0xc读取BfBeBdBc，将Bc写入@d_0x3	@d_0x0/B0 @d_0x1/B4 @d_0x2/B8 @d_0x3/Bc

珠海市杰理科技股份有限公司

源内存数据位宽	目的内存数据位宽	传输数量	源内存地址与数据	传输操作	目标内存地址与数据
32	16	4	@s_0x0/B3B2B1B0 @s_0x4/B7B6B5B4 @s_0x8/BbBaB9B8 @s_0xc/BfBeBdBc	1、从@s_0x0读取B3B2B1B0，将B1B0写入@d_0x0 2、从@s_0x4读取B7B6B5B4，将B5B4写入@d_0x2 3、从@s_0x8读取BbBaB9B8，将B9B8写入@d_0x4 4、从@s_0xc读取BfBeBdBc，将BdBc写入@d_0x6	@d_0x0/B1B0 @d_0x2/B5B4 @d_0x4/B9B8 @d_0x6/BdBc
32	32	4	@s_0x0/B3B2B1B0 @s_0x4/B7B6B5B4 @s_0x8/BbBaB9B8 @s_0xc/BfBeBdBc	1、从@s_0x0读取B3B2B1B0，将B3B2B1B0写入@d_0x0 2、从@s_0x4读取B7B6B5B4，将B7B6B5B4写入@d_0x4 3、从@s_0x8读取BbBaB9B8，将BbBaB9B8写入@d_0x8 4、从@s_0xc读取BfBeBdBc，将BfBeBdBc写入@d_0xc	@d_0x0/B3B2B1B0 @d_0x4/B7B6B5B4 @d_0x8/BbBaB9B8 @d_0xc/BfBeBdBc

21.3.7.3 符号扩展模式

符号扩展模式与零扩展模式类似，区别是符号扩展模式将读到的数据进行符号扩展后再写入到目标内存，此外无其他差异，这里不再赘述。

21.3.8 DMA中断与异常

对于每个DMA通道，可在发生以下事件时产生中断：

- 循环模式下总循环传输完成
- 单次传输/每次循环传输完成
- 单次传输/每次循环传输到一半

在使能对应的中断后，DMA控制器将在满足中断的情况下向CPU发出中断。CPU在处理完中断后，需要往对应的中断清零位置1以清掉中断。

循环模式下，在使能了对应中断后，每一次循环传输将在传输到一半或传输完成时产生中断。如果在循环模式下需要用到中断，请及时响应中断并在响应后清掉中断。

中断事件	中断标志	中断使能控制位	中断清零位

珠海市杰理科技股份有限公司

中断事件	中断标志	中断使能控制位	中断清零位
循环模式下总循环传输完成	DMA_CCIF	DMA_CCIE	DMA_CCFC
单次传输/每次循环传输完成	DMA_TCIF	DMA_TCIE	DMA_TCFC
单次传输/每次循环传输一半	DMA_THIF	DMA_THIE	DMA_THFC

对于每个DMA通道，当发生以下情况之一，并且在异常开关打开的情况下（相关开关见system_EMU.doc），将触发emu异常：

- 在通道使能的情况下配置该通道的SADR/ DADR/ CON1；
- 在通道使能的情况下，SRC_SIZE/DST_SIZE/EXT_MODE配置为0b11；
- 在通道使能的情况下，P2M/M2P/P2P模式下，EXT_MODE配置为0b00；
- 在通道使能的情况下，源/目标内存地址与源/目标内存的数据位宽不对齐。

值得注意的是，不管是否使能了传输完成中断，只要在传输过程中触发传输异常，或者传输完成，dma通道使能将被硬件自动关闭。如果需要再次进行传输，需要重新配置。

21.3.9 DMA传输停止控制

DMA控制器中提供了传输停止的选项。如果在DMA达到配置的传输数据量之前将通道的DMA_STOP置1，则DMA停止传输。传输停止的过程可能要花费一些时间（需要首先完成正在进行的传输）。当传输完全停止时，传输完成标志DMA_TCF将变为1；在循环模式下，循环完成标志DMA_CCF也将变为1。传输停止后，本次DMA实际的传输数量可以通过读取JL_UDMA->JL_UDMA_CHx.CON1，结合配置的数目计算出来。

传输停止功能的加入，可以满足外设传输的数据量的数目未知时的情况。在该情况下，建议将DMA_SIZE配置为最大值，即0xffff，以方便大数据量的传输。

21.3.10 DMA传输配置流程

配置某一DMA通道x时需遵循下面的顺序：

1. 如果使能了通道x，需要读取DMA_EN和DMA_SIZE，若DMA_EN为1且DMA_SIZE不为0，说明此时该通道正在进行DMA传输，此时需要等到传输完成，待其传输完成后，再次读取DMA_SIZE确保为0、DMA_EN为0，才可以进行新的DMA传输配置，或启用DMA传输停止功能，等待DMA_EN为0才可重新配置。
2. 根据对齐要求，配置该通道的源地址CHx_SADR和目标地址CHx_DADR。
3. 配置传输数据量。
4. 外设源选择
5. 配置通道优先级
6. 配置DMA传输类型（1为M2M模式，0为外设传输模式）。
7. 配置INF_MODE（1为无限循环模式，0为可配循环次数模式）。
8. 配置循环次数。
9. 配置循环模式（1为循环模式，0为单次模式）。

珠海市杰理科技股份有限公司

10. 配置源地址和目标地址的地址递增模式（1为地址递增，0为固定地址）。

11. 配置源内存和目标内存的数据位宽。

12. 配置中断使能。

13. 使能DMA通道

【注意】DMA通道使能请在配置完其他寄存器后再使能。

21.4 数字模块控制寄存器

21.4.1 JL_UDMA->JL_UDMA_CHx.SADR：dma通道x源数据区基址寄存器（x为通道序号）

Bit	Name	RW	Default	RV	Description
31-0	CHx_SADR	rw	-	-	通道x源数据区基址

21.4.2 JL_UDMA->JL_UDMA_CHx.DADR：dma通道x目标数据区基址寄存器（x为通道序号）

Bit	Name	RW	Default	RV	Description
31-0	CHx_DADR	rw	-	-	通道x目标数据区基址

21.4.3 JL_UDMA->JL_UDMA_CHx.CON0：dma通道x控制寄存器0（x为通道序号）

Bit	Name	RW	Default	RV	Description
31	DMA_EXCPT	r	0	-	DMA传输异常，触发异常的情况见3.8节
30	DMA_CCF	r	0	-	DMA循环模式下总循环传输完成标志
29	DMA_TCF	r	0	-	DMA单次传输/每次循环传输完成标志
28	DMA_THF	r	0	-	DMA单次传输/每次循环传输一半标志
27	DMA_CCFC	w	0	-	DMA循环模式下总循环传输完成标志清零
26	DMA_TCFC	w	0	-	DMA单次传输/每次循环传输完成标志清零
25	DMA_THFC	w	0	-	DMA单次传输/每次循环传输一半标志清零
24	DMA_CCIE	rw	0	-	DMA循环模式下总循环传输完成中断使能
23	DMA_TCIE	rw	0	-	DMA单次传输/每次循环传输完成中断使能
22	DMA_THIE	rw	0	-	DMA单次传输/每次循环传输一半中断使能
21-18	RESERVED	-	-	-	预留

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
17	INF_MODE	rw	0	-	无限循环模式。在CYC_MODE=1的情况下， INF_MODE=0：可配次数循环； INF_MODE=1：无限循环。
16-15	EXT_MODE	rw	0	-	DMA数据扩展模式选择 00：位封装模式（**只有M2M支持**） 01：0扩展模式 10：符号扩展模式 11：预留
14	DMA_STOP	rw	0	-	DMA传输停止
13-12	DST_SIZE	rw	0	-	目标数据区数据宽度 00：8bit 01：16bit 10：32bit 11：保留
11-10	SRC_SIZE	rw	0	-	源数据区数据宽度 00：8bit 01：16bit 10：32bit 11：保留
9	DCR_MODE	rw	0	-	目标数据区指针自增模式： 0：地址固定 1：地址自增
8	SCR_MODE	rw	0	-	源数据区指针自增模式： 0：地址固定 1：地址自增
7	CYC_MODE	rw	0	-	循环模式 0：非循环模式 1：循环模式
6	DMA_TYPE	rw	0	-	传输类型选择 0：PDMA 1：MDMA 默认为PDMA，支持P2M/M2P/P2P；当该位被置1时为MDMA， SRC_SEL数值多少都无效，并且立刻发出M2M传输。
5-4	DMA_PRI	rw	0	-	通道优先级： 00：低 01：中 10：高 11：最高
3-1	SRC_SEL	rw	0	-	外设源选择
0	DMA_EN	rw	0	-	DMA使能

珠海市杰理科技股份有限公司

21.4.4 JL_UDMA->JL_UDMA_CHx.CON1：dma通道x控制寄存器1（x为通道序号）

Bit	Name	RW	Default	RV	Description
31-16	CYC_TIME	rw	0	-	通道x循环次数。当配置为循环模式时，该寄存器为循环的次数， 每完成一次减1，当值为0时停止循环。若在启动DMA前配置为普 通循环模式，并且将CYC_TIME配置为0，则会传输最大循环次数 （65536）。
15-0	DMA_SIZE	rw	0	-	数据传输数量。在位封装模式下，单位为“byte”，其他模式下单 位为“次”，最大数据传输数量为65535

21.5 DEMO CODE

下面示例为配置DMA通道0并启动位封装模式DMA传输，CPU等待DMA传输完成后再将进行数据比对的例子。

```
void dma_ch0_cfg()
{
JL_UDMA->JL_UDMA_CH0.SADR = 0x300011;    // 设置源地址为0x300011
JL_UDMA->JL_UDMA_CH0.DADR = 0x301002;    // 设置目标地址为0x301002
SFR(JL_UDMA->JL_UDMA_CH0.CON1, 16, 16, 3);// 设置循环次数为3次
SFR(JL_UDMA->JL_UDMA_CH0.CON1, 0, 16, 13); // 设置DMA的传输数据量为13byte
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 1, 3, 1);  // 选择1号外设源
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 4, 2, 3);  // 设置通道优先级为最高
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 6, 1, 0);  // 设置DMA传输为外设传输模式
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 7, 1, 1);  // 设置DMA通道为循环模式
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 8, 1, 1);  // 设置源地址为指针递增模式
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 9, 1, 1);  // 设置目标地址为指针递增模式
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 10, 2, 0); // 设置源内存数据位宽为8
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 12, 2, 1); // 目标内存数据位宽为16
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 15, 2, 0); // 数据扩展模式为位封装模式
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 25, 1, 1); // 使能传输完成中断
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 28, 1, 1); // 使能传输一半中断
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 31, 1, 1); // 使能传输错误中断
SFR(JL_UDMA->JL_UDMA_CH0.CON0, 0, 1, 1);  // 打开DMA通道使能
}

int main(void)
{
  dma_ch0_cfg();
  lp_waiting((int*)(& JL_UDMA->JL_UDMA_CH0.CON0), BIT(30), BIT(28), 34);
  u8 *sptr = (u8 *)0x300011;
  u8 *dptr = (u8 *)0x301002;
  u8 cmp = 0x0;
  for(int i=0; i<13; i++) {
  if(*sptr!=*dptr) cmp++;
    sptr++;
    dptr++;
}
```

珠海市杰理科技股份有限公司

```
if(cmp) printf("DMA transfer data error!!!");
else printf("DMA transfer correct!!!");
}
```

21.6 附录：项目DMA硬件映射

表 1-3 DMA硬件映射

外设源	通道0	通道1
src0	DMA_GEN[0]	DMA_GEN[1]
src1	-	-
src2	-	-
src3	-	-
src4	-	-
src5	-	-
src6	-	-
src7	-	-

21.7 附录：UDMA与DMA_GEN的联动

21.7.1 联动框图



图 1-3 UDMA与DMA_GEN的联动

21.7.2 注意事项

UDMA联动DMA_GEN使用，若在无限循环模式下（CYC_MODE=1并且INF_MODE=1）停止传输，首先应该停止触发，再将UDMA相应通道的DMA_STOP置1。如果先将UDMA相应通道的DMA_STOP置1再停止触发，可能触发DMA_GEN的“触发频率过高”异常。

珠海市杰理科技股份有限公司

22 UDMA_GEN请求发生器

22.1 概述

DMA_GEN请求发生器会在其DMA请求触发输入上出现触发事件后产生 DMA 请求。

DMA_GEN请求发生器在硬件上可配通道数量。DMA请求触发输入并行连接到所有通道。

DMA_GEN请求发生器预留了64个触发源，通道x的 DMA请求触发输入通过寄存器GEN_SEL0和GEN_SEL1选择。

DMA请求触发输入上的触发事件可以是上升沿、下降沿或任一边沿。有效边沿通过GEN_POL字段选择。

触发事件发生后，相应通道开始在其输出上生成 DMA请求。每完成一次DMA 请求（即得到DMA_ACK时），DMA_GEN请求发生器内置的DMA 请求计数器减 1，同时产生下一次DMA请求，直达达到预设的请求数量。

在DMA_GEN请求发生器生成 DMA请求过程中，若有新的请求触发，则触发溢出标志OV_PND会被置1，当对应的中断使能OV_IE为1的前提下，将产生中断请求。当发生触发溢出事件时，说明触发频率过高，DMA_GEN请求发生器来不及响应，使用人员应该通过软件降低触发频率。

22.2 数字模块控制寄存器

1. JL_DMAGEN->JL_DMAGEN_CHx.CON0: dma gererator channel x config register

Bit	Name	RW	Default	RV	Description
31	OV_PND	r	0	-	触发溢出异常标志
30	OV_CLR	w	0	-	触发溢出异常清零
29	OV_IE	rw	0	-	触发溢出异常使能
28-8	RESERVED	-	-	-	预留
7-3	REQ_NUM	rw	0x0	-	一次触发产生的DMA请求数目。 实际上产生的DMA请求数目为REQ_NUM+1；
2-1	GEN_POL	rw	0x0	-	触发极性选择： 00：无触发检测和生成 01：上升沿 10：下降沿 11：上升沿或下降沿
0	GEN_EN	rw	0	-	通道使能

2. JL_DMAGEN->JL_DMAGEN_CHx.SEL0: dma gererator channel x source select register0

Bit	Name	RW	Default	RV	Description
31-0	GEN_SEL0	rw	0	-	GEN_SEL0[31:0]的每一位分别对应选择第31-0号触发源

珠海市杰理科技股份有限公司

3. JL_DMAGEN->JL_DMAGEN_CHx.SEL1: dma gererator channel x source select register1

Bit	Name	RW	Default	RV	Description
31-0	GEN_SEL1	rw	0	-	GEN_SEL1[31:0]的每一位分别对应选择第63-32号触发源

22.3 DEMO CODE

以下例子为DMA_GEN请求发生器联动UDMA进行DMA传输的例子。

```
void dma_ch0_cfg()
{
  JL_UDMA->JL_UDMA_CH0.SADR = 0x3f00000;  // 设置源地址为0x300011
  JL_UDMA->JL_UDMA_CH0.DADR = 0x3f01002;  // 设置目标地址为0x301002
  SFR(JL_UDMA->JL_UDMA_CH0.CON1, 16, 16, 0);// 设置循环次数为0次
  SFR(JL_UDMA->JL_UDMA_CH0.CON1, 0, 16, 16); // 设置DMA的传输数据量为16byte
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 1, 3, 0);  // 选择0号外设源
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 4, 2, 3);  // 设置通道优先级为最高
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 6, 1, 0);  // 设置DMA传输为外设传输模式
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 7, 1, 0);  // 设置DMA通道为单次模式
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 8, 1, 1);  // 设置源地址为指针递增模式
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 9, 1, 1);  // 设置目标地址为指针递增模式
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 10, 2, 2); // 设置源内存数据位宽为32
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 12, 2, 2); // 目标内存数据位宽为32
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 15, 2, 0); // 数据扩展模式为位封装模式
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 25, 1, 1); // 使能传输完成中断
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 28, 1, 0); // 禁用传输一半中断
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 31, 1, 1); // 使能传输错误中断
  SFR(JL_UDMA->JL_UDMA_CH0.CON0, 0, 1, 1);  // 打开DMA通道使能
}

void mian()
{
```

珠海市杰理科技股份有限公司

```
  dma_ch0_cfg();


  JL_DMAGEN->JL_DMAGEN_CH0.SEL1 = 0x0;
  JL_DMAGEN->JL_DMAGEN_CH0.SEL0 = BIT(1);      // 选择触发源1
  SFR(JL_DMAGEN->JL_DMAGEN_CH0.CON0, 1, 2, 1); // 选择上升沿触发
  SFR(JL_DMAGEN->JL_DMAGEN_CH0.CON0, 3,  5, 3); // DMA请求个数为3
  SFR(JL_DMAGEN->JL_DMAGEN_CH0.CON0, 29, 1, 1); // 开启触发溢出异常使能
  SFR(JL_DMAGEN->JL_DMAGEN_CH0.CON0, 0, 1, 1); // 使能DMA请求发生器通道0


  delay(10);
}
```

22.4 附录 DMA_GEN触发源映射

触发源序号	选择控制寄存器	触发源
0	GEN_SEL0[0]	
1	GEN_SEL0[1]	
2	GEN_SEL0[2]	
3	GEN_SEL0[3]	
4	GEN_SEL0[4]	
5	GEN_SEL0[5]	
6	GEN_SEL0[6]	
7	GEN_SEL0[7]	
8	GEN_SEL0[8]	
9	GEN_SEL0[9]	
10	GEN_SEL0[10]	
11	GEN_SEL0[11]	
12	GEN_SEL0[12]	
13	GEN_SEL0[13]	
14	GEN_SEL0[14]	

珠海市杰理科技股份有限公司

触发源序号	选择控制寄存器	触发源
15	GEN_SEL0[15]	
16	GEN_SEL0[16]	
17	GEN_SEL0[17]	
18	GEN_SEL0[18]	
19	GEN_SEL0[19]	
20	GEN_SEL0[20]	
21	GEN_SEL0[21]	
22	GEN_SEL0[22]	
23	GEN_SEL0[23]	
24	GEN_SEL0[24]	
25	GEN_SEL0[25]	
26	GEN_SEL0[26]	
27	GEN_SEL0[27]	
28	GEN_SEL0[28]	
29	GEN_SEL0[29]	
30	GEN_SEL0[30]	
31	GEN_SEL0[31]	
32	GEN_SEL1[0]	
33	GEN_SEL1[1]	
34	GEN_SEL1[2]	
35	GEN_SEL1[3]	
36	GEN_SEL1[4]	
37	GEN_SEL1[5]	
38	GEN_SEL1[6]	
39	GEN_SEL1[7]	
40	GEN_SEL1[8]	
41	GEN_SEL1[9]	

珠海市杰理科技股份有限公司

触发源序号	选择控制寄存器	触发源
42	GEN_SEL1[10]	
43	GEN_SEL1[11]	
44	GEN_SEL1[12]	
45	GEN_SEL1[13]	
46	GEN_SEL1[14]	
47	GEN_SEL1[15]	
48	GEN_SEL1[16]	
49	GEN_SEL1[17]	
50	GEN_SEL1[18]	
51	GEN_SEL1[19]	
52	GEN_SEL1[20]	
53	GEN_SEL1[21]	
54	GEN_SEL1[22]	
55	GEN_SEL1[23]	
56	GEN_SEL1[24]	
57	GEN_SEL1[25]	
58	GEN_SEL1[26]	
59	GEN_SEL1[27]	
60	GEN_SEL1[28]	
61	GEN_SEL1[29]	
62	GEN_SEL1[30]	
63	GEN_SEL1[31]	

【注意】: GPDAC/GPADC/HRTIM 触发源请查阅相关外设的文档

【注意2】: COMP 输出为考虑了硬件消隐和极性选择后的数字输出结果

珠海市杰理科技股份有限公司

23 WWDG(Window watch dog)

23.1 概述

WWDG(Window WatchDog) 窗口看门狗，是一个用于监视应用程序运行的看门狗，如果应用程序没有在WWDG的递减计数器到达0x3f前重载计数器，那么WWDG会产生一个复位；如果在递减寄存器到达窗口值（WIN）前重载计数器，同样也会产生一个复位。WWDG可以用来监控应用程序运行期间由于不可预见的错误，造成的程序脱离原先的运行顺序的软件故障。

另外的，WWDG可以配置提前唤醒中断（EWI），在计数器为0x40时可以拉起一个中断，可以利用该中断在中断服务程序中保存应用程序复位前的数据。

WWDG接收外部时钟信号，并且选择一个时钟源，经过可配置的预分频器来配置为合适的计数器递减时钟信号。



Figure 1 计数器行为图示

23.2 主要特性

- **要配置寄存器的值需要先往JL_WWDG->KEY寄存器中写入规定的KEY码`0xa6a0`。**
- **要重载（reload）计数器的值需要往JL_WWDG->KEY寄存器中写入规定的KEY码`0xa6a1`。**
- 当WWDG使能，并且使能了EWI（提前唤醒中断），当计数值到达`0x40`，会产生一个中断信号。
- 产生一个复位的条件：
  - 计数器在没到达窗口值WIN之前就被重载。
  - 计数器计数值变为`0x3f`时。
- 写入CR->WWDG_PRD的值，要大于`0x40`，小于或等于`0x7f`。
- 写入CFG->WWDG_WIN的值，大于`0x40`，小于`0x7f`与WWDG_PRD，不然无意义。

23.3 框架图

珠海市杰理科技股份有限公司



Figure 2 WWDG结构图

23.4 寄存器说明

23.4.1 KEY

Bit	Name	RW	Default	RV	Description
31-0	KEY	wo	-	-	KEY码写入寄存器。写入0xa6a0表示配置寄存器；写入0xa6a1表示重载计数器的值。

23.4.2 CR

Bit	Name	RW	Default	RV	Description
31-8	RESERVED	-	-	-	预留
7	WDG_EN	rw	0x0	–	窗口看门狗使能 写1使能， 写0失能
6-0	WDG_PRD	rw	—	—	窗口看门狗递减计数器最大值。

珠海市杰理科技股份有限公司

23.4.3 CFG

Bit	Name	RW	Default	RV	Description
31-16	RESERVED	-	-	-	预留
15-14	WDG_SSEL	rw	–	–	时钟源选择，具体见《Clock_system.doc》
13-11	WDG_PSEL	rw	–	—	预分频数，在4096的基础上分频出2^WDG_PSEL的时钟 0：clk_src ÷4096÷1 1：clk_src ÷4096÷2 2：clk_src ÷4096÷4 3：clk_src ÷4096÷8 4：clk_src ÷4096÷16 5：clk_src ÷4096÷32 6：clk_src ÷4096÷64 7：clk_src ÷4096÷128
10	RESERVED	-	–	-	预留
9	WDG_EWI	rw	–	—	提前唤醒中断模式使能标志。 1：使能提前唤醒中断模式 0：失能提前唤醒中断模式
8-7	RESERVED	–	–	-	预留
6-0	WDG_WIN	rw	–	—	递减计数器窗口值

23.4.4 SR

Bit	Name	RW	Default	RV	Description
31-1	RESERVED	-	-	-	预留
0	WDG_INT	ro	0x0	–	中断标志位，重载KEY寄存器清除该中断

23.5 1.5. 窗口时间计算

对于用户而言，窗口时间如下。窗口时间下窗口是固定的，为0x40，而上窗口是自己设置的，为WDG_WIN[6:0]，实际窗口时间为WDG_WIN[5:0]。

珠海市杰理科技股份有限公司



Figure 3 重载窗口时间

记WWDG模块时钟clk为的时钟周期时间为T_{clk}，那么窗口时间$T_{win,\ max}$可以表示为： $T_{win,max} = T_{clk} * 4096 * 2^{WDG.PSEL[2:0]} * (WDG.PRD[5:0]+1)$

$T_{win,min}$可以表示如下：

$T_{win,min} = T_{clk} * 4096 * 2^{WDG.PSEL[2:0]} * (WDG.PRD[5:0]-WDG.WIN[5:0])$

即，重载计数器之后，最少要经过$T_{win,min}$时间，在到达$T_{win,max}$时间之内，才可以再次重载计数器。

以$T_{clk} = 62.5ns, F_{clk} = 16MHz$的源时钟，WDG_PSEL[2:0]==7, WDG_WIN[6:0]==0x42的配置为例，可以得出，最大的窗口时间T_{max}如下: $T_{max} = 62.5 * 4096 * 2^7 * (63+1) = 2097.152\ ms$

最小的窗口时间T_{min}如下： $T_{min} = 62.5 * 4096 * 2^7 * (63-2) = 1998.848\ ms$

即WWDG至少经过1998848000 *ns*后，在2097152000 *ns*内，重载WWDG的递减计数器，来定时喂狗，否则会产生一个复位。

23.6 1.6. 示例代码

```
#define RELOAD_KEY 0xa6a1
#define CONF_KEY   0xa6a0


#define cr_con (\
    /* 31 - 8 ,reserved*/ (0 << 8) |\
    /*  7     , WDG_EN */ (0 << 7) |\
    /*  6 - 0 ,WDG_PRD */ (42<< 0) )

#define cfg_con (\
    /* 31 - 16, reserved*/ (0 << 16)|\
```

珠海市杰理科技股份有限公司

```
    /* 15 - 14, WDG_SSEL*/ (0 <<  0)|\
    /* 13 - 11, WDG_PSEL*/ (0 << 11)|\
    /* 10     , reserved*/ (0 << 10)|\
    /*  9     , WDG_EWI */ (1 <<  9)|\
    /*  8 -  7, reserved*/ (0 <<  7)|\
    /*  6 -  0, WDG_WIN */ (41<<  0))

__attribute__((interrupt("")))
void wwdg_isr(void) {
    //handle
    delay(0xf);

    //clear the intr flag,and reload wwdg
    JL_WWDG->KEY = RELOAD_KEY;
}

void init_intr(void){
    enable_int();
    INTALL_HWI(26,wwdg_isr,0);

}

int main(void){
    init_intr();

    JL_WWDG->KEY = CONF_KEY;
    JL_WWDG->CFG = cfg_con ;

    JL_WWDG->KEY = CONF_KEY;
    JL_WWDG->CR  = cr_con;

    JL_WWDG->KEY = RELOAD_KEY;

    JL_WWDG->KEY = CONF_KEY;
    JL_WWDG->CR |= BIT(7);  //enable wwdg

    delay(0x3000);
    SIMEND;

    while(1);

}
```

珠海市杰理科技股份有限公司

24 AUDIO LINK

24.1 概述

1. Audio Link接口(以下简称ALNK)是一个通用的双声道音频接口，用于连接片外的DAC或ADC，连接信号有MCLK，SCLK，LRCK，DATA。支持IIS/左对齐/右对齐/DSP0/DSP1共5种模式，原生支持16/24bit数据位宽，对18/20/32bit位宽的设备可提供兼容支持，具备2条独立通道。ALNK通过DMA的方式与片内系统进行数据连接，不论输入或输出，每条通道占用buffer的大小可由软件配置。

2. MCLK是音频接口的主时钟，Delta-Sigma类型的DAC/ADC都是需要此信号的。MCLK可由ALNK提供给DAC/ADC，也可由DAC/ADC提供给ALNK。

3. ALNK可配置为主机模式或从机模式。主机模式是指SCLK和LRCK由本模块提供，此时需从外部提供相应采样率参考时钟。有3种方式可供选择：

1. 挂接22.5792MHz晶振以支持44.1KHz组别的采样率。

2. 挂接24.576MHz晶振以支持48/32KHz组别的采样率。

5. 从机模式是指SCLK和LRCK由外部DAC/ADC提供，此时采样率由外部提供的LRCK确定，因此芯片不需外接晶振来提供采样率参考时钟。

24.2 特殊注意点

ALNK具备2条独立的通道，可相互独立地工作，每条通道都可独立配置为输入或输出，也可配置为不同的连接模式。需注意的是它们共用了MCLK/SCLK/LRCK信号，因此使用上有一定的限制。根据LRCK信号的不同，将IIS/左对齐/右对齐定义为基本模式，DSP0/DSP1定义为扩展模式。

1. 4条通道只能同时工作于基本模式或扩展模式。不可一些通道工作于基本模式，另一些通道工作于扩展模式。

2. 基本模式下每条通道都只支持双声道立体声。扩展模式下每条通道均可支持单声道或立体声，这由硬件自动适应，当每帧的SCLK时钟个数大于等于立体声所需的时钟个数时，该通道工作于立体声状态，否则工作于单声道状态（只有左声道）。

24.3 ALNK支持的采样率配置

表格 1-1 ALNK支持的采样率设置和MCKD关系的列表

SR(KHz)	64fs	128fs	192fs	256fs	384fs	512fs	768fs
8					3.072M 可用		6.144M 推荐
11.025				2.8224M 可用		5.6448M 推荐	
12				3.072M 可用		6.144M 推荐	
16			3.072M 可用		6.144M 可用		12.288M 推荐

珠海市杰理科技股份有限公司

SR(KHz)	64fs	128fs	192fs	256fs	384fs	512fs	768fs
22.05		2.8224M 可用		5.6448M 可用		11.2896M 推荐	
24		3.072M 可用		6.144M 可用		12.288M 推荐	
32			6.144M 可用		12.288M 可用		24.576M 推荐
44.1		5.6448M 可用		11.2896M 可用		22.5792M 推荐	
48		6.144M 可用		12.288M 可用		24.576M 推荐	
64			12.288M 可用		24.576M 推荐		49.152M 可用
88.2	5.6448M 可用	11.2896M 可用		22.5792M 推荐		45.1584M 可用	
96	6.144M 可用	12.288M 可用		24.576M 推荐		49.152M 可用	
128			24.576M 推荐		49.152M 可用		
176.4	11.2896M 可用	22.5792M 推荐		45.1584M 可用			
192	12.288M 可用	24.576M 推荐		49.152M 可用			

24.4 数字模块控制寄存器

24.4.1 ALNK_CON0：control register 0

Bit	Name	RW	Default	RV	Description
15	FLAG3	r	0	x	通道x dma buffer flag 0: 当前正在使用buf0，buf1可被读写 1: 当前正在使用buf1，buf0可被读写
14	FLAG2	r	0	x	
13	FLAG1	r	0	x	
12	FLAG0	r	0	x	

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
11	ALNKE	rw	0	1	ALNK模块使能 0：模块关闭 1：模块打开
10	SCKINV	rw	0	0	SCLK边沿选择 0：SCLK的下降沿更新数据，上升沿采样数据 1：SCLK的上升沿更新数据，下降沿采样数据
9	F32E	rw	0	x	主机模式下，每帧数据的SCLK个数 0：64 SCLKs per-frame 1：32 SCLKs per-frame
8	MOE	rw	0	0	MCLK输出时钟使能 0：不输出MCLK至对应IO端口 1：输出MCLK至对应IO端口
7	SOE	rw	0	0	SCLK/LRCK时钟输出使能 0：不输出SCLK/LRCK至对应IO端口 1：输出SCLK/LRCK至对应IO端口
6	DSPEN	rw	0	x	ALNK模块工作模式选择 0：ALNK工作于基本模式（IIS/左对齐/右对齐） 1：ALNK工作于扩展模式（DSP0/DSP1）
5-0	RESERVED	-	-	-	预留

24.4.2 ALNK_CON1：control register 1

Bit	Name	RW	Default	RV	Description
15	T3DIR	rw	0	x	TxDIR：通道x方向设置 0：发送 1：接收 TxLEN：通道x数据位宽设置 0：16bit 1：24bit TxMOD：通道x工作模式设置，与DSPEN一起决定该通道的工作模式 DSPEN TxMOD x 0 不使用通道x 0 1 IIS（数据延后1bit） 0 2 左对齐 0 3 右对齐 1 1 DSP0（数据延后1bit） 1 2 DSP1 others 预留，不可设置
14	T3LEN	rw	0	x	
13-12	T3MOD	rw	0x0	x	
11	T2DIR	rw	0	x	

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
10	T2LEN	rw	0	x	
9-8	T2MOD	rw	0x0	x	
7	T1DIR	rw	0	x	
6	T1LEN	rw	0	x	
5-4	T1MOD	rw	0x0	x	
3	T0DIR	rw	0	x	
2	T0LEN	rw	0	x	
1-0	T0MOD	rw	0x0	x	

24.4.3 ALNK_CON2：control register 2

Bit	Name	RW	Default	RV	Description
15-8	RESERVED	-	-	-	预留
7	PND3	r	0	x	通道x Pending，当dma buf0或buf1被使用完毕后，此位被硬件置1
6	PND2	r	0	x	
5	PND1	r	0	x	
4	PND0	r	0	x	
3	CPND3	w	-	x	写1清除通道x Pending，写0无效
2	CPND2	w	-	x	
1	CPND1	w	-	x	
0	CPND0	w	-	x	

24.4.4 ALNK_CON3：control register 3

Bit	Name	RW	Default	RV	Description
15-14	CH3_LRSEL	rw	0x0	x	通道3左右声道选择 0：左右声道数据均有效 1：左声道数据有效，右声道输出高阻 2: 左声道输出高阻，右声道数据有效

珠海市杰理科技股份有限公司

Bit	Name	RW	Default	RV	Description
13-12	CH2_LRSEL	rw	0x0	x	通道2左右声道选择 0：左右声道数据均有效 1：左声道数据有效，右声道输出高阻 2: 左声道输出高阻，右声道数据有效
11-10	CH1_LRSEL	rw	0x0	x	通道1左右声道选择 0：左右声道数据均有效 1：左声道数据有效，右声道输出高阻 2: 左声道输出高阻，右声道数据有效
9-8	CH0_LRSEL	rw	0x0	x	通道0左右声道选择 0：左右声道数据均有效 1：左声道数据有效，右声道输出高阻 2: 左声道输出高阻，右声道数据有效
7-5	LRDIV	rw	0x0	x	ALNK采样率设置 000：从外部输入LRCK（即从机模式） 001：LRCK为MCKD的1/64，即64fs 010：LRCK为MCKD的1/128，即128fs 011：LRCK为MCKD的1/192，即192fs 100：LRCK为MCKD的1/256，即256fs 101：LRCK为MCKD的1/384，即384fs 110：LRCK为MCKD的1/512，即512fs 111：LRCK为MCKD的1/768，即768fs
4-2	MDIV	rw	0x0	x	MCLK前置分频器设置 000：MCKD为MCLK的1分频 001：MCKD为MCLK的2分频 010：MCKD为MCLK的4分频 011：MCKD为MCLK的8分频 1xx：MCKD为MCLK的16分频
1-0	MSRC	rw	0x0	0x3	设置MCLK的来源 00：从外部输入MCLK 01：系统时钟 10：OSC CLK 11：PLL ALNK CLK

24.4.5 ALNK_ADRX：alnk dma start address register

ALNK DMA操作起始地址寄存器，在使用ALNK之前，必须由软件初始化对齐至4Byte。4个通道的ALNK DMA操作起始地址可以独立设置，其中，x取0-3。

24.4.6 ALNK_LEN：alnk dma sample length register

通道0-3 DMA数据长度设置寄存器。不同缓存模式下的含义不同。

1. 乒乓缓存模式

ALNK DMA样点长度寄存器，在使用ALNK之前，必须由软件初始化为2的倍数，允许写入 值为2-32768，超出此范围的设置值可能导致不可预料的错误。

例如，当ALNK_LEN设置为100时，则ALNK每条通道每次DMA过程消耗100个样点。此时每通道

珠海市杰理科技股份有限公司

DMA buffer占用的空间为：

16bit data: 100 * 2(CH) * 2(Byte) * 2(dual buffer) = 800 Byte
24bit data: 50 * 2(CH) * 4(Byte) * 2(dual buffer) = 800 Byte

【注意】：2(CH)代表左、右声道。

24.5 数据通路

24.5.1 乒乓缓存

ALNK的数据都是通过DMA的方式与片内系统连接的，使用了dual-buffer（乒乓缓冲）的方式，每条通道的buf0/buf1容纳样点数由ALNK_LEN寄存器指定，总buffer需求为：

16bit data: ALNK_LEN * 2(CH) * 2(Byte) * 2(dual buffer) = ALNK_LEN * 8 Byte
24bit data: ALNK_LEN / 2 * 2(CH) * 4(Byte) * 2(dual buffer) = ALNK_LEN * 8 Byte

当四条通道一起使用时，共需要4倍大小的buffer。

特别的：

1. 上述的ALNK_LEN在此处只能理解为16bit数据宽度下的样点数，当数宽度为24bit时，样点数为ALNK_LEN/2；

2. 在单声道状态下，只有左声道会被使用到，右声道将被停用。

16bit数据宽度时，数据组织如图1-1所示。



图 1-1 16bit数据宽度乒乓缓冲结构示意图

24bit数据宽度时，数据组织如图1-2所示。

珠海市杰理科技股份有限公司



图 1-2 24bit数据宽度乒乓缓冲结构示意图

珠海市杰理科技股份有限公司