# Eng04075 – Eletrônica Digital I



## Aula 1

Prof. Luiz Ferreira

## **Sumário**

- Introdução
- Critérios de Avaliação
- Revisão de Conceitos
- Níveis Lógicos Entrada e Saída de sinais

# Eng04075 – Eletrônica Digital I



Prof. Luiz F Ferreira


Introdução

## **Sumário**

- Introdução
  - Sinais Analógicos& Sinais Digitais ("Quantizados")
  - Conversão AD/DA
    - Conversão AD
    - Conversão DA

## Sinais Analógicos & Sinais Digitais ("Quantizados")





- Os níveis quantizados podem ser representados por códigos binários
- P.ex c/ 2 bits Nível 0 => 00 Nível 1 => 01 Nível 2 => 10 Nível 3 => 11

# Eng04075 – Eletrônica Digital I



Prof. Luiz F Ferreira

## Sumário


**Módulo-1** 

- Características Elétricas
  - Níveis Lógicos Entrada e Saída
  - Curvas de Transferência
  - Margens de Ruído
  - Chaves Controladas & Inversores



Prof. Luiz F Ferreira

Níveis Lógicos (Entrada/Saída)



- Dois valores possíveis Lógica Binária
   (V ou F, H ou L, '1' ou '0', etc)
- Eletrônica Digital Tecnologia com tensão máxima V<sub>max</sub> e tensão mínima V<sub>min</sub>
  - Nível Baixo (Low) => símbolo '0' ou
     'L' Entre V<sub>min</sub> e V<sub>L</sub>
  - Nível Alto (High) => símbolo '1' ou 'H' - Entre V<sub>max</sub> e V<sub>H</sub>



**Ferreira** 

Dois valores possíveis - Lógica Binária (V ou F, H ou L, '1' ou '0', etc)

- Níveis de Entrada (ex. TTL)
- 'indefinido' 2V


  '0' ou 'L' 0.7\
- > P.Ex: Tecnologia TTL com tensão máxima 5V e tensão mínima 0V
  - Nível Baixo (Low) => símbolo '0' ou 'L' - Entre 0V e 0.7V
  - Nível Alto (High) => símbolo '1' ou 'H' - Entre 5V e 2V



Prof. Luiz F Ferreira

Dois valores possíveis - Lógica Binária
 (V ou F, H ou L, '1' ou '0', etc)

Níveis de Entrada (ex. CMOS)




- P.Ex: Tecnologia CMOS com tensão máxima Vcc (ou Vdd) e tensão mínima 0V
  - Nível Baixo (Low) => símbolo '0' ou 'L' - Entre 0V e 0.3Vcc
  - Nível Alto (High) => símbolo '1' ou 'H' - Entre Vcc e 0.7Vcc




Prof. Luiz F Ferreira

Dois valores possíveis - Lógica Binária
 (V ou F, H ou L, '1' ou '0', etc)

Níveis de Entrada (ex. CMOS)




- P.Ex: Tecnologia CMOS com tensão máxima 5V e tensão mínima 0V
  - Nível Baixo (Low) => símbolo '0' ou 'L' - Entre 0V e 0.3Vcc
  - Nível Alto (High) => símbolo '1' ou 'H' - Entre Vcc e 0.7Vcc






# Visualização - Níveis Lógicos - LEDs -












# Níveis Lógicos - Saídas



Prof. Luiz F Ferreira


### "Pull-Down"

- LED liga com Vs em nível lógico 'alto' ('H' ou '1')
  - Vs ≈ +Vcc ('1')



## "Pull-Up"

- LED liga com Vs em nível lógico 'baixo' ('L' ou '0')
  - > Vs ≈ 0V ('0')



**OBS.: Melhor para TTL** 


# Níveis Lógicos - Saídas (ex. c/ TTL)



Prof. Luiz F Ferreira


### "Pull-Down"

- LED liga com Vs em nível lógico 'alto' ('H' ou '1')
  - Vs ≈ +Vcc ('1')



### "Pull-Up"

- LED liga com Vs em nível lógico 'baixo' ('L' ou '0')
  - > Vs ≈ 0V ('0')



**OBS.: Melhor para TTL** 

# Níveis Lógicos - Saídas (ex. c/ CMOS)




Prof. Luiz F Ferreira

### "Pull-Down"

LED liga com Vs em nível lógico 'alto' ('H' ou '1')


Vs ≈ +Vcc ('1')



### "Pull-Up"

LED liga com Vs em nível lógico 'baixo' ('L' ou '0')

> Vs ≈ 0V ('0')




**OBS.: Melhor para TTL** 


## simulação & prática




- Gerador Digital (simulação)
  - > Aplica '0's e '1's em função do tempo



- > Animação de chave digital (simulação)
  - > Aplica '0' ou '1'





- chave + resistor (simulação ou prática)
  - aplica tensão alta ('1' ou 'H') c/ ch 'off'
  - aplica tensão baixa ('0' ou 'L') c/ ch 'on'


# Níveis Lógicos - Entradas (chave 3 polos)



Prof. Luiz F Ferreira

Aplica nível 'baixo' ('L') em VpVp ≈ 0V ('L' ou '0')

Aplica nível 'alto' ('H') em VpVp ≈ +Vcc ('H' ou '1')




OBS.: Bom para aplicar nível '1' ou 'H' e também nível '0' ou 'L', mas não é geralmente muito compacta para protoboard

# Níveis Lógicos - Entradas (chave 3 polos)



Prof. Luiz F Ferreira



OBS.: Bom para aplicar nível '1' ou 'H' e também nível '0' ou 'L', mas não é geralmente muito compacta para protoboard

(chave 2 polos - "pull-up")




Prof. Luiz F Ferreira


- Aplica nível 'baixo' ('L') em VpVp ≈ 0V ('0')
- +Vcc
  1k
  Vp

  'on'


Aplica nível 'alto' ('H') em VpVp ≈ +Vcc ('1')





















Rth 5-√√√3.366 1k

Vth

5

Ch (off)

OBS.: Chave deslig. ('off') ideal com resistência (R2) -> infinito

Vth -> Vcc

Rth -> R1


- Nível lógico é alto ('1' ou 'H') afetado apenas por R1

$$Vth = Vcc*R2/(R1 + R2)$$

$$Rth = R1*R2/(R1 + R2)$$







Ch (off)

OBS.: Chave deslig. ('off') NÃO ideal com resistência (R2) alta mas finita

Vth < Vcc Rth < R1


 Mas como R2 >> R1 o Nível lógico ainda é normalmente alto ('1' ou 'H')

Vth = Vcc\*R2/(R1 + R2)

Rth = R1\*R2/(R1 + R2)







Rth (5n-√√√5n-0k

Vth

0

Circuito de Carga

+Vp

+Vcc 5

Ch (on)

OBS.: Chave ligada ('on') ideal com resistência (R2) -> zero

Vth -> 0

Rth -> 0


- Nível lógico é baixo ('0' ou 'L')

$$Vth = Vcc*R2/(R1 + R2)$$

$$Rth = R1*R2/(R1 + R2)$$







OBS.: Chave ligada ('on') NÃO ideal com resistência (R2) baixa mas não zero

Vth > 0

Rth > 0

 Mas como R2 << R1 o Nível lógico normalmente ainda é baixo ('0' ou 'L')

Vth = Vcc\*R2/(R1 + R2)


Rth = R1\*R2/(R1 + R2)


UFRGS
Eng. Elétrica
Eng04075

("pull-up" - modelo simples)

- Aplica nível 'baixo' ('L') em VpVp ≈ 0V ('0')
- Aplica nível 'alto' ('H') em VpVp ≈ +Vcc ('1')

Prof. Luiz F Ferreira






Sem o inversor Vp seria (Thevenin):

$$Vp = Vcc * Rch / (Rch + R)$$

Com a chave 'on' → Rch << R → Vp ≈ (Vcc\*Rch/R – Rch\*ip) → Vp ≈ Vcc\*Rch/R ("ip" desprezado).

Vp > zero mas ainda nível 'baixo' ('0')


Com a chave 'off' → Rch >> R → Vp ≈ (Vcc\*Rch/(Rch+R) – R\*ip) → Vp < Vcc mas ainda nível 'alto' ('1')



(chave 2 polos - "pull-up")



Prof. Luiz F Ferreira




("pull-up" ex. c/ TTL)




Prof. Luiz F Ferreira

Aplica nível 'baixo' ('L') em VpVp ≈ 0V ('0')



Aplica nível 'alto' ('H') em VpVp ≈ +Vcc ('1')




("pull-up" ex. c/ CMOS)




Prof. Luiz F Ferreira

Aplica nível 'baixo' ('L') em VpVp ≈ 0V ('0')



Aplica nível 'alto' ('H') em VpVp ≈ +Vcc ('1')




(chave 2 polos - "pull-down")




Prof. Luiz F Ferreira

Aplica nível 'baixo' ('L') em VpVp ≈ 0V ('0')



Aplica nível 'alto' ('H') em VpVp ≈ +Vcc ('1')




("pull-down" - modelo simples)




➤ Aplica nível 'baixo' ('L') em Vp
➤ Vp ≈ 0V ('0')

Aplica nível 'alto' ('H') em Vp
Vp ≈ +Vcc ('1')

Prof. Luiz F Ferreira






Sem o inversor Vp seria (Thevenin):

$$Vp = Vcc * R / (Rch + R)$$

Com a chave 'on' → Rch << R → Vp ≈ (Vcc\*R/(Rch+R) – Rch\*ip) ≈ Vcc\*R/(Rch+R) ("ip" desprezado)

Vp < Vcc mas ainda nível 'alto' ('1')


Com a chave 'off' → Rch >> R → Vp ≈ (Vcc\*R/Rch – R\*ip) → Vp > zero mas ainda nível 'baixo' ('0')



(chave 2 polos - "pull-down")



Prof. Luiz F Ferreira




("pull-down" ex. c/ TTL)




Prof. Luiz F Ferreira

Aplica nível 'baixo' ('L') em VpVp ≈ 0V ('0')



Aplica nível 'alto' ('H') em VpVp ≈ +Vcc ('1')




("pull-down" ex. c/ CMOS)



Prof. Luiz F Ferreira

Aplica nível 'baixo' ('L') em VpVp ≈ 0V ('0')



Aplica nível 'alto' ('H') em VpVp ≈ +Vcc ('1')

