#### Mikroprozessor Architektur

Betrachtete Befehle

ADD 5A, 51

CALL aaa

STORE sX, ss

OUTPUT «X

# Implementierung eines Softcore-Mikroprozessor für FPGAs

Gruppe 2

06. April 2022



### Microcontroller

#### Mikroprozessor Architektur


Betrachtete Befehle

ADD sX, sY

CALL aaa

STORE sX, ss

anabla i



### Betrachtete Befehle

#### Mikroprozessor Architektur

#### Betrachtete Befehle

ADD sX, s

CALL aaa

STORE sX, ss
OUTPUT sX, pp

anabla i

- ADD-Befehl (z.B. ADD x4, 18)
- CALL-Befehl (z.B. CALL 23)
- STORE-Befehl (z.B. STORE ×2, ×5)
- OUTPUT-Befehl (z.B. OUTPUT ×0,60)
- Befehle benötigen 6 Taktzyklen, Sprünge (JUMP, CALL, RETURN) benötigen allerdings nur 4 Taktzyklen, da ALU, Register und Scratchpad RAM nicht benötigt werden

### Instruction PROM

Mikroprozessor Architektur

Betrachtete Befehle

ADD sX, sY


CALL aaa

STORE sX, ss

STORE sX, ss OUTPUT sX, pp Befehl steht im Instruction PROM

- Program Counter gibt Befehlsadresse an Instruction PROM
- 18 bit Befehl wird an Instruction Decoder weitergegeben





#### Mikroprozessor Architektur

Betrachtete Befehle

ADD sX, sY

CALL aaa

STORE sX, ss

OUTPUT sX, pp

- steuert Komponenten basierend auf der Instruktion an
- $lue{}$  ightarrow Register soll sX und sY laden
- → ProgramCounter soll Adresse für nächsten Befehl bestimmen
- → MUX vor Register soll Ergebnis des Befehls wieder in Register sX speichern
- → ALU soll einen ADD sX, sY Befehl ausführen
- → MUX vor der ALU gibt den Wert aus dem Register an die ALU durch





## Register

#### Mikroprozessor Architektur

Betrachtete Befehle


ADD sX, sY

CALL aaa

STORE sX, ss

OUTPUT sX pp


- Register lädt Wert aus Registern sX und sY (Adressen in den Bits 11-8, 7-4) und gibt diese weiter
- MUX vor Register haben 3 Mögliche Input:
- → INPUT (extern)
- lacksquare ightarrow ALU output
- → Scratchpad RAM output
- entscheiden, welcher Wert wieder in Register sX gespeichert wird
- bei Befehl ADD sX, sY: Output der ALU



## Register

Mikroprozessor Architektur

ADD sX, sY



### **ALU**

#### Mikroprozessor Architektur

Betrachtete Befehle


ADD sX, sY

CALL aaa

STORE sX, ss

OUTPUT sX, pp

- Befehl wird Abhängig von Bits 17-12 ausgeführt, bei OP-Code 000000 ist das der Befehl ADD sX, sY
- MUX vor der ALU entscheidet, ob geladener Wert aus Register oder Immediate Wert von Instruction Decoder an ALU weitergegeben wird, bei ADD sX, sY: Wert aus Register
- Ergebnis der Berechnung wird an Register zurück gegeben
- Zero und Carry Bits werden gesetzt und an Instruction Decoder gegeben




## **Program Counter**

#### Mikroprozessor Architektur

ADD sX. sY

- Program Counter bestimmt Adresse des nächsten Befehls
- MUX vor Program Counter entscheidet. ob Adresse inkrementiert wird, oder ob man an eine spezielle Adresse springt
- → nach einem ADD sX, sY Befehl wird die Adresse einfach inkrementiert



#### Mikroprozessor Architektur

Betrachtete Befehle

ADD sX, sY


CALL aaa

STORE sX, ss

OUTPUT sX, pp

 Call/Return Stack speichert Adresse des aktuellen Befehls auf den Stack

- MUX vor Program Counter bekommt vom Instruction Decoder Adresse aaa des nächsten Befehls
- MUX vor PC bekommt auch die Information, dass er Adresse aaa wählen soll



#### Mikroprozessor Architektur

Betrachtet


ADD sX, sY CALL aaa


STORE sX, ss
OUTPUT sX, I

OUTPUT sX, pp

■ Register soll Wert aus sX laden

- MUX vor ALU gibt Immediate Wert vom Instruction Decoder an Scratchpad RAM weiter
- Scratchpad RAM soll geladenen Wert an Adresse ss speichern





Mikroprozessor Architektur

Betrachtete Befehle


ADD sX, sY

CALL aaa

STORE sX, ss

OUTPUT sX, pp

- MUX\_i\_o soll Port für Output bestimmen, bei OUTPUT sX, pp: immediate Wert pp
- Register soll Wert von Adresse sX ausgeben
- Wert von Register wird an OUT\_PORT ausgegeben
- ullet bei Port 60 mit Wert 240 in Register sX wird eine rote LED auf dem Board auf nahezu maximale Helligkeit gestellt



### **Enable Bits**

#### Mikroprozessor Architektur

- Betrachtet Befehle
- ADD sX, s` CALL aaa
- STORE sX, ss OUTPUT sX, p

enable\_i

- Der Instruction Decoder setzt alle enable\_i-Bits der Komponenten, die im aktuellen Befehl nicht verwendet werden auf 0.
- in jedem Taktzyklus ist das enable\_i genau eines Bauteils auf 1 gesetzt
- → Befehle brauchen mehr als einen Taktzyklus
- $\blacksquare$   $\to$  bei einem OUTPUT Befehl ist das write\_enable\_i Bit beim Register auf 0, da nur Werte gelesen werden etc.

### Microcontroller

#### Mikroprozessor Architektur

Betrachtete Befehle

ADD sX, sY CALL aaa STORE sX, ss

OUTPUT sX, pp

enable\_i

