
Architekturbeschreibung: Mikrokontroller für FPGA-Board

Gruppe 2

Jannik Graef 3392032 st161399@stud.uni-stuttgart.de
Tobias Weinschenk 3404690 st161650@stud.uni-stuttgart.de
Jochen Benzenhöfer 3456431 st166313@stud.uni-stuttgart.de
Alexander Bunz 3456583 st166212@stud.uni-stuttgart.de
Omar Al Kadri 3456978 st166418@stud.uni-stuttgart.de
Simon Naß 3460883 st166318@stud.uni-stuttgart.de
Jonas Unterweger 3464025 st167417@stud.uni-stuttgart.de


13. Dezember 2021

1 Blockdiagram




2 Blockbeschreibungen

2.1 ALU




Die ALU führt Operationen auf zwei Eingabedaten aus wenn das enable_i Signal auf 1 gesetzt ist. Die Operationen umfassen Arithmetische, Logische Verknüpfungen und Shift Operationen. Die Eingabedaten sind entweder Konstante Werte vom Instruction Decoder (kk) oder aus den Registern (sX,sY) geladene Werte. Sie werden an den Eingängen sA_i und sB_i angelegt. Der opcode_select_i Eingang (vom Instruction Decoder), entscheidet darüber, welche Operation auf den Eingabedaten ausgeführt wird. Das Ergebnis der ausgeführten Operation wird an sALU_o angelegt. Die sZERO_o und sCAR-RY_o ausgänge werden je nach Operation, entsprechend der unten aufgeführten Tabelle, gesetzt.

2.2 Instruction Decoder



Der Instruction Decoder (ID) dekodiert die aus dem Instruktionsspeicher geladenen Befehle und sendet entsprechende Steuersignale an die einzelnen Komponenten. Die Instruktionen, die vom ID verarbeitet werden, liegen am Eingang instruction_i in form von 18 bit an. Je nach Instruktion, werden die Werte an den Ausgänge des ID entsprechend gesetzt. An sRegister_X_adresse_o und sRegister_Y_adresse_o werden die in den Instruktionen vorhandenen Register Adressen ausgegeben und ans Register weitergeleitet. Enthält die Instruktion konstanten, so werden diese entsprechen an die Ausgänge constant_kk_o (8 bit) und const_aaa_o (12 bit) angelegt. Die mux_... Ausgänge, sowie der or_PC_o Ausgang, leiten entsprechend der eingegangenen Instruktion Steuerbits an verschiedene Multiplexer weiter. Der sALU_select_o Ausgang gibt den Opcode der Instruction an die ALU weiter. Der sRam_write_or_read_o Ausgang signalisiert dem Speicher, ob ein Wert gelesen oder geschrieben werden soll. Die sRegister_write_enable_o, sALU_enable_o, sPC_enable_o, sStack_enable_o, sRAM_write_or_read_o und sRAM_enable_o Ausgänge, steuern den zugriff auf Register, ALU, Stack und RAM.

2.3 Program Counter




Der Program Counter zeigt mit den Outputbits pc_o auf die Position im Instruktionsspeicher, an welcher der aktuelle Befehl steht, der in den Instruktions Decoder geladen werden soll um ausgeführt zu werden. Bei jeder rising edge am clk_i Input werden, falls das enable_i Bit auf 1 gesetzt ist, die momentanen pc_i Bits auf die pc_o Bits übertragen, und damit der nächste Befehl geladen.

Durch ein setzten des reset i Bits auf 1 kann der Program Counter asynchron auf den ersten Befehl


Durch ein setzten des reset_i Bits auf 1 kann der Program Counter asynchron auf den ersten Befehl zurückgesetzt werden.

2.4 scratchpad RAM




Ein zusätzlicher Speicher um Werte zu Speichern. Das write_or_read_i bit bestimmt ob gelesen oder geschrieben wird. Es wird entweder aus dem RAM die Daten an der Adresse address_i auf read_data_o gelesen oder es wird write_data_i auf die Adresse address_i im RAM geschrieben. address_i kommt entweder aus dem Register oder vom Instruction Decoder. write_data_i und read_data_o sind beide mit dem Register verbunden. Es wird nur aus dem RAM gelesen oder in den RAM geschrieben wenn enable_i auf 1 gesetzt ist.

2.5 Register




Speichert 8bit Werte. Ergebnisse der ALU werden meist hierhin geschrieben. Das Register hat einen 8-bit breiten Eingang write_data_i um Daten anzunehmen, welche gespeichert werden sollen. Hierzu gibt es noch einen 4-bit breiten Eingang write_address_i um das Register auszuwählen und das write_enable_i bit um das schreiben zu aktivieren. Um aus dem Register zu lesen gibt es zwei Eingänge read_X_address_i umd read_Y_address_i um die Register auszuwählen und zwei Ausgänge read_X_data_o read_Y_data_o auf welchen die Daten ausgegeben werden. So können zwei Werte aus dem Register gelesen werden. Über den reset_i Eingang lässt sich das gesamte Register auf 0-Einträge zurücksetzen.

2.6 Instruction Memory



Ein Speicher in dem die Instruktionen als 18 Bit Werte gespeichert werden. Der Input(pc_i) beschreibt die Stelle im Speicher, die derzeit ausgeführt wird und deshalb am Ausgang instruction_o für den Instruction Decoder bereitliegt. Ändert sich der Input pc_i ändert sich der Ausgang instruction_o mit der nächsten steigenden Taktflanke von clk_i.

2.7 CALL/RETURN Stack




Ein Stackspeicher, der die Position des Program Counters vor einem Unterfunktionsaufruf speichert. Dabei werden die bei sPC_i anliegenden Bits auf den Stack gespeichert, wenn write_or_read_i auf 0 gesetzt ist, enable_i auf 1 gesetzt ist und bei clk_i ein rising edge vorliegt. Ist dagegen write_or_read_i auf 1, werden bei der nächsten rising edge von clk_i die oben auf dem Stack liegenden Bits auf den sStack_o Output übertragen und vom Stack gelöscht. Ist enable_i auf 0, so werden weder Daten auf den Stack gelegt, noch welche von ihm genommen.

Durch ein setzten von reset_i auf 1 lässt sich der Stack asynchron resetten und damit leeren.

Über die Ausgänge full_o und empty_o zeigt der Stack, für full_o = 1, dass er voll ist (somit werden weitere Schreibvorgänge verworfen) oder mit empty_o = 1, dass er leer ist (somit werden weitere Lesevorgänge nicht ausgeführt).

2.8 Input/Output



Die nach außen zu sendenden Signale(erhalten durch value_i) werden am Port mit der Nummer gegeben durch port_id_i ausgegeben, falls in_out_i und enable_i den Wert 1 enthält. Falls enable_i den Wert 1 und in_out_i 0 enthält, wird der derzeit anliegende Wert beim Port der port_id_i in value_o gespeichert.

3 Instruktionen

Instruktion	Beschreibung	Funktion
ADD sX, kk	Addiert zum Register	$sX \leftarrow sX + kk$
	sX das Literal kk hinzu.	
ADD sX, sY	Addiert zum Register	$sX \leftarrow sX + sY$
	sX den Inhalt aus Regis-	
	ter sY hinzu.	
ADDCY sX, kk	Addiert zum Register	$sX \leftarrow sX + kk + CARRY$
	sX das Literal kk mit	
	Carry-Bit hinzu.	
ADDCY sX, sY	Addiert zum Register	$sX \leftarrow sX + sY + CARRY$
	sX den Inhalt aus Re-	
	gister sY mit Carry-Bit	
	hinzu.	
AND sX, kk	Bitweises UND von Re-	$sX \leftarrow sX \text{ AND kk}$
	gister sX mit dem Lite-	
	ral kk.	
AND sX, sY	Bitweises UND von Re-	$sX \leftarrow sX \text{ AND } sY$
	gister sX mit Register	
	sY.	
CALL aaa	Bedingungsloser Aufruf	$TOS \leftarrow PC, PC \leftarrow aaa$
	der Unterfunktion an	
	der Adresse aaa.	
CALLC aaa	Falls CARRY-Bit ge-	if CARRY =1 TOS \leftarrow PC, PC \leftarrow aaa
	setzt, Aufruf der Unter-	
	funktion an der Adresse	
	aaa.	
CALLNC aaa	Falls CARRY-Bit nicht	if CARRY =0 TOS \leftarrow PC, PC \leftarrow aaa
	gesetzt, Aufruf der	
	Unterfunktion an der	
	Adresse aaa.	
CALLNZ aaa	Falls ZERO-Bit nicht	if ZERO=0 TOS \leftarrow PC, PC \leftarrow aaa
	gesetzt, Aufruf der	
	Unterfunktion an der	
	Adresse aaa.	
CALLZ aaa	Falls ZERO-Bit gesetzt,	if ZERO=1TOS \leftarrow PC, PC \leftarrow aaa
	Aufruf der Unterfunkti-	
	on an der Adresse aaa.	
COMPARE sX, kk	Vergleicht Register sX	if $sX = kk \text{ ZERO} \leftarrow 1$,
	mit dem Literal kk.	if $sX < kk CARRY \leftarrow 1$
	Setzt das CARRY und	
	ZERO flag wie ange-	
	geben, Register bleiben	
	dabei unverändert.	
		$sX = sY ZERO \leftarrow 1,$
COMPARE sX, sY	Vergleicht Register sX	if $sX < sY CARRY \leftarrow 1$
	mit dem Register sY.	
	Setzt das CARRY und	
	ZERO flag wie ange-	
	geben, Register bleiben	
	dabei unverändert.	

T . 1	D 1 11	D 1.:
Instruktion	Beschreibung	Funktion
FETCH sX, (sY)	Lese scratchpad RAM	$sX \leftarrow RAM[(sY)]$
	von der in Register	
	sY gespeicherten Adres-	
	se in Register sX	
FETCH sX, ss	Lese scretchpad RAM	$sX \leftarrow RAM[ss]$
,	von Adresse ss in Regis-	£ J
	ter sX	
INPUT sX, (sY)	Lese Wert des Input-	$PORT_{ID} \leftarrow sY, sX \leftarrow IN_{PORT}$
	_	$1011110 \leftarrow $1, $X \leftarrow 111, 0111$
	,	
	Register sY spezifiziert	
	wird, in das Register	
	sX.	
INPUT sX, pp	Lese Wert des Input-	$PORT_ID \leftarrow pp, sX \leftarrow IN_PORT$
	Port, welcher von pp	
	spezifiziert wird, in das	
	Register sX.	
JUMP aaa	Bedingungsloser Sprung	pc ← aaa
JOINI aaa	nach aaa.	pe v ada
JUMPC aaa	Falls das CARRY-Bit	if CADDV-1 no / coo
JUMPU aaa		if CARRY=1 pc \leftarrow aaa
	gesetzt ist, springe zu	
	aaa.	
JUMPNC aaa	Falls das CARRY-Bit	if CARRY=0 pc \leftarrow aaa
	nicht gesetzt ist, sprin-	
	ge zu aaa.	
JUMPNZ aaa	Falls das ZERO-Bit	if ZERO=0 pc \leftarrow aaa
	nicht gesetzt ist, sprin-	-
	ge zu aaa.	
JUMPZ aaa	Falls das ZERO-Bit ge-	if ZERO=1 pc ← aaa
	setzt ist, springe zu aaa.	ii zerto-i pe v aaa
LOAD sX, kk	Lade das Literal kk in	$sX \leftarrow kk$
LOAD SA, KK		$SA \leftarrow KK$
	das Register sX.	
LOAD sX, sY	Lade den Inhalt des Re-	$sX \leftarrow sX$
	gisters sY in das Regis-	
	ter sX.	
OR sX, kk	Bitweise OR von Regis-	$sX \leftarrow sX \ OR \ kk$
	ter sX mit literal kk.	
OR sX, sY	Bitweise OR von Regis-	$sX \leftarrow sX \ OR \ sY$
, -	ter sX mit Register sY.	
OUTPUT sX, (sY)	Schreibe Register sX	$PORTJD \leftarrow sY, OUTPORT \leftarrow sX$
	zum in sY gespeicherten	$1011110 \leftarrow 51,0011101011 \leftarrow 8A$
OHMBHE T	output Port.	DODE ID OUT DODE
OUTPUT sX, pp	Schreibe Register sX zu	$PORT_ID \leftarrow pp, OUT_PORT \leftarrow sX$
	output Port pp.	
RETURN	Bedingungslose	$PC \leftarrow TOS+1$
	Rückkehr von der	
	Unterfunktion.	
RETURNC	Falls Carry-Bit gesetzt,	If CARRY=1, $PC \leftarrow TOS+1$
	Rückkehr von der Un-	
	terfunktion.	
DETTIDMMO		If CADDV_0 DC / TOC+1
RETURNNC	Falls Carry-Bit nicht ge-	If CARRY=0, PC \leftarrow TOS+1
	setzt, Rückkehr von der	
	Unterfunktion.	

T , 1,:	D 1 1	T 1.1
Instruktion	Beschreibung	Funktion
RETURNZ	Falls Zero-Bit gesetzt,	If ZERO=1, PC \leftarrow TOS+1
	Rückkehr von der Un-	
	terfunktion.	74.577.0
RETURNNZ	Falls Zero-Bit nicht ge-	If ZERO=0, PC \leftarrow TOS+1
	setzt, Rückkehr von der	
	Unterfunktion.	
RL sX	Rotiert Register sX	$sX \leftarrow sX[6:0], sX[7], CARRY \leftarrow sX[7]$
	einen Schritt nach	
	links.	
RR sX	Rotiert Register sX	$sX \leftarrow sX[0], sX[7:1], CARRY \leftarrow sX[0]$
	einen Schritt nach	
	rechts.	
SL0 sX	Schiebe Register sX	$sX \leftarrow sX[6:0], 0, CARRY \leftarrow sX[7]$
	links, mit 0 aufgefüllt.	
SL1 sX	Schiebe Register sX	$sX \leftarrow sX[6:0], 1, CARRY \leftarrow sX[7]$
	links, mit 1 aufgefüllt.	
SLA sX	Schiebe Register sX	$sX \leftarrow sX[6:0], CARRY, CARRY \leftarrow sX[7]$
	links durch alle Bits,	
	inklusive Carry.	
SLX sX	Schiebe Register sX	$sX \leftarrow sX[6:0], sX[0], CARRY \leftarrow sX[7]$
	links. Bit $sX[0]$ unbe-	
	troffen.	
SR0 sX	Schiebe Register sX	$sX \leftarrow 0, sX[7:1], CARRY \leftarrow sX[0]$
	rechts, mit 0 aufgefüllt.	
SR1 sX	Schiebe Register sX	$sX \leftarrow 1, sX[7:1], CARRY \leftarrow sX[0]$
	rechts, mit 1 aufgefüllt.	
SRA sX	Schiebe Register sX	$sX \leftarrow CARRY, sX[7:1], CARRY \leftarrow sX[0]$
	durch alle bits, inklusi-	
	ve Carry.	
SRX sX	Arithmetisches rechts-	$sX \leftarrow s[7], sX[7:1], CARRY \leftarrow sX[0]$
	schieben von Register	
	sX mit Vorzeichenerwei-	
	terung.	
STORE sX, (sY)	Schreibe Register sX in	$RAM[(sY)] \leftarrow sX$
	scratchpad RAM an der	. , , ,
	in Register sY gespei-	
	cherten Adresse.	
STORE sX, ss	Schreibe Register sX an	$RAM[ss] \leftarrow sX$
	Adresse ss in scratchpad	, ,
	RAM.	
SUB sX, kk	Subtrahiere literal kk	$sX \leftarrow sX$ -kk
	von Register sX.	
SUB sX, sY	Subtrahiere Register sY	$sX \leftarrow sX-sY$
	von Register sX.	
SUBCY sX, kk	Subtrahiere literal kk	$sX \leftarrow sX$ -kk-CARRY
,	von Register sX mit	
	Carry.	
SUBCY sX, sY	Subtrahiere Register sY	$sX \leftarrow sX-sY-CARRY$
, i	von Register sX mit	
	Carry.	
ш	-	

Instruktion	Beschreibung	Funktion
TEST sX, kk	Teste Bits in Register sX gegen literal kk. Update Carry und Zero flags. Register bleiben unverändert.	$ if(sX \ AND \ kk)=0 \ ZERO \leftarrow 1, \\ CARRY \leftarrow odd \ parity \ of \ (sX \ AND \ kk) $
TEST sX, sY	Teste Bits in Register sX gegen Bits in Register sY. Update Carry und Zero flags. Register bleiben unverändert.	$ if(sX \ AND \ sY) = 0 \ ZERO \leftarrow 1, $ $ CARRY \leftarrow odd \ parity \ of \ (sX \ AND \ sY) $
XOR sX, kk	Bitweise XOR von Register sX mit literal kk.	$sX \leftarrow sX \ XOR \ kk$
XOR sX, sY	Bitweise XOR von Register sX mit Register sY.	$sX \leftarrow sX \ XOR \ sY$

Instruktion	ZERO	CARRY	opcode
ADD sX, kk	if $(sX + kk = (0 \text{ or } 256))$: ZERO =	if $((sX + kk) > 255)$: CARRY = 1,	000001
ADD SA, KK	1 (SX + KK - (0.01.250)). ZERCO = 1,	else: CARRY = 0	000001
	else: $ZERO = 0$	else. CARRET = 0	
ADD sX, sY	if $(sX + sY = (0 \text{ or } 256))$: ZERO =	if $((sX + sY) > 255)$: CARRY = 1,	000000
1100 571, 51	1,	else: $CARRY = 0$	000000
	else: $ZERO = 0$		
ADDCY sX, kk	if $(sX + kk + CARRY = (0 \text{ or } 256))$:	if $((sX + kk + CARRY) > 255)$:	000011
	ZERO = 1,	CARRY = 1,	
	else: $ZERO = 0$	else: $CARRY = 0$	
ADDCY sX, sY	if $(sX + sY + CARRY = (0 \text{ or } 256))$:	if $((sX + sY + CARRY) > 255)$:	000010
,	ZERO = 1,	CARRY = 1,	
	else: $ZERO = 0$	else: $CARRY = 0$	
AND sX, kk	if $(sX = 0)$: ZERO = 1,	0	001001
	else: $ZERO = 0$		
AND sX, sY	if $(sX = 0)$: ZERO = 1,	0	001000
	else: $ZERO = 0$		
CALL aaa	-	-	100001
CALLC aaa	-	-	100010
CALLNC aaa	-	-	100011
CALLNZ aaa	-	-	100100
CALLZ aaa	-	-	100101
COMPARE sX, kk	if $(sX = kk)$: ZERO = 1,	if $(kk > sX)$: $CARRY = 1$,	011011
	else: $ZERO = 0$	else: $CARRY = 0$	
COMPARE sX, sY	if $(sX = sY)$: ZERO = 1,	if $(sY > sX)$: CARRY = 1,	011010
	else: $ZERO = 0$	else: $CARRY = 0$	
FETCH sX, (sY)	-	-	010010
FETCH sX, ss	-	-	010011
INPUT sX, (sY)	-	-	010110
INPUT sX, pp	-	-	010111
JUMP aaa	-	-	100110
JUMPC aaa	-	-	100111
JUMPNC aaa	-	-	101000
JUMPNZ aaa	-	-	101001
JUMPZ aaa	-	-	101010
LOAD sX, kk	-	-	001111
LOAD sX, sY	-	-	001110
OR sX, kk	if $(sX = 0)$: ZERO = 1,	0	001011
	else: $ZERO = 0$		
OR sX, sY	if $(sX = 0)$: ZERO = 1,	0	001010
OHMDHA X (XX)	else: $ZERO = 0$		010100
OUTPUT sX, (sY)	-	-	010100
OUTPUT sX, pp	-	-	010101
RETURN	-	-	101011
RETURNC	-	-	101100
RETURNNC	-	-	101101
RETURNZ	-	-	101110
RETURNNZ	- :f (-V 0), ZEDO 1	CADDY V[p]	101111
RL sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[7]	110000
DD -V	else: $ZERO = 0$	CADDY oviol	110001
RR sX	if $(sX = 0)$: ZERO = 1, else: ZERO = 0	CARRY = sX[0]	110001
	eise: $\Delta ERO = 0$		

Instruktion	ZERO	CARRY	opcode
SL0 sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[7]	110010
	else: $ZERO = 0$		
SL1 sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[7]	110011
	else: $ZERO = 0$		
SLA sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[7]	110100
	else: $ZERO = 0$		
SLX sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[7]	110101
	else: $ZERO = 0$		
SR0 sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[0]	110111
	else: $ZERO = 0$		
SR1 sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[0]	110111
	else: $ZERO = 0$		
SRA sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[0]	111000
	else: $ZERO = 0$		
SRX sX	if $(sX = 0)$: ZERO = 1,	CARRY = sX[0]	111001
	else: $ZERO = 0$		
STORE sX, (sY)	-	-	010000
STORE sX, ss	-	-	010001
SUB sX, kk	if $((sX - kk) = 0)$: ZERO = 1,	if $((sX - kk) < 0)$: CARRY = 1,	000101
	else: $ZERO = 0$	else: $CARRY = 0$	
SUB sX, sY	if $((sX - sY) = 0)$: ZERO = 1,	if $((sX - sY) < 0)$: CARRY = 1,	000100
	else: $ZERO = 0$	else: $CARRY = 0$	
SUBCY sX, kk	if $((sX - kk - CARRY) = (0 \text{ or } -256):$	if $((sX - kk - CARRY) < 0)$: CARRY	000111
	ZERO = 1,	= 1,	
	else: $ZERO = 0$	else: $CARRY = 0$	
SUBCY sX, sY	if $((sX - sY - CARRY) = (0 \text{ or } -256)$:	if $((sX - sY - CARRY) < 0)$: CAR-	000110
	ZERO = 1,	RY = 1,	
	else: $ZERO = 0$	else: $CARRY = 0$	
TEST sX, kk	if $(AND_TEST = 0)$: $ZERO = 1$,	if $(XOR_TEST = 1)$: $CARRY = 1$,	011001
	else: $ZERO = 0$	else: $CARRY = 0$	
TEST sX, sY	if $(AND_TEST = 0)$: $ZERO = 1$,	if $(XOR_TEST = 1)$: $CARRY = 1$,	011000
	else: $ZERO = 0$	else: $CARRY = 0$	
XOR sX, kk	if $(sX = 0)$: ZERO = 1,	0	001101
	else: $ZERO = 0$		
XOR sX, sY	if $(sX = 0)$: ZERO = 1,	0	001100
	else: $ZERO = 0$		

4 Aufgabenaufteilung

N.T.	A 1 1 .	10	CDXX7	TD	AD	O A T7	CNT	TTT
Nr.	Arbeitspaket	JG	TW	JB	AB	OAK	SN	JU
10	Instruktionen	*			*			
20	Blockdiagram			*			*	
30	Register		*					
40	RAM	*						
50	PC							*
51	Instruction Memory			*				
60	I/O			*				
71	ALU Aritmetik					*		
72	ALU Logik						*	
73	ALU Shift				*			
74	ALU Verifikation						*	
14	10 einfache Testfälle							
80	Decoder					*		
90	Assembler				*			
100	Test Register			*				
110	Test RAM							*
120	Test PC						*	
130	Test I/O				*			
140	Test ALU	*						
150	Test Decoder		*					