1)Supongamos que tenemos un sistema de Hardware más Software que tiene las siguientes características:

- Frecuencia de reloj 1 Mhz
- Ocurrencia de las operaciones de FP 25%
- CPI Promedio de las operaciones de FP 4
- CPI Promedio de las demás instrucciones 1.33
- Ocurrencia de la operación FSQRT 2.00%
- CPI de la operación FSQRT 20
- a) Calcule el CPI de las instrucciones de FP que no sean FSQRT
- b) Se están evaluando dos diseños alternativos con las siguientes modificaciones:
 - 1) Decrementar el CPI de FSQRT a 2
- 2) Decrementar el CPI promedio de todas las operaciones de FP a 2.5 Indique cuál de los 2 diseños elegiría y por qué.
- c) Una forma de medir el rendimiento de una máquina es calcular los millones de instrucciones por segundo (MIPS, también por sus siglas en inglés) que puede ejecutar (que el nombre coincida con el de una arquitectura es pura casualidad) ¿Cuál de las tres opciones es la mejor según la métrica MIPS?
 Tenga en cuenta que para la opción 1 se debe decrementar la frecuencia original

en un 10% y para la opción 2, en 20%.

- 2)Considere un procesador con CPI ideal de 1.5, una velocidad del procesador de 2Ghz y los siguientes parámetros de memoria.
 - Tiempo de acceso a memoria principal: 100 ns
 - Tasa de fallos en el primer nivel de caché: 7%
 - Tiempo de acceso al segundo nivel de caché:
- A) Si es mapeo directo: 12 ciclos
- B) Si el grado de asociatividad es 8: 28 ciclos
- Tasa de fallos global en caché (L1 y L2):
- A) Si es mapeo directo: 3.5%
- B) Si el grado de asociatividad es 8: 1.5%
- 1) Calcule el CPI del procesador considerando:
 - a) Solo el primer nivel de caché.
 - b) Un segundo nivel de caché con mapeo directo.
 - c) Un segundo nivel de caché con grado de asociatividad 8.
- 2) Si al procesador con un segundo nivel de caché se le agregase un tercero con un tiempo de acceso de 50 ciclos y una tasa de fallos del 13% ¿Mejoraría el CPI? En caso afirmativo, ¿Cuánto? ¿Cuáles serían las ventajas y desventajas, en general, de agregar un tercer nivel de caché?
- 3) Supongamos un escenario en el que el segundo nivel de caché es externo al chip del procesador. Si 512KB de segundo nivel de caché tienen una tasa de fallos de 4%, cada 512KB adicionales se reduce en un 0.7% y tiene un tiempo de acceso total de 50 ciclos ¿Cuan grande deberá ser esa caché externa para equipararse en rendimiento con el segundo nivel con mapeo directo del inciso 1?