

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

การทดลองที่ 0 การใช้งานบอร์ด FPGA และ โปรแกรม Vivado 2025.2

วัตถุประสงค์

1. เพื่อให้นักศึกษาติดตั้งและฝึกการใช้งานบอร์ด FPGA
2. เพื่อให้นักศึกษาฝึกการใช้งานโปรแกรม Vivado 2025.2

**** หมายเหตุ ให้อ่านเอกสารการทดลองและเอกสารประกอบให้ครบก่อนเริ่มทำการทดลอง ****

การใช้งานบอร์ด FPGA

การทดลองนี้ นักศึกษาจะได้รู้จักการออกแบบวงจรดิจิทัลด้วยการวาดผังวงจร (Schematic Circuit) จำลองการทำงานของวงจร และบันทึกโปรแกรม (Configuration) ลงในชิป Field Programmable Gate Array (FPGA) ซึ่งเป็นวงจรรวมที่ผู้ใช้สามารถปรับแต่งให้ทำงานเป็นวงจรลอจิกแบบต่าง ๆ ได้ตามที่ออกแบบ โดยในการทดลองจะใช้บอร์ด FPGA ตระกูล Spartan-7 ร่วมกับโปรแกรม Vivado 2025.2 ในการสังเคราะห์วงจร (Synthesis) และดาวน์โหลดวงจรลงบอร์ดเพื่อทดสอบการทำงานจริง

วิธีการติดตั้ง โปรแกรม Vivado 2025.2

1. ดาวน์โหลดโปรแกรมจาก [เว็บไซต์ AMD \(2025.2\)](#) จากนั้นเลือก “AMD Unified Installer for FPGAs & Adaptive SoCs 2025.2: Windows Self Extracting Web Installer

AMD Unified Installer

Software and tool options available using the AMD Unified Web Installer:

- Vitis Core Development Kit ([What's new](#) | [Release Notes](#) | [Known issues](#))
- Vivado Design Suite ([What's new](#) | [Release Notes](#) | [Known issues](#) | [Buy Now](#))
- Power Design Manager - PDM ([What's new](#) | [User Guide](#) | [Known issues](#))
- Vitis Embedded Development
- Bootgen for Creating Bootable Images
- Vivado Lab Edition
- Hardware Server
- Documentation Navigator (DocNav)

Use the AMD Unified Web Installer to:

- **Download Only (Install Separately)** - Download a full software image containing all device and tool options required for a team. Best for installing on multiple systems.
- **Download and Install** - Specify which device and tools options to download and install. Minimizes download size and installation time for an individual system.

See [Installer and OS Support Information](#) for details. Visit the [Installation and Licensing Forum](#) to discuss related topics with members of the support community.

Unified Installer for FPGA & Adaptive SoC Tools – 2025.2 – Nov 20, 2025

The Unified Web Installer reduces download time and saves significant disk space. It can also be used to create an SFD (Single File Download) image that can be used later for installation on systems without internet connection. [See how to do this with a quick-take video available here.](#)


Note:

- Vivado ML 2021.1 and later versions require upgrading your license server tools to the Flex 11.17.2.0 versions.

Title	File Type	File Size	
AMD Unified Installer for FPGAs & Adaptive SoCs 2025.2: Windows Self Extracting Web Installer	EXE	233.33 MB	Verify Download

ต้องใช้พื้นที่ใน drive สำหรับติดตั้งอย่างน้อย 50 GB

2. สร้างบัญชี AMD Account หากยังไม่มีบัญชี หรือกรอกอีเมลและรหัสผ่านเพื่อเข้าสู่ระบบ



The image shows the AMD Sign-In page. It features the AMD logo at the top, followed by the text "Sign-In". Below this, there are two input fields: "E-mail Address" and "Password". The "Password" field has a toggle icon for visibility. Below the input fields is a "Sign in" button. Underneath the button is the text "OR". Below "OR" is a "Create Account" button. At the bottom of the form, there is a link for "Forgot / Reset Password?". At the very bottom, there are three links: "Help", "Terms of Use", and "Privacy".

3. กรอกข้อมูลส่วนตัวให้ จากนั้นกด “Download”

First Name *

Last Name *

E-mail *

Company Name *

Address 1 *

Address 2

Location * State/Province

City * Postal Code

Phone


Job Function *

Filename:
FPGAs_AdaptiveSoCs_Unified_SDI_2025.2_1114_2157_Win64.exe


If you are downloading the Vivado / Vitis unified installer, you will receive a follow-up confirmation email with a notice regarding our Developer Program.

You can read about how we handle your personal data, your personal data rights, and how you can contact us in our [privacy notice](#).


4. เมื่อดาวน์โหลดเสร็จ เปิดไฟล์ติดตั้งที่ได้มาในโฟลเดอร์ Downloads เพื่อเริ่มการติดตั้ง




5. Installation ให้กด Next




6. กรอกอีเมลและรหัสผ่านของ AMD Account เลือก “Download and Install Now” แล้วกด Next




7. เลือก “Vivado” แล้วกด Next




8. เลือกเป็น “Vivado ML Standard” แล้วกด Next




9. คลิก บอร์ดตระกูลชิป “Spartan-7 FPGAs” จากนั้นกด Next




10. คลิกเลือก “I Agree” ทุกช่อง แล้วกด Next




11. เลือกตำแหน่งที่จะติดตั้ง จากนั้นกด Next



12. กด "Install" เพื่อเริ่มดาวน์โหลดและติดตั้ง รอจนกระบวนการเสร็จสมบูรณ์



13. หลังติดตั้งเสร็จ โปรแกรม Vivado License Manager จะตั้งขึ้นมาเองโดยอัตโนมัติ หรือไปที่ Get License > Obtain License เลือก “Get My Full or Purchased Certificate-Based License” แล้วกด “Connect Now”



14. กรอกเหมือนขั้นตอนที่ 3 แล้วกด “Submit”

Product Licensing - Name and Address Verification

U.S. Government Export Approval

- U.S. export regulations require that your First Name, Last Name, Company Name and Shipping Address be verified before AMD can fulfill your download request. [Please provide accurate and complete information.](#)
- Addresses with Post Office Boxes and names/addresses with Non-Roman Characters with accents such as grave, tilde or colon [are not supported](#) by US export compliance systems.

First Name *	Last Name *
E-mail *	
Company Name *	
Address 1 *	
Address 2	
Location *	State/Province
City *	Postal Code
Phone	
Job Function *	
Submit	

15. เลือกแท็บ “Create New Licenses” โดยผลิตภัณฑ์ที่ติ๊กไว้คือ “Vivado Design Suite: HL WebPACK 2015 and Earlier License” (No Charge) จากนั้นกด “Generate Node-Locked License”

Product Licensing

[Help](#)

[Create New Licenses](#) [Manage Licenses](#)

 Have a Voucher to Redeem? ?
XXXX-XXXXXX-XXXX-XXXXXX
 [Redeem Now](#)

 Evaluation and No Charge Cores ?
Search the **Evaluation** and **No Charge** cores catalog and add specific cores to table below [Search Now](#)

Create a New License File

Create a new license file by making your product selections from the table below.?

Certificate Based Licenses

	Product	Type	License	Available Seats	Status	Subscription End Date
☐	SDSoC Environment, 60 Day Evaluation License	Certificate - Evaluation	Node	1/1	Current	60 days
☐	Vivado ML Enterprise Edition, 30-Day Evaluation License	Certificate - Evaluation	Node	1/1	Current	30 days
☐	Vitis HLS License	Certificate - No Charge	Node	1/1	Current	None
☐	Vitis Model Composer (Xilinx toolbox for MATLAB and Simulink), 90 Day Evaluat...	Certificate - Evaluation	Node	1/1	Current	90 days
☐	Alveo Development Tools License	Certificate - No Charge	Node	1/1	Current	None
☐	ISE Embedded Edition License	Certificate - No Charge	Node	1/1	Current	None
☐	SDAccel OpenCL Development Environment, 30 Day Node Locked Evaluation L...	Certificate - Evaluation	Node	1/1	Current	30 days
☒	Vivado Design Suite: HL WebPACK 2015 and Earlier License	Certificate - No Charge	Node	1/1	Current	None
☐	Xilinx MicroBlaze/All Programmable SoC Software Development Kit – Standalone	Certificate - No Charge	Node	1/1	Current	None
☐	PetaLinux Tools License	Certificate - Evaluation	Node	1/1	Current	365 days

[Generate Node-Locked License](#)

16. กด “Next” ไปเรื่อยๆ

Generate Node License

Fields marked with an asterisk * are required.

1

PRODUCT SELECTION

Product Selections *

	Product	Type	Available Seats	Subscription End Date	Requested Seats	Borrowed Seats
☒	Vivado Design Suite: HL WebPACK 2015 and Earl...	No Charge	1/1	None	1	

2

SYSTEM INFORMATION

License	Node
Host ID *?	Any

3


COMMENTS

Comments ?	
------------	--


Next

[Cancel](#)

17. เมื่อขึ้นหน้า “Congratulations” และส่งไฟล์ไปยังอีเมลที่ลงทะเบียนไว้ แล้วดาวน์โหลดไฟล์ไลเซนส์ (.lic)




18. กลับมาที่ Vivado License Manager ไปที่ Get License > Load License กด “Copy License...” แล้วเลือกไฟล์ .lic ที่ดาวน์โหลดมา เพื่อติดตั้งไลเซนส์ เป็นอันเสร็จสิ้น พร้อมใช้งาน Vivado




การใช้งาน โปรแกรม Vivado 2025.2


1. เปิดโปรแกรม จากนั้นที่หน้า Quick Start กด “Create Project” เพื่อเริ่มสร้างโปรเจกต์ใหม่



2. หน้าต่าง New Project จะแสดงข้อความต้อนรับ กด “Next”



3. ตั้งชื่อโปรเจกต์ (Project name) และเลือกตำแหน่งที่เก็บไฟล์ (Project location) แล้วกด “Next”



New Project

Project Name
Enter a name for your project and specify a directory where the project data files will be stored.


Project name:

Project location:

☒ Create project subdirectory

Project will be created at: C:/Users/Ken/Desktop/FPGA/Lab_0

4. เลือกชนิดโปรเจกต์เป็น “RTL Project” และติ๊ก “Do not specify sources at this time” แล้วกด “Next”



New Project

Project Type
Specify the type of project to create.

☒ **RTL Project**
You will be able to add sources, create block designs in IP Integrator, generate IP, run RTL analysis, synthesis, implementation, design planning and analysis.
☒ Do not specify sources at this time
☐ Project is an extensible Vitis platform

☐ **Post-synthesis Project**
You will be able to add sources, view device resources, run design analysis, planning and implementation.
☐ Do not specify sources at this time


☐ **I/O Planning Project**
Do not specify design sources. You will be able to view part/package resources.

☐ **Imported Project**
Create a Vivado project from a Synplify Project File.


☐ **Example Project**
Create a new Vivado project from a predefined template.

5. ที่หน้า Default Part เลือกชิป Spartan-7 รุ่น “xc7s15ftgb196-1” แล้วกด “Next”

โดยในขั้นกำหนด port สามารถกดปุ่ม “—” เพื่อลบ port ที่ไม่ต้องการได้




6. แล้วกด “Finish” เพื่อสร้างโปรเจกต์




7. ที่ Project Manager กด “Add Sources” เลือก “Add or create design sources” แล้วกด

“Next”



8. กด “Create File” เลือก File type เป็น “VHDL” ตั้งชื่อไฟล์ แล้วกด “OK”



9. ที่หน้าต่าง Define Module กำหนดชื่อ Entity และรายการ I/O Port (Port Name, Direction, Bus) ตามต้องการ หรือสามารถกดปุ่ม “—” เพื่อลบ port ได้เลย เมื่อเสร็จกด “OK”

Define Module

Define a module and specify I/O Ports to add to your source file.
For each port specified:
MSB and LSB values will be ignored unless its Bus column is checked.
Ports with blank names will not be written.

Module Definition


Entity name:

Architecture name:

I/O Port Definitions


Port Name	Direction	Bus	MSB	LSB
	in	☐	0	0

10. ไฟล์ VHDL (Top_layer.vhd) จะถูกสร้างและเปิดขึ้นในหน้าต่างแก้ไขโค้ด พร้อมให้เขียนวงจรดิจิทัล




11. สร้างไฟล์ Constraint โดยกด “Add Sources” เลือก “Add or create constraints” แล้วกด


“Next”



12. กด “Create File” เลือก File type เป็น “XDC” ตั้งชื่อไฟล์ (เช่น port) แล้วกด “OK”



13. ไฟล์ XDC (port.xdc) จะถูกสร้างและเปิดขึ้น ใช้สำหรับกำหนดขา (pin) ของบอร์ด FPGA ให้ตรงกับ port ของวงจรที่ออกแบบไว้



14. ที่ Flow Navigator ในส่วน PROGRAM AND DEBUG กด “Generate Bitstream” เพื่อสร้างไฟล์ Bitstream (.bit) โดย Vivado จะรัน Synthesis และ Implementation ให้อัตโนมัติ

▼ SYNTHESIS

▶ Run Synthesis

> Open Synthesized Design

▼ IMPLEMENTATION

▶ Run Implementation


> Open Implemented Design

▼ PROGRAM AND DEBUG


▶ Generate Bitstream

> Open Hardware Manager

15. เปิด “Open Hardware Manager” แล้วที่ Open Target คลิกขวาเลือก “Auto Connect” เพื่อเชื่อมต่อกับบอร์ด FPGA




16. เลือก “Program Device” แล้วเลือกชิปเป้าหมาย (เช่น xc7s15_0)




17. ที่หน้าต่าง Program Device เลือกไฟล์ Bitstream (.bit) ในช่อง Bitstream file แล้วกด

“Program” เพื่อโปรแกรมวงจรลงบอร์ด



18. การสร้างไฟล์ .mcs ทำได้ 2 ทาง คือ (1) ที่หน้าต่าง “Bitstream Generation Completed” เลือก

“Generate Memory Configuration File” หรือ (2) ไปที่เมนู Tools > Generate Memory Configuration File



19. ที่หน้าต่าง Write Memory Configuration File ตั้งค่า Format เป็น “MCS” เลือก Memory Part

และ Interface ตั้งชื่อไฟล์ในช่อง Filename และเลือกไฟล์ Bitstream ที่สร้างไว้แล้วกด “OK”

เพื่อสร้างไฟล์ .mcs

Write Memory Configuration File

Create a configuration file to program the device

Format: MCS

☒ Memory Part: IS25LP02GJ-spi-x1_x2_x4

☐ Custom Memory Size (MB): 256

Filename:

Options

Interface: SP1x1

☒ Load bitstream files ☐ Daisy chain configuration file

Start address: 00000000 Direction: up Bitfile:

☐ Load data files

Start address: 00000000 Direction: up Datafile:

☐ Write checksum

☐ Disable bit swapping

☒ Overwrite

Command: write_cfgmem -format mcs -size 256 -interface SP1x1

OK Cancel