



Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur

# Einführung in die Technische Informatik VLSI-Systementwurf

# Zeitverhalten

Rainer G. Spallek Martin Zabel

TU Dresden, 09.10.2013



Martin.Zabel@tu-dresden.de

http://vlsi-eda.inf.tu-dresden.de





# Gliederung

- 1 Wiederholung
- 2 Schaltnetze
- 3 Schaltwerke
- 4 Zusammenschaltung von ICs
- 5 Beispiel CoolRunner-II
- 6 Zusammenfassung








# 1 Wiederholung

Takt-Spezifikation:







# 2 Schaltnetze

#### **Einzelgatter:**

- Allg.: vorgegebenes, separat verdrahtbares Bauelement.
- I.d.R.: Ein Ausgang, ein-/mehrere Eingänge.
- Zeitverhalten hinterlegt in Hersteller-Bibliothek.

#### Schaltnetz:


- Netzwerk von Bauelementen.
- Zeitverhalten bestimmt durch die einzelnen Bauelemente und durch das Verbindungsnetzwerk.
- I.d.R.: Mehrere Aus-/Eingänge.




# **Einzelgatter**

Verzögerungszeit: Propagate-Delay, t<sub>PD</sub>

- Zeit zwischen Änderung am Eingang und stabilem Ausgang.
- Temperaturabhängig, Parameterstreuung, NMOS/PMOS.
- Typischer Wert für Simulation.
- Minimum/Maximum f
   ür k
   ürzesten/l
   ängsten Pfad in der Timing-Analyse.
   Teilweise auch f
   ür Simulation (VITAL).









Hinweis: Im Allg. keine Analyse, ob überhaupt Signalwechsel am Ausgang.

(Beispiel: Carry-Skip)

#### Gatter mit "balanciertem" Zeitverhalten:

- t<sub>PD</sub> unabhängig vom Eingang (und Ausgang).
- Beispiel: NAND, NOR.
- $t_{OUT,MAX} = max\{t_{IN}\} + t_{PD,MAX}$
- $t_{OUT.MIN} = min \{t_{IN}\} + t_{PD.MIN}$

#### Gatter mit "unbalanciertem" Zeitverhalten:

- Separate t<sub>PD</sub> für alle Kombinationen zwischen Ein- und Ausgang.
- Beispiel: MUX, Komplexgatter wie Volladdierer.
- $t_{OUT,MAX} = max\{t_{IN1} + t_{PD1,MAX}, t_{IN2} + t_{PD2,MAX}, ...\}$
- $t_{OUT,MIN} = min \{t_{IN1} + t_{PD1,MIN}, t_{IN2} + t_{PD2,MIN}, ...\}$





# **Schaltnetz**

## **Verbindungsnetzwerk beeinflusst tpp der Gatter:**

- Kanal der MOSFETs am Ausgang = Widerstand.
- Schaltgeschwindigkeit der MOSFETs abhängig von Last.
- Statt Änderung der t<sub>PD</sub> → Zusätzlich: Routing-Delay, t<sub>RD</sub>.

## Last am Gatterausgang:

- Eingangskapazitäten der folgenden Gatter.
  - → Fan-Out = Anzahl der angeschlossenen Eingänge.
- Leitungswiderstände und –kapazitäten, proportional zur Leitungslänge.






#### **Abbildung als Graph:**

- Knoten =
  - Gatterausgänge und
  - Ein-/Ausgänge des Schaltnetzes (Ein-/Ausgangsknoten).
- Gerichtete und gewichtete Kanten =
  - Verbindung zwischen Knoten: t<sub>RD</sub> +
  - Verzögerung innerhalb Gatter: t<sub>PD</sub> .
- Bestimmung der kürzesten/längsten Pfade zwischen allen Paaren von Einund Ausgangsknoten:
  - Dijkstra-Algorithmus,
  - Floyd-Algorithmus.





# Beispiel:



# Graph:





# 3 Schaltwerke

#### Flip-Flop:

- Allg.: vorgegebenes, separat verdrahtbares Bauelement.
- Verschiedene Typen: D-FF, T-FF, mit/ohne Reset, ...
- Zeitverhalten hinterlegt in Hersteller-Bibliothek.

#### Schaltwerke:

FF + Schaltnetze für Ausgänge und Folgezustand.







# Flip-Flop

# Setup-Time $t_s$ und Hold-Time $t_H$ :

- Zeitfenster relativ zur aktiven Taktflanke, in dem Dateneingang stabil sein muss.
- I.d.R: nur Maximum. Temperaturabhängig, Parameterstreuung.
- Vorzeichenbehaftete Zeiten:
  - t<sub>S</sub> > 0: Pfeil Richtung Vergangenheit
  - t<sub>H</sub> > 0: Pfeil Richtung Zukunft











## Clock-to-Output-Time tco

- Zeit zwischen aktiver Taktflanke und stabilem Ausgang.
- Analog t<sub>PD</sub>: Minimum, Maximum, typischer Wert.
  - Häufig nur Maximum im Datenblatt spezifiziert.
- Temperaturabhängig, Parameterstreuung.









# **Schaltwerke**

#### Aufbau:


Eingänge: X

Ausgänge: Y

Speicherglieder: Z

# 4 Zeitparameter:

- t<sub>PD</sub>
- $t_S$ ,  $t_H$
- t<sub>CC</sub>
- Periodendauer T








## **Propagate-Delay für Schaltwerk:**

- $t_{PD,MIN}(x,y)$  und  $t_{PD,MAX}(x,y)$
- Kürzester/Längster Pfad für alle Paare (x,y)
- Pfade von Z nach Y nicht von Interesse.








## **Clock-to-Output-Time für Schaltwerk:**


- $t_{CO,MIN}(z,y) = t_{CO,MIN}(z) + t_{PD,MIN}(z,q,y)$
- $\quad \quad \mathbf{t}_{\text{CO,MAX}}(\mathbf{z},\mathbf{y}) = \mathbf{t}_{\text{CO,MAX}}(\mathbf{z}) + \mathbf{t}_{\text{PD,MAX}}(\mathbf{z},\mathbf{q},\mathbf{y})$
- Zeiten für alle Paare (z,y).





## **Setup-/Hold-Time für Schaltwerk:**


- Setup-Time:  $t_S(x,z) = t_S(z) + t_{PD,MAX}(x,z.d)$
- Hold-Time:  $t_H(x,z) = t_H(z) t_{PD,MIN}(x,z.d)$
- Zeiten für alle Paare (x,z).





#### Minimale Periodendauer für Schaltwerk:


- $T_{MIN}(z1,z2) = t_{CO,MAX}(z1) + t_{PD,MAX}(z1,q,z2.d) + t_{S}(z2)$
- $\bullet \quad \mathsf{T}_{\mathsf{MIN}} = \mathsf{max} \{ \; \mathsf{T}_{\mathsf{MIN}}(\mathsf{z1}, \mathsf{z2}) \; \}$






#### Hold-Time-Problem für Schaltwerk:

Es muss gelten:  $t_H(z2) < t_{CO,MIN}(z1) + t_{PD,MIN}(z1.q,z2.d)$ 









# 4 Zusammenschaltung von ICs

# I/O-Verzögerungen

Gesucht: Zeitangaben bezogen auf externe PINs.

→ Angaben im Datenblatt.

## Zusätzliche Verzögerungszeiten für I/O-Treiber:

■ Input-Delay für x:  $t_{ID.MIN}(x) / t_{ID.MAX}(x)$ 

■ Input-Delay für clk: t<sub>ID,MIN</sub>(clk) / t<sub>ID,MAX</sub>(clk)

Output-Delay für y: t<sub>OD,MIN</sub>(y) / t<sub>OD,MAX</sub>(y)

# Zusätzliche Verzögerungszeiten für Takt-Netzwerk:

Hier Vorgabe: Ausbalancierter Taktbaum.

Propagate-Delay für clk: t<sub>PD.MIN</sub>(clk) / t<sub>PD.MAX</sub>(clk)





#### Propagate-Delay für IC:

- $t_{PD,MIN}(x^*,y^*) = t_{ID,MIN}(x) + t_{PD,MIN}(x,y) + t_{OD,MIN}(y)$

#### **Clock-to-Output-Time für IC:**

- $= t_{CO,MIN}(clk^*,y^*) = t_{ID,MIN}(clk) + t_{PD,MIN}(clk) + min\{t_{CO,MIN}(z,y)\} + t_{OD,MIN}(y)$
- $\begin{aligned} \bullet \quad & t_{\text{CO},\text{MAX}}(\text{clk}^*,y^*) = t_{\text{ID},\text{MAX}}(\text{clk}) + t_{\text{PD},\text{MAX}}(\text{clk}) + \max\{\ t_{\text{CO},\text{MAX}}(z,y)\ \} + \\ & t_{\text{OD},\text{MAX}}(y) \end{aligned}$
- $t_{CO,MIN}(z,y)$  und  $t_{CO,MAX}(z,y)$  entsprechend Schaltwerk.





#### **Setup-Time für IC:**

- Takt trifft frühestens zum Zeitpkt. t<sub>ID,MIN</sub> (clk) + t<sub>PD,MIN</sub> (clk) am FF ein.
- $t_S(x^*,clk^*) = t_{ID,MAX}(x) + max\{t_S(x,z)\} t_{ID,MIN}(clk) t_{PD,MIN}(clk)$
- Längster Pfad für Daten, aber kürzester für Takt!
- t<sub>S</sub>(x,z) entsprechend Schaltwerk.

#### **Hold-Time für IC:**

- Takt trifft spätestens zum Zeitpkt. t<sub>ID,MAX</sub>(clk) + t<sub>PD,MAX</sub>(clk) am FF ein.
- $t_H(x^*,clk^*) = t_{ID,MAX}(clk) + t_{PD,MAX}(clk) + max\{t_H(x,z)\} t_{ID,MIN}(x)$
- Kürzester Pfad für Daten, aber längster für Takt!
- t<sub>H</sub>(x,z) entsprechend Schaltwerk.


#### Taktfrequenz: unverändert






# **Verfügbares Zeit-Budget**

System Synchronous:




Source Synchronous: für High-Speed-Anwendungen





## **System Synchronous:**



- Vorgabe Systemtakt: T
- Vorgabe durch IC1: t<sub>CO.MAX</sub>(clk\*,y\*)
- Verfügbar für IC2:  $t_S(x^*,clk^*) \le T t_{CO,MAX}(clk^*,y^*) t_{RD}(y^*,x^*)$
- Altera / Synopsys Design Constraints:


Xilinx UCF Variante 1:

```
NET "x" OFFSET = IN 8 ns AFTER "clk"; # t_CO
TIMESPEC ... = PERIOD "clk" 10 ns HIGH; # T
```

• Xilinx UCF Variante 2:
NET "x" OFFSET = IN 2 ns BEFORE "clk"; # t S



## **System Synchronous:**



- Vorgabe Systemtakt: T
- Vorgabe durch IC2: t<sub>S</sub>(x\*,clk\*)
- Verfügbar für IC1:  $t_{CO.MAX}(clk^*,y^*) \le T t_{S}(x^*,clk^*) t_{RD}(y^*,x^*)$
- Altera / Synopsys Design Constraints:

Xilinx UCF Variante 1:

```
NET "y" OFFSET = OUT 4 ns BEFORE "clk";  # t_S
TIMESPEC ... = PERIOD "clk" 10 ns HIGH;  # T
```

NET "y" OFFSET = OUT 6 ns AFTER "clk"; # t CO





# **Source Synchronous**





# **5 Beispiel Cyclone III**

#### Im Datenblatt spezifiziert:

- min./max. Frequenzen für Taktnetzwerke und –generatoren
- max. Frequenzen für IP-Blöcke wie Multiplizierer, Speicherblöcke
- Zeitverhalten der I/O-Komponenten:
  - High-Speed-Transceiver: Frequenzen, Datenraten, Jitter
  - I/O-Blöcke: Input-/Output-Delay, max. Frequenzen im DDR-Modus

#### Nicht spezifiziert sind:

- Verzögerungszeiten einzelner LUTs, t<sub>S</sub>, t<sub>H</sub> und t<sub>CO</sub> von FFs
- Routing-Delay der Verdrahtung





# 6 Zusammenfassung

#### Schaltnetze:

- Verzögerungszeit t<sub>PD</sub>,
- Graphenansatz, kürzeste/längste Pfade.

#### Schaltwerke:

- Clock-to-Output-Time t<sub>CO</sub>, Setup-Time t<sub>S</sub>, Hold-Time t<sub>H</sub>,
- Minimale Periodendauer T.

#### **Zusammenschaltung von ICs:**

- Zusätzliche Verzögerungszeiten.
- Zeit-Budgets für System Synchronous.