



Einführung in die Technische Informatik

Entwurf Eingebetteter Systeme

Robert Wille


Software

- Auf Mikrocontrollern
- Auf Digitalen Signalprozessoren (DSP)
- Auf Mikroprozessoren




Hardware

- (Spezial)-Prozessoren
- Application Specific Integrated Circuit (ASIC)



- Field Programmable Gate Array (FPGA)



Von der Architektur zur Schaltung

Systemarchitektur

Bottom-Up Entwurf

Top-Down Entwurf

Hardware-Realisierung (IC)

Entwurfsarten

- **Top-Down Entwurf:**

- Abstrakte Beschreibung des Systems wird sukzessive in eine Schaltung verfeinert


- **Bottom-Up Entwurf:**

- Bereits entworfene Komponenten werden zu komplexeren Einheiten zusammengefügt


- **Realität:**

- Mischung aus beiden Entwurfsarten


Abstraktionsebenen




Abstraktionsebenen



Abstraktionsebenen




Design- and Verification Gap



Voraussetzung für den erfolgreichen Entwurf großer Systeme

- Hierarchisches Arbeiten
- Automatisierung
- Wiederverwenden vorhandener Designs (Re-Use)


Time-to-market



Verringerung von Entwurfszeit und -kosten



- Finden von Spezifikationsfehlern in frühen Phasen (Vermeidung von *turn-arounds*)
- *Rapid prototyping*
- Frühzeitige Abschätzung von kritischen Entwurfsparametern wie z.B. Durchsatz, Leistungsaufnahme, Antwortzeiten, Entwurf- und Produktkosten

Abstraktionsebenen



Systemebene

Funktionale Einheiten, die miteinander kommunizieren



Algorithmische Ebene


Die Funktionen einzelner Blöcke werden durch Algorithmen in einer Hardware- oder System-Beschreibungssprache modelliert

- System
- **Algorithmus**
- Register-Transfer
- Logik
- Transistor
- Layout

```
int dgl(int x, int y, int u, int dx, int a) {  
    int x1, y1, u1;  
    do {  
        x1 = x + dx;  
        u1 = u - 3*x*u*dx - 3*y*dx;  
        y1 = y + u*dx;  
        x = x1; u = u1; y = y1;  
    } while (x1 <= a);  
    return y;  
}
```

Register-Transfer Ebene


Darstellung der Funktionalen Einheiten durch Datenpfad- und Kontrollpfad (Daten werden von Register zu Register transferiert und verarbeitet)



- System
- Algorithmus
- Register-Transfer
- Logik
- Transistor
- Layout

Logik-Ebene

Schaltung wird durch Boolesche Signale, Boolesche Gatter, und Flipflops modelliert.




- System
- Algorithmus
- Register-Transfer
- Logik
- Transistor
- Layout

Transistor-Ebene

- System
- Algorithmus
- Register-Transfer
- Logik
- Transistor
- Layout

- Realisierung Boolescher Elemente durch Transistoren




CMOS Inverter

Layoutebene

- System
- Algorithmus
- Register-Transfer
- Logik
- Transistor
- Layout

- Realisierung von Transistoren durch dotierte Bereiche und isolierende Schichten auf dem IC



Alternative Sichtweisen





Figure 1: Gajski-Kuhn Y-chart

Schaltkreise

- Kombinatorische Schaltkreise:
 - Kein Speicher
 - Kein Takt
 - Modellierung als Boolesche Funktionen

} Kein Zustand
- Sequentielle Schaltkreise:
 - Speicher (Flipflops)
 - Taktung
 - Modellierung als Zustandsmaschine

} Zustand