

Fakultät Informatik Institut für Technische Informatik, Professur Mikrorechner

Einführung in die Technische Informatik

Entwurf Eingebetteter Systeme


Robert Wille






Software

- Auf Mikrocontrollern
- Auf Digitalen Signalprozessoren (DSP)
- Auf Mikroprozessoren












Hardware

- (Spezial)-Prozessoren
- Application Specific Integrated Circuit (ASIC)





Field Programmable Gate Array (FPGA)










Von der Architektur zur Schaltung







Entwurfsarten

Top-Down Entwurf:

 Abstrakte Beschreibung des Systems wird sukzessive in eine Schaltung verfeinert

Bottom-Up Entwurf:


 Bereits entworfene Komponenten werden zu komplexeren Einheiten zusammengefügt

Realität:

Mischung aus beiden Entwurfsarten


























Design- and Verification Gap








Voraussetzung für den erfolgreichen Entwurf großer Systeme

- Hierarchisches Arbeiten
- Automatisierung
- Wiederverwenden vorhandener Designs (Re-Use)





Time-to-market








Verringerung von Entwurfszeit und -kosten

- Finden von Spezifikationsfehlern in frühen Phasen (Vermeidung von turn-arounds)
- Rapid prototyping
- Frühzeitige Abschätzung von kritischen Entwurfsparametern wie z.B. Durchsatz, Leistungsaufnahme, Antwortzeiten, Entwurf- und Produktkosten












Systemebene







Algorithmische Ebene

- System
- Algorithmus
- Register-Transfer
- Logik
- Transistor
- Layout


Die Funktionen einzelner Blöcke werden durch Algorithmen in einer Hardware- oder System-Beschreibungssprache modelliert

```
int dgl(int x, int y, int u, int dx, int a) {
  int x1, y1, u1;
  do {
    x1 = x + dx;
    u1 = u - 3*x*u*dx - 3*y*dx;
    y1 = y + u*dx;
    x = x1; u = u1; y = y1;
  } while (x1 <= a);
  return y;
}</pre>
```






Register-Transfer Ebene



Darstellung der Funktionalen Einheiten durch Datenpfad- und Kontrollpfad (Daten werden von Register zu Register transferiert und verarbeitet)



Datenpfad






Logik-Ebene

System Algorithmus Register-Transfer Logik **Transistor**

Layout

Schaltung wird durch Boolesche Signale, Boolesche Gatter, und Flipflops modelliert.








Transistor-Ebene

System Algorithmus Register-Transfer Logik **Transistor** Layout

 Realisierung Boolescher Elemente durch Transistoren







Layoutebene

IC

System

Algorithmus


Register-Transfer


Logik

Transistor

Layout

Realisierung von Transistoren durch dotierte
 Bereiche und isolierende Schichten auf dem










Alternative Sichtweisen






Figure 1: Gajski-Kuhn Y-chart





Schaltkreise

- Kombinatorische Schaltkreise:
 - Kein Speicher
 - Kein Takt
 - Modellierung als Boolesche Funktionen_
- Sequentielle Schaltkreise:
 - Speicher (Flipflops)
 - Taktung
 - Modellierung als Zustandsmaschine

Zustand

Kein Zustand