Einführung in die Technische Informatik Skript

In der Hoffnung, dass es was nützt ...

Christian Kroh

13. Oktober 2014, Dresden

Inhaltsverzeichnis

1.		Allgemeine Einführung					
		Qualifikationsziele	5 5				
I.	VL	SI-Systementwurf	6				
1.		ührung	7				
		Themenschwerpunkte	7				
	1.2.	Inhalte der Lehrveranstaltung	8				
		1.2.1. Inhalte der Vorlesung	8				
	1.9	1.2.2. Inhalte des Praktikums	8				
	1.5.	1.3.1. Zwei Sichten	8				
		1.3.2. Anwenderprogrammierbare IC (ASIC)	10				
		1.3.3. Hardwareprogrammierung	10				
		1.3.4. Programmiertechnologien	10				
		1.3.5. Klassifikation Anwenderprogrammierbare IC	13				
_							
2.		altkreisentwurf	14				
	2.1.	Abstraktionsebenen und Sichten	14				
		2.1.1. Abstraktionsebenen 2.1.2. Sichten	$\frac{14}{14}$				
		2.1.3. Y-Diagramm nach Gajski	$14 \\ 15$				
	2.2.	Entwurfsablauf	16				
		Entwurfsstile	17				
		2.3.1. Full-Custom Entwurf	18				
		2.3.2. Standardzellenentwurf	19				
		2.3.3. Maskenprogrammierbare Gate Arrays	20				
		2.3.4. Anwenderprogrammierbare IC	21				
	2.4.	Entwurfswerkzeuge	24				
3	Διιτ	omaten	25				
٥.		Automatendarstellung	25				
	· · · ·	3.1.1. Betrachtungsweisen	$\frac{-5}{25}$				
		3.1.2. Automatengraphen	25				
		3.1.3. SM-Charts	27				
		3.1.4. GRAFCET & SFC	28				
	3.2.	Automatenkopplung	31				
		3.2.1. Synchrone Kopplung	32				
	0.0	3.2.2. Asynchrone Kopplung	36				
	3.3.	Initialisierung	38				
		3.3.1. Reset vs. Power-Up	38				
		3.3.2. Synchrones Reset	39 39				
		3.3.4. Coding Guidelines für Reset	39 40				
		5.5.4. Coding Guidennes für Reset	40				
4.	Hard	dwarebeschreibungssprachen - Hardware Description Language (HDL)	41				
		Allgemein	41				
	4.2.	VHDL	41				
		4.2.1. Geschichte	41				
		4.2.2. Abstraktionsebenen	41				
		4.2.3. Grundsätze	42				

	4.3. Verilog	42
5.	Field-programmable Gate-Array (FPGA)	43
	5.1. Architektur	43
	5.2. Funktionsblöcke	43
	5.3. I/O-Zellen	43
	5.4. Verdrahtung	43
	5.4.1. Topologie	43
	5.4.2. Technologie	43
	5.5. Speicherelemente	43
	5.5.1. LUT-RAM	43 43
	5.6. IP-Cores	43
	5.7. Konfigurierbarkeit	43
	5.8. Konfigurationsmodi	43
_		
6.	Modellierung	44
7.	Simulation	45
8.	Zeitverhalten	46
9.	Test	47
10	. Hochgeschwindigkeit	48
11	. Verlustleistung	49
II.	Entwurf eingebetteter Systeme	50
II.	Entwurf eingebetteter Systeme	50
	Entwurf eingebetteter Systeme . Parallelverarbeitung	5051
		51
Ш		
III IV	. Parallelverarbeitung	51
III IV 1.	. Parallelverarbeitung	51 52
III IV 1.	. Parallelverarbeitung	515253
III IV 1.	. Parallelverarbeitung 7. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board	51 52 53 53
III IV 1.	7. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board	51 52 53 53 55
III IV 1.	J. Parallelverarbeitung V. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board 1.2. Aufgabe 1 - Binär-Dekoder 1.2.1. Entwurf 1.2.2. Auswertung 1.3. Aufgabe 2 - Hamming-Distanz	51 52 53 53 55 55
III IV 1.	J. Parallelverarbeitung J. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board 1.2. Aufgabe 1 - Binär-Dekoder 1.2.1. Entwurf 1.2.2. Auswertung 1.3. Aufgabe 2 - Hamming-Distanz 1.3.1. Entwurf	51 52 53 55 55 55 56 56
III IV 1.	J. Parallelverarbeitung J. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board 1.2. Aufgabe 1 - Binär-Dekoder 1.2.1. Entwurf 1.2.2. Auswertung 1.3. Aufgabe 2 - Hamming-Distanz 1.3.1. Entwurf 1.3.2. Auswertung	51 52 53 55 55 55 56 56 56 56
III IV 1.	J. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board 1.2. Aufgabe 1 - Binär-Dekoder 1.2.1. Entwurf 1.2.2. Auswertung 1.3. Aufgabe 2 - Hamming-Distanz 1.3.1. Entwurf 1.3.2. Auswertung 1.4. Aufgabe 3 - Modulo-n-Zähler	51 52 53 55 55 56 56 56 56 57
III IV 1.	J. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board 1.2. Aufgabe 1 - Binär-Dekoder 1.2.1. Entwurf 1.2.2. Auswertung 1.3. Aufgabe 2 - Hamming-Distanz 1.3.1. Entwurf 1.3.2. Auswertung 1.4. Aufgabe 3 - Modulo-n-Zähler 1.4.1. Entwurf	51 52 53 55 55 56 56 56 57 57
III IV 1.	J. Parallelverarbeitung V. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board 1.2. Aufgabe 1 - Binär-Dekoder 1.2.1. Entwurf 1.2.2. Auswertung 1.3. Aufgabe 2 - Hamming-Distanz 1.3.1. Entwurf 1.3.2. Auswertung 1.4. Aufgabe 3 - Modulo-n-Zähler 1.4.1. Entwurf 1.4.2. Auswertung	51 52 53 55 55 56 56 56 57 57 58
III IV 1.	J. Parallelverarbeitung V. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board 1.2. Aufgabe 1 - Binär-Dekoder 1.2.1. Entwurf 1.2.2. Auswertung 1.3. Aufgabe 2 - Hamming-Distanz 1.3.1. Entwurf 1.3.2. Auswertung 1.4. Aufgabe 3 - Modulo-n-Zähler 1.4.1. Entwurf 1.4.2. Auswertung 1.5. Aufgabe 4 - Entprell-Automat	51 52 53 55 55 56 56 56 57 57 58 59
III IV 1.	Parallelverarbeitung	51 52 53 55 55 56 56 56 57 57 58 59 59
III IV 1.	Parallelverarbeitung C. Appendix VLSI-Systementwurf Praktikum 1.1. Kurze Beschreibung des Terasic DE0 Board 1.2. Aufgabe 1 - Binär-Dekoder 1.2.1. Entwurf 1.2.2. Auswertung 1.3. Aufgabe 2 - Hamming-Distanz 1.3.1. Entwurf 1.3.2. Auswertung 1.4. Aufgabe 3 - Modulo-n-Zähler 1.4.1. Entwurf 1.4.2. Auswertung 1.5. Aufgabe 4 - Entprell-Automat 1.5.1. Entwurf 1.5.2. Auswertung	51 52 53 55 55 56 56 56 57 57 58 59 60
III IV 1.	Appendix VLSI-Systementwurf Praktikum 1.1 Kurze Beschreibung des Terasic DE0 Board 1.2 Aufgabe 1 - Binär-Dekoder 1.2.1 Entwurf 1.2.2 Auswertung 1.3 Aufgabe 2 - Hamming-Distanz 1.3.1 Entwurf 1.3.2 Auswertung 1.4 Aufgabe 3 - Modulo-n-Zähler 1.4.1 Entwurf 1.4.2 Auswertung 1.5 Aufgabe 4 - Entprell-Automat 1.5.1 Entwurf 1.5.2 Auswertung 1.6 Aufgabe 5 - HALLO-Anzeige	51 52 53 55 55 56 56 56 57 57 58 59 60 61
III IV 1.	Appendix VLSI-Systementwurf Praktikum 1.1	51 52 53 55 55 56 56 56 57 57 58 59 60 61 61
III IV 1.	Appendix VLSI-Systementwurf Praktikum 1.1	51 52 53 55 55 56 56 56 57 57 58 59 60 61 61 62
III IV 1.	Parallelverarbeitung	51 52 53 55 55 56 56 56 57 57 58 59 60 61 61 62 62 62
III IV 1.	Parallelverarbeitung Appendix	51 52 53 55 55 56 56 56 57 57 58 59 60 61 61 62 62 63
III IV 1.	Parallelverarbeitung Appendix VLSI-Systementwurf Praktikum 1.1 Kurze Beschreibung des Terasic DE0 Board 1.2 Aufgabe 1 - Binär-Dekoder 1.2.1 Entwurf 1.2.2 Auswertung 1.3 Aufgabe 2 - Hamming-Distanz 1.3.1 Entwurf 1.3.2 Auswertung 1.4 Aufgabe 3 - Modulo-n-Zähler 1.4.1 Entwurf 1.4.2 Auswertung 1.5 Aufgabe 4 - Entprell-Automat 1.5.1 Entwurf 1.5.2 Auswertung 1.6 Aufgabe 5 - HALLO-Anzeige 1.6.1 Entwurf 1.6.2 Auswertung 1.7 Aufgabe 6 - Stoppuhr 1.7.1 Entwurf 1.7.2 Auswertung 1.7.2 Auswertung 1.7.3 Aufgabe 6 - Stoppuhr 1.7.4 Entwurf 1.7.5 Auswertung 1.7.6 Auswertung 1.7.7 Aufgabe 6 - Stoppuhr 1.7.7 Entwurf 1.7.8 Auswertung 1.7.9 Auswertung 1.7.9	51 52 53 55 55 55 56 56 56 57 57 58 59 60 61 61 62 62 63 65
III IV 1.	Parallelverarbeitung Appendix VLSI-Systementwurf Praktikum 1.1 Kurze Beschreibung des Terasic DE0 Board 1.2 Aufgabe 1 - Binär-Dekoder 1.2.1 Entwurf 1.2.2 Auswertung 1.3 Aufgabe 2 - Hamming-Distanz 1.3.1 Entwurf 1.3.2 Auswertung 1.4 Aufgabe 3 - Modulo-n-Zähler 1.4.1 Entwurf 1.4.2 Auswertung 1.5 Aufgabe 4 - Entprell-Automat 1.5.1 Entwurf 1.5.2 Auswertung 1.6 Aufgabe 5 - HALLO-Anzeige 1.6.1 Entwurf 1.6.2 Auswertung 1.7 Aufgabe 6 - Stoppuhr 1.7.1 Entwurf 1.7.2 Auswertung 1.8 Anhang 1.8 Aufgabe 6 - Stoppuhr 1.7 Aufgabe 6 - Augustrung 1.8 Anhang 1.8 Anhang 1.8 Anhang 1.8 Anhang 1.8 Anhang 1.8 Aufgabe 6 - Stoppuhr 1.7 Aufgabe 6 - Augustrung 1.8 Anhang 1.8 Anhang 1.8 Anhang 1.8 Aufgabe 6 - Augustrung 1.8 Aufgabe 6 - Aug	51 52 53 55 55 56 56 56 57 57 58 59 60 61 61 62 62 63 65 65
III IV 1.	Parallelverarbeitung	51 52 53 55 55 55 56 56 56 57 57 58 59 60 61 61 62 62 63 65
III IV 1.	Parallelverarbeitung Appendix VLSI-Systementwurf Praktikum 1.1 Kurze Beschreibung des Terasic DE0 Board 1.2 Aufgabe 1 - Binär-Dekoder 1.2.1 Entwurf 1.2.2 Auswertung 1.3 Aufgabe 2 - Hamming-Distanz 1.3.1 Entwurf 1.3.2 Auswertung 1.4 Aufgabe 3 - Modulo-n-Zähler 1.4.1 Entwurf 1.4.2 Auswertung 1.5 Aufgabe 4 - Entprell-Automat 1.5.1 Entwurf 1.5.2 Auswertung 1.6 Aufgabe 5 - HALLO-Anzeige 1.6.1 Entwurf 1.6.2 Auswertung 1.7 Aufgabe 6 - Stoppuhr 1.7.1 Entwurf 1.7.2 Auswertung 1.8 Anhang 1.8 Aufgabe 6 - Stoppuhr 1.7 Aufgabe 6 - Augustrung 1.8 Anhang 1.8 Anhang 1.8 Anhang 1.8 Anhang 1.8 Anhang 1.8 Aufgabe 6 - Stoppuhr 1.7 Aufgabe 6 - Augustrung 1.8 Anhang 1.8 Anhang 1.8 Anhang 1.8 Aufgabe 6 - Augustrung 1.8 Aufgabe 6 - Aug	51 52 53 55 55 56 56 56 57 57 58 59 60 61 61 62 62 63 65 65 65

			05-Aufgabe Code	
2.	Entv	wurf ein	gebetteter Systeme: Schaltkreisvalidation	80
	2.1.	Progra	mm	80
		2.1.1.	Entwurf	80
		2.1.2.	Äquivalenzprüfung duch Simulation	81
		2.1.3.	Äquivalenzprüfung durch SAT-Solver	82
	2.2.	Versucl	he	83
		2.2.1.	1. Versuch	83
		2.2.2.	2. Versuch	83
		2.2.3.	3. Versuch	83
		2.2.4.	4. Versuch	84
		2.2.5.	5. Versuch	84
		2.2.6.	6. Versuch	84
	2.3.	Anhang	g	85
		2.3.1.	Circuit	85
		2.3.2.	Simulator	86
		2.3.3.	Solver	86
		2.3.4.	Parsers	87
		2.3.5.	Parser	87
		2.3.6.	BENCH	88
		2.3.7.	Gates	88
		2.3.8.	Gate	89
		2.3.9.	Input	90
		2.3.10.	DFF	90
		2.3.11.	Output	91

1. Allgemeine Einführung

1.1. Qualifikationsziele

Die Studierenden kennen Systemarchitekturen und Modellierungsparadigmen von VLSI-Systemen.

Sie sind in der Lage Beschreibungen von Hardware-Systemen durch Simulation zu verifizieren und mithilfe typischer Werkzeuge in reale Schaltungen umzuwandeln.

Sie können den Ressourcenbedarf, das Zeitverhalten und die Verlustleistung abschätzen oder evaluieren und daraus Entwurfsentscheidungen ableiten.

1.2. Literatur

- F. Kesel und R. Bartholomä: Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Oldenbourg Wissenschaftsverlag, ISBN 978-3-486-58976-4.
- H.-D. Wuttke und K. Henke: Schaltsysteme Eine automatenorientierte Einfürung, Pearson Studium, ISBN 3-8273-7035-3.
- H. M. Lipp und J. Becker: Grundlagen der Digitaltechnik, Oldenbourg Wissenschaftsverlag, ISBN 978-3-486-59747-9.

Teil I. VLSI-Systementwurf

1. Einführung

1.1. Themenschwerpunkte

Verarbeitungsleistung

Im Vordergrund stehen:

- Schnelle Verarbeitung auch einzelner Bits
- Parallelität auf:
 - Bitebene
 - Befehlseben
 - Threadebene
 - Prozess- und Anwendungsebene
- dynamische Rekonfiguration
- ⇒ Erfüllung der gegebenen Anforderungen

Systemintegration

Im Vordergrund stehen:

- Mehrprozessorsyteme, Mehrkern-, Vielkernprozessorsysteme
- Mehr-Chip- / Einzel-Chip-Lösungen (System-on-a-Chip)
- $\bullet\,$ Parallele Entwicklung von HW und SW (HW-/SW-Codesign)
- System-Prototyping (FPGA-Entwurf)
- ⇒ Kosteneinsparung, Entwicklungszeiteinsparung (Time-to-Market)

Verlustleistung

Im Vordergrund stehen:

- Verlustleistung im Standby (Akkubetrieb)
- Maximales Abwärmebudget

Kenngrößen:

- Statische und dynamische Verlustleistung
- MIPS pro Watt
- \Rightarrow Sowohl für eingebettete Systeme als auch für Server

Korrektheit

Aspekte:

- Verifikation eines Schaltkreises, simulativ / formal
- Profiling und Debugging unter Echtzeitbedingungen (Trace)
- ⇒ Fehlerfreier Erstentwurf

Fehlertoleranz

Toleranz gegenüber:

- Permanenten Fehlern (zeitunabhängig nach erstem Auftreten)
- Intermitierenden Fehlern (nur unter bestimmten Betriebsbedingungen)
- Transienten Fehlern (aufgrund statischer Störungen)

Fehlererkennung und -korrektur:

• Autonom durch Hardwarearchitektur

- Aus Kombination von HW und SW
- ⇒ Insbesondere wichtig für Sicherheitskritische, hochverfügbare und langlebige zuverlässige Systeme
- ⇒ Steigende Siginifikanz mit abnehmenden Strukturgrößen (Integrationsgrad) sowie steigender Transistoranzahl (Moore's Law)

1.2. Inhalte der Lehrveranstaltung

1.2.1. Inhalte der Vorlesung

- 1. Klassifikation von Schaltkreisen
- 2. Grundlagen des Schaltkreisentwurfs
- 3. Automatendarstellung, -kopplung, -vereinfachung
- 4. Hardwarebeschreibungssprachen
- 5. Programmierabare Schaltkreise, insbesondere FPGAs Teil 1
- 6. Programmierabare Schaltkreise, insbesondere FPGAs Teil 2
- 7. Modellierung und Simulation
- 8. Zeitverhalten und Test
- 9. Hochgeschwindigkeit und Verlsustleistung
- 10. Anwendungsbeispiele

1.2.2. Inhalte des Praktikums

- 1. Altera Quartus-Toolchain & Praktikumsboard DE0 mit Cyclone-3
- 2. Schaltnetze und Schaltwerke
- 3. Modularisierung
- 4. "Komplexe" Anwendung: Stoppuhr

1.3. Klassifikation von ICs

1.3.1. Zwei Sichten

Klassifizierung von integrierten Schaltkreisen (ICs) in

- Standarschaltkreis (Standard-IC) und
- applikationspezifische Schaltkreise (Application-Specific IC, ASIC)

unter zwei Gesichtspunkten möglich:

- Herstellungssicht
- Entwurfssicht


Herstellungssicht:

- Standard-IC = große Stückzahl für viele Kunden
- ASIC = für eine/n Kunden/Applikation speziell entwickelter und gefertigter IC mit zugeschnittener Funktionalität


Entwurfssicht:

- Standard-IC = (Hardware-)Funktionalität kann nicht vom Anwender beeinflusst werden
- ASIC = vom Anwender selbst entwickelte (Hardware-)Funktionalität

Klassifikation nach Herstellungssicht



Klassifikation nach Entwurfssicht



Abgrenzung der Entwurfsalternativen

Entwurfs- alternative	Transistor -layout	Gatter- position	Verdrah -tung	Funktion
Full-Custom	+	+	+	+
Standardzellen	(+)	+	+	+
MPGA, MROM	-	(+)	+	+
PLD, FPGA, PROM	-	-	(+)*	+*
Einzel-ICs	-	-	-	+

^{* =} Einfluss nur indirekt durch Programmierung

1.3.2. Anwenderprogrammierbare IC (ASIC)

Merkmale:

- \bullet Field-Programmable \Leftrightarrow feldprogrammierbar
- Vor Ort (im Feld) vom Anwender programmierbar
- Hardware ist fix. Funktionalität kann aber mittels spezieller Konfiguration "programmiert" werden


Anwendung:

- Anwendungsspezifische IC bei kleinen und mittleren Stückzahlen
- Mehrfach neu programmierbar zwecks Optimierung und Fehlerbehebung, auch während des praktischen Einsatzes
- Einfache Integration eines ganzen Systems auf einem Chip
- Prototyping, HW-/SW-Codesign


1.3.3. Hardwareprogrammierung

Hardwareprogrammierung

Programmiert (oder auch konfiguriert) werden können:



Funktionen




Speicher: PROM, EPROM, EEPROM (Flash)

1.3.4. Programmiertechnologien

Programmiertechnologien (1)

Klassifikation hinsichtlich Änderbarkeit:


analog Halbleiterspeicher



Programmiertechnologien (2)

Antifuse:

- Programmierung elektrisch, aber nur einmalig
- Schalter oder Verbindung zweier Leitungen
- Beispiel: Metall-Metall-Antifuse




Dielektrikum:

el u. Bartholomä: Entwurf von digitalen Schaltungen Systemen mit HDLs und FPGAs


Programmiertechnologien (3)

EPROM FAMOS-Transistor: (Floating-Gate Avalanche-injection MOS)

- Ladungsspeicherung (Elektronen) auf dem Floating-Gate.
- Programmierung elektrisch, Löschen durch UV-Bestrahlung (mehrmalig).




Kennlinie des FAMOS-Transistors:




Programmiertechnologien (4)

EEPROM mit FLOTOX-Transistor: (Floating-Gate Tunneling Oxide)

- Ladungsspeicherung (Elektronen) auf dem Floating-Gate.
- Programmierung elektrisch, Löschen elektrisch über WW (Word Write).
- In-System Programming





Schnittdarstellung planare EEPROM-Speicherzelle

Programmiertechnologien (5)

Flash-EEPROM:


- EEPROM mit 1-Transistor-Speicherzelle (FLOTOX-Transistor)
- Nur blockweises Löschen
- NAND-Flash für hohe Speicherdichten
- NOR-Flash für Speicher mit geringen Zugrifsszeiten
- Problem: Haltbarkeit, z.B. Intel ETOX-Zelle:
 - Endurance von 10⁵-10⁶ Lösch-/Programmierzyklen.
 - · Data Retention von ca. 10 Jahren.

Programmiertechnologien (6)

SRAM:


- 4 MOSFET pro Speicherzelle
- 1 Konfigurationsbit pro Speicherzelle zur
 - Funktionsauswahl
 - · Ansteuerung eines Pass-Transistors
- Beliebig oft programmierbar, aber Verlust der Information bei Ausfall der Betriebsspannung
- Im Betrieb einfach programmierbar
 - · Schreib-/Lesespeicher
 - · Dynamische Rekonfiguration





1.3.5. Klassifikation Anwenderprogrammierbare IC

Klassifikation Anwenderprogrammierbare IC




Beispiel: FPGA-Architektur

Grundlegende Bestandteile: Funktionsblöcke (FB): angeordnet als Matrix, Multiplexer- oder LUT-basiert.

- I/O-Zellen als spezielle FB.
- Allgemeine lokale Verdrahtung, sowie globale und dedizierte Signalleitungen.
- Spezielle Hard-Makros.

Gegenüberstellung der Entwurfsalternativen



PLD = Programmierbare Logik (SPLD, CPLD, FPGA)

PROM = Programmierbare Speicher (PROM, EPROM, EEPROM)

2. Schaltkreisentwurf

2.1. Abstraktionsebenen und Sichten

Ebenen des Entwurfs:

- Charakterisierung des jeweiligen Detailiertheitsgrades der Beschreibung des Entwurfsgrades
- Abstraktionsgrad von der eigentlichen physikalischen Realisierung
- Abstraktionsniveaus, Hierarchien

Sichten des Entwurfs:

- Betrachtung des Entwurfsgegenstandes aus verschiedenen Richtungen
- Sicht = Eigenschaften die den Entwurfsgegenstand Charakterisieren
- Alle Sichten auf jeder Entwurfseben \Rightarrow Y-Diagramm / x-Diagramm

2.1.1. Abstraktionsebenen

Systemebene (system level): Systemkonzept des Entwurfsgegenstandes

Algorithmische Ebene (algorithm level): Algorithmische Beschreibung des Entwurfsgegenstandes

Register-Transfer Ebene (register-transfer-level - RTL): Datentransfer und -verarbeitung zwischen Registern

Logikebene (gate level): Beschreibung auf Gatterniveau

Schaltkreiseben: Transistorebene im weiteren Sinne, umfasst:

- Schalterebene
- Schaltungsebene
- Bauelementebene
- Technologieebene

2.1.2. Sichten

Verhaltenssicht: Beschreibung des zeitlichen Verhaltens durch charaktersierende Variablen und deren Werteverläufe über die Zeit

$$\vec{y}(t) = f(\vec{x}(t))$$


Struktursicht: Spezifizierung eines Objektes durch Subobjekte und deren Verbindungsstrukturen

Geometriesicht: Räumliche Ausdehnung der Subobjekte

Testsicht: Existenz oder Nichtexistenz angenommener struktureller oder funktionaler Defekte (F. J. Rammig, Systematischer Entwurf digitaler Systeme, B.G Teubner Stuttgart 1989)

2.1.3. Y-Diagramm nach Gajski

- Stellt Ebenen und Sichten in FOrm eines Y-Diagrammes dar
- Ursprünglich nur 3 Ebenen
- Heute: Erweiterung auf 5 Ebenen:
 - Systemebene
 - Algorithmische Ebene
 - Register-Transfer Ebene
 - Logikeben
 - Schaltkreisebene



2.2. Entwurfsablauf

Allgemein: Transformation einer Aufgabenstellung (Pflichtenheft) in einen fertigen Schaltkreis

Top-Down-Strategie:

- \bullet Systemebene \to Schaltkreisebene
- Vorteil: Parallele Entwicklung auf unteren Ebenen
- Nachteil: Systemspezifikation zu Projektbeginn oft zu ungenau

Bottom-Up-Strategie:

- Analyse vorhandener Komponenten
- Zusammensetzen von neuen Komponenten auf höherer Ebene im Sinne der Aufgabenstellung
- Nachteil: globales Ziel wird nicht immer erreicht

⇒ Meet-in-the-Middle

Entwurfsschritt:


- generierende Aktivität
- überprüfende Aktivität


Syntheseschritt:

- Abbildung eines Entwurfsschrittes in Richtung auf das Entwurfsziel
- Abstraktionsgrad sinkt, Detailhiertheitsgrad steigt
- Einbringung neuer Informationen


Analyseschritt:

- Abbildung eines Entwurfsschrittes in umgekehrter Richtung zum Syntheseschritt
- Gewinnung abstrakter Informationen durch Zusammenfassen und Generalisieren von Details (Extraktionsprozess)
- Beispiel: Validierung eines Syntheseschrittes






2.3. Entwurfsstile




Gegenüberstellung Entwurfsalternativen



PLD = Programmierbare Logik (SPLD, CPLD, FPGA)

PROM = Programmierbare Speicher (PROM, EPROM, EEPROM)

2.3.1. Full-Custom Entwurf




Merkmale:

- Platzierung und Verdrahtung selbst entworfener Transistoren & Gatter
- Auch Mischung von Analog- und Digitaltechnik, z.B. für spezielle I/O-Signaltreiber
- Erfüllung spezieller Anforderungen, z.B. gehärtet gegen Strahlung
- Häufig nur auf kleine Teilschaltungen angewendet
- Hoch qualifizierte Entwicklungsingenieure mit Detailkenntnissen zu den Prozessen erforderlich

Anwendung:


- Sensorik, Mixed-Signal-Schaltungen
- Raumfahrt

Beispiel: Inverter



CEC Huada Electronic Design: ZENI --- Full Custom IC Design Flow Workshop, http://www.zeni-eda.com

2.3.2. Standardzellenentwurf




Merkmale:

- Platzierung und Verdrahtung vorgegebener Gatter- oder Makrozellen
- Auswahl einer Technologiebibliothek nach:
 - Fertigungstechnologie, Strukturbreite und Funktion
 - High-Speed, Low-Leakage oder Mischung aus Beidem
- Werkzeuggestützte Platzierung und Verdrahtung
- Makrozellen:
 - Vordefiniert oder per Generator kundenspezifisch erzeugt
 - Bsp: RAM, ALU, I/O-Komponenten


Anwendung:

- Anwendungsspezifische Schaltkreise mit hohen Stückzahlen
- Starke Optimierung bzgl. Chipfläche, Geschwindigkeit und Verlustleistung

Konventionelle Architektur vs. Strukturierte Architektur



2.3.3. Maskenprogrammierbare Gate Arrays




Merkmale:

- Festlegung der Funktion mittels Masken bei der Halbleiterfertigung
- Ausgewählte Masken: teilweise vorgefertigte IC (Master)
- Beispiele:
 - MPGA (Maskprogrammable Gate-Array): auch MGA
 - * Vorgefertigte universelle Gatter/Makros mit fester Anordnung
 - * Verdrahtung kundenspezifisch
 - MROM: ROM dessen Inhalt vom Kunden mit Masken festgelegt wird


Anwendung:

- Anwendungsspezifische Schaltkreise bei mittleren Stückzahlen
- Kostenoptimiert mit reduzierten Optimierungspotential

MPGA



2.3.4. Anwenderprogrammierbare IC



Merkmale:

- \bullet Field-Programmable \Leftrightarrow feldprogrammierbar
- Vor Ort (im Feld) vom Anwender programmierbar
- Hardware ist fix. Funktionalität kann aber mittels spezieller Konfiguration "programmiert" werden


Anwendung:

- Anwendungsspezifische IC bei kleinen und mittleren Stückzahlen
- Mehrfach neu programmierbar zwecks Optimierung und Fehlerbehebung, auch während des praktischen Einsatzes
- Einfache Integration eines ganzen Systems auf einem Chip
- Prototyping, HW-/SW-Codesign

Hardwareprogrammierung


Hardwareprogrammierung

Programmiert (oder auch konfiguriert) werden können:




Speicher: PROM, EPROM, EEPROM (Flash)

Klassifikation Anwenderprogrammierbare IC




CPLD

Globale Vernetzung einer kleiner Anzahl von Funktionsblöcken (FB)




CPLD-Funktionsblock

Funktionsblock bestehend aus PLA (Und/Oder-Matrix) und Makrozellen (MC)




PLA



Makrozellen + I/O-Block

Verschiedene Betriebsspannungen für digitale Lokig (Core) und I/O-Pads



Konfiguration der Makrozelle:


fO	Summenterm s _k
0	nicht negiert
1	negiert

1	1	Ausgang y _k
	0	kombinatorisch
	1	Register


Steuerung des I/O-Blocks:

Umschaltung des I/O-Pins zwischen Ein- und Ausgang (Tri-State) zur Laufzeit mittels seperatem Produktterm möglich.

FPGA-Architektur



2.4. Entwurfswerkzeuge



Auswahl CAD-Werkzeuge:

- Cadence
- Xilinx ISE
- Altera Quartus
- Synopsys

3. Automaten


3.1. Automatendarstellung

3.1.1. Betrachtungsweisen


Verschiedene Sichten/Semantik:

- Zustandsübergangsdiagramm (state diagram)
 - Vernetzung von Zuständen
 - Beispiele: UML-Zustandsdiagramm, Automatengrpahen, SM Charts, GRAFCET, Sequential Function Charts (SFC)
- Ablaufdiagramm (flow chart)
 - Vernetzung von Prozessen
 - Zustand ergibt sich aus der Verkettung aller Variablenzustände
 - Beispiele: UML-Aktivitätsdiagramm, Programmablaufplan (PAP)

Binärzähler mod 4 mit Trigger X und Übertrag Y



3.1.2. Automatengraphen



Endlicher Automat: Menge der möglichen Eingabezeichen, Ausgabezeichen und inneren Zustände ist endlich ...

Synchron getakteter Automat: Zustandsübergänge aller Speicherglieder erfolgen gleichzeitig, synchron zu einem Taktsignal

Notation

Beschreibung endlicher synchroner Automaten:

Eingabealphabet: $\mathbf{X} = \{\mathbf{x}_1, \dots, \mathbf{x}_l\}$ Ausgabealphabet: $\mathbf{Y} = \{\mathbf{y}_1, \dots, \mathbf{y}_m\}$ Zustandsmenge: $\mathbf{Z} = \{\mathbf{z}_1, \dots, \mathbf{z}_k\}$ Anfangszustand: $\mathbf{z}(t_0) \in \mathbf{Z}$ Menge der Endzust.: $\mathbf{E} \subseteq \mathbf{Z}$ Übergangsfunktion: $g: (\mathbf{x}_{\lambda}, \mathbf{z}_{\kappa}) \to \mathbf{z}_r$ Ausgabefunktion: $f: (\mathbf{x}_{\lambda}, \mathbf{z}_{\kappa}) \to \mathbf{y}_{\mu}$

Automat: $\mathbf{A} = (\mathbf{X}, \mathbf{Z}, \mathbf{Y}, \mathbf{z}(t_0), \mathbf{E}, f, g)$


Weitere Vereinbarungen:

Eingabezeichen: $\mathbf{x}_{\lambda} = (x_1, ..., x_l) \in \mathbf{X}$ Ausgabezeichen: $\mathbf{y}_{\mu} = (y_1, ..., y_m) \in \mathbf{Y}$ Zustand: $\mathbf{z}_{\kappa} = (z_1, ..., z_k) \in \mathbf{Z}$

Eingangsvariable: $x_{\lambda} \in \mathbf{U}$ Ausgangsvariable: $y_{\mu} \in \mathbf{V}$ Zustandsvariable: $z_{\kappa} \in \mathbf{W}$

Menge der Eing.-var.: $\mathbf{U} = \{x_1, \dots, x_l\}$ Menge der Ausg.-var.: $\mathbf{V} = \{y_1, \dots, y_m\}$ Menge der Zust.-var.: $\mathbf{W} = \{z_1, \dots, z_k\}$

Grafische Darstellung



$$\mathbf{X} = \{(x), (\overline{x})\}$$

$$\mathbf{Y} = \{(y), (\overline{y})\}$$

$$\mathbf{Z} = \{\mathbf{z}_1, \mathbf{z}_2, \mathbf{z}_3, \mathbf{z}_4\}$$

$$\mathbf{z}(t_0) = \mathbf{z}_1$$

$$\mathbf{E} = \{\mathbf{z}_4\}$$

Was fehlt?

⇒ Prüfung auf: Vollständigkeit und Widerspruchfreiheit

Getaktete Automaten

Theoretische Informatik

- Verarbeitung von EIngabezeichen sofern vorhanden
- Jedes Zeichen in der Eingabe wird einmalig verarbeitet


Technische Informatik

Taktung des Automaten mit einem Taktsignal \rightarrow Abtatstung der Eingabe Konsequenzen:

- Zeichen für "keine Eingabe "erforderlich
- Abtastung "derselben Eingabe "in aufeinanderfolgenden Takten möglich
- ⇒ Korrekte Modellierung des Taktsignals erforderlich

Beispiel - Taktzustandsgesteuertes D-Flip-Flop (Latch)

(Taktsignal C als Eingabe)



$$\mathbf{X} = \{ (\overline{C}, \overline{D}), (\overline{C}, D), (C, \overline{D}), (C, D) \}$$

$$\mathbf{Y} = \{ (\overline{Q}), (Q) \}$$


$$\mathbf{Z} = \{ \mathbf{z}_1, \mathbf{z}_2 \}$$

$$\mathbf{z}(t_0) = \mathbf{z}_1$$

$$\mathbf{E} = \{ \}$$

Beispiel - Taktflankengesteuertes D-Flip-Flop

(Taktsignal C als Eingabe)



$$\mathbf{X} = \{ (\overline{C}, \overline{D}), (\overline{C}, D), (C, \overline{D}), (C, D) \}$$

$$\mathbf{Y} = \{ (\overline{Q}), (Q) \}$$

$$\mathbf{Z} = \{ \mathbf{z}_1, \mathbf{z}_2, \mathbf{z}_3, \mathbf{z}_4 \}$$


$$\mathbf{z}(t_0) = \mathbf{z}_1$$

$$\mathbf{E} = \{ \}$$

→ Zu kompliziert und auch nicht notwendig!

Beispiel - Taktflankengesteuertes D-Flip-Flop

(Definition: Zustandsübergang nur bei taktflanke)



$$\mathbf{X} = \left\{ (\overline{D}), (D) \right\}$$


$$\mathbf{Y} = \left\{ (\overline{Q}), (Q) \right\}$$

$$\mathbf{Z} = \left\{ \mathbf{z}_1, \mathbf{z}_2 \right\}$$

$$\mathbf{z}(t_0) = \mathbf{z}_1$$

$$\mathbf{E} = \left\{ \right\}$$

3.1.3. SM-Charts




Verzweigungen

Weitere Merkmale:

- Selbstdefinierte Abkürzungen für komplexe Ausdrücke üblich
- im Allgemeinen nur Prüfung einer Eingangsvariablen (nicht Eingabezeichen) pro Verzweigung


Weitere Beispiele:



Ausgaben


Ebenso: Selbstdefinierte Abkürzungen für komplexe Ausdrücke üblich

Weitere Beispiele:



Vorteile gegenüber Automatengraphen

- prinzipiell Vollständig
- präzise Modellierung hierarchischer Verzweigungen



3.1.4. GRAFCET & SFC

Allgemeines:

- Struktur entspricht einem Petri-Netz
- Darstellung von schrittweise ausgeführten Ablaufbeschreibungen


- Anwendung in Automatisierungstechnik und Verfahrenstechnik
- Verwendbar zur Programmierung von Speicherprogrammierbaren Steuerungen (SPS)
- Automatenkopplung nicht vorgesehen; muss durch Eingangs- und Ausgangsvariablen realisiert werden

GRAFCET GRAphe Functionnel de Commande Etapes/Transitions SFC sequential function chart


Grundelemente

- Schritt:
 - entspricht einem Zustand
 - mindestens ein Initialisierungsschritt notwendig
- Transition
 - Schaltbedingung für Übergang zwischen zwei Schritten (boolesche Gleichung) = zeitliche Ereignisse
 - Schritte und Transitionen folgen immer aufeinander
 - Leserichtung: Transitionen können nur von oben nach unten durchlaufen werden
- Aktion
 - einem Schritt zugeordnet
 - realisiert die Ausgabe
 - verschiedene Aktionsarten möglich


Aktionen



Kontrollfluss: Verzweigungen



Kontrollfluss: Schleife




Parallelverzweigung:

Gemeinsame Transition zum Start bzw. Ende aller Pfade

Vergleich von GRAFCET & SFC

- identische Grundstruktur, Verzweigung und Initialisierung
- Ablauf-Ends in GRAFCET nicht notwendig, dann SPrung zu Initialisierungsschritt
- Schleifen in SFC
 - Vorwärtssprung = Alternativverzweigung
 - Rückwärtssprung = Schleife
- Aktionen s.o.
- \Rightarrow GRAFCET ist für den Entwurf konzipiert, SFC für die Implementierung

Beispiel zu GRAFCET




3.2. Automatenkopplung

Zerlegung der Gesamtaufgabe in Teilschaltungen zwecks:

- Nebenläufigkeit (statt sequentieller Abarbeitung)
- Energieeinsparung ducrh Abschaltung ungenutzter Komponenten (statt Dauerbetrieb der gesamten Schaltung)
- komponentenbasierter, testfreundlicher Entwurf (statt monolitischem Design)
- Integration von Komponenten von Drittanbietern (statt eigenem Entwurf aller Komponenten)

Außerdem: Kommunikation mit der Außenwelt erfordert im Allgemeinen nebenläufig arbeitende I/O-Controller aufgrund asynchron eintreffender Ereignisse (Nachrichten) \rightarrow Client-Server Architektur

Zeitliche Kopplung



Asynchrone Kopplung synchroner Teilschaltungen

Merkmal: Mehrere (lokale) Taktsignale / Taktdomänen (clock domain)

Vorteile:

- Timing-Analyse sichert Zeitverhalten innerhalb der Domäne
- passende Taktfrequenz innerhalb der Domäne
 - Kombination High-Speed und Low-Power
 - Taktfrequenz dynamisch anpassbar
 - Abschalten einer Domäne für Standby

Nachteil:

Datenaustausch zwischen Taktdomänen erfordern:

- Module mit Single-Bit-Synchronizer, Cross-Clock-FIFOs
- $\bullet\,$ spezielle Timing-Constraints

Synchrone Kopplung mit mehreren Taktsignalen

Merkmal: Mehrere (lokale) Taktsignale / Taktdomänen, zwischen denen aber spezielle Abhängigkeiten bestehen (dependent clocks)

Vorteile:

- Timing-Analyse sichert Zeitverhalten innerhalb der Domäne und auch zwischen den Domänen
- passende feste Taktfrequenz je Domäne
- $\bullet\,$ keine speziellen Synchronisationselemente erforderlich

Nachteil: Taktfrequenzen sind statisch.

3.2.1. Synchrone Kopplung

Kommunikation über:

- Zustände oder
- Ausgaben

Anordnung:

- parallel oder
- seriell

Kommunikation über Zustände



 $\mathbf{Z}_1' = \mathbf{Z}_1 \times \mathbf{Z}_2$


Automat 2:

 $\mathbf{Z}_2' = \mathbf{Z}_2 \times \mathbf{Z}_1$

 \rightarrow $\mathbf{Z} = \mathbf{Z}_2 \times \mathbf{Z}_1$

Anwendung:

Theoretische Informatik, z.B. Produktautomat



Kommunikation über Ausgaben

Automat 1:

 $\mathbf{X}_1' = \mathbf{X}_1 \times \mathbf{Y}_2$


Automat 2:

 $\mathbf{X}_2' = \mathbf{X}_2 \times \mathbf{Y}_1$

Anwendung:


Technische Informatik,

da aufgrund von Modularisierung kein Zugriff auf interne Zustände vorgesehen $\mathbf{X}_2(t_n)$



Darstellung im SM-Chart:

Bsp.: Kommunikation über die Ausgaben yA und yB




Parallele Anordnung

Automat 1 und 2:

 $\mathbf{X} = \mathbf{X}_1 = \mathbf{X}_2$

Anwendung:

z.B. Erkennung verschiedener Eingabefolgen




Serielle Anordnung

Automat 2:


 $\mathbf{X}_2 = \mathbf{Y}_1$

Anwendung:

- Verarbeitung in mehreren Teilschritten, Pipeline
- häufig mehrere seriell angeordnete Kopplungen zu verschiedenen Komponenten



Flusskontrolle



Beispiel: Produktautomat

Definition:

$$\mathbf{A} = \mathbf{A}_1 \times \mathbf{A}_2 = \left(\mathbf{X}, \mathbf{Z}_1 \times \mathbf{Z}_2, \mathbf{Y}_1 \times \mathbf{Y}_2, (\mathbf{z}_1(t_0), \mathbf{z}_2(t_0)), \mathbf{E}, f, g \right)$$
Mit $\mathbf{X} = \mathbf{X}_1 = \mathbf{X}_2$, $\mathbf{Z} = \mathbf{Z}_2 \times \mathbf{Z}_1$

$$f((\mathbf{z}_1, \mathbf{z}_2), \mathbf{x}) = (f_1(\mathbf{z}_1, \mathbf{x}), f_2(\mathbf{z}_2, \mathbf{x}))$$

$$g((\mathbf{z}_1, \mathbf{z}_2), \mathbf{x}) = (g_1(\mathbf{z}_1, \mathbf{x}), g_2(\mathbf{z}_2, \mathbf{x}))$$

→ Kopplung über Zustände, parallele Anordnung

Anwendungsbeispiele:

$$\begin{split} \mathbf{E} &= \mathbf{E}_1 \times \mathbf{E}_2 \\ &= \mathbf{Z}_1 \times \mathbf{E}_2 \cup \mathbf{E}_1 \times \mathbf{Z}_2 \ : \text{ Vereinigung zweier Sprachen} \end{split}$$

Beispiel: Datenverarbeitung

Automat 2 besitze 2 Schnittstellen

- → separate Ein- und Ausgabealphabete je Schnittstelle
- → Zusammenfassung der Teilalphabete:

$$\mathbf{X}_2 = \mathbf{X}_{2a} \times \mathbf{X}_{2b}$$
$$\mathbf{Y}_2 = \mathbf{Y}_{2a} \times \mathbf{Y}_{2b}$$


→ Serielle Kopplung über Ausgaben:


$$\mathbf{X}_{2a} = \mathbf{Y}_1 \qquad \mathbf{X}_1 = \mathbf{Y}_{2a}$$
$$\mathbf{X}_{2b} = \mathbf{Y}_3 \qquad \mathbf{X}_3 = \mathbf{Y}_{2b}$$

Automatenkopplung erfolgt primär über Kontrollpfade → Flusskontrolle


Datenfluss wird indirekt über Kontrollpfade gesteuert:

- Datenfluss nicht Bestandteil der Flusskontrolle.
- Ein- und Ausgabealphabete entsprechen den zu verarbeitenden Daten.





Beispiel: De-/Multiplexer



3.2.2. Asynchrone Kopplung

Abtastproblem


Kommunikation zwischen verschiednen Taktdomänen aufgrund verschiedener Taktfrequenzen und -phasen komplexer:

- keine feste Zuordnung zwischen zwei Zeitpunkten, allg. Annahme $t_n=n*T_1\neq m*T_2=t_m$ mit $n,m\in N$
- Abtastung von Signalvektoren kann zu Fehlern aufgrund verschiedener Signallaufzeiten führen


Flusskontrolle

Berücksichtigung verschiedener Taktfrequenzen im Protokoll notwendig:

- Mehrfaches Lesen desseleben Ausgabezeichens, wenn $f_2 > f_1$
- Verpassen von Ausgabezeichen, wenn $f_2 < f_1$



Übertragung eines einzelnen Bits



Übertragung eines Signalvektors

Mehrere Varainten möglich:

- 1. Gray-Code
- 2. Steuerung mittels einzelner, seperater Bits

Takt 2

3. Warteschlange mittels Cross-Clock-FIFO


Variante 1: Gray-Code

Bedingungen:


- Hamming-Abstand zwischen zwei aufeinanderfolgenden Ausgabezeichen ist kleiner gleich 1.
- Variation der Signallaufzeit $t_{skew} < T_2$

Erfüllt durch:


- Aufeinanderfolgende Zeichen des Gray-Codes
- Ausgabe aus Registern damit t_{skew} klein
- → Entweder Abtastung des alten oder des neuen Wertes.



Schaltung:




Signalverlauf:




Variante 2: Steuerung mittels einzelner Bits

Prinzip: synchrone Kommunikation mittels

- Kontrollfluss bestehend aus jeweils 1 Bit:
 - Sender → Empfänger: Request (Req)
 - Empfänger → Sender: Acknowledge (Ack)
- Datenbus bestehend aus mehreren Bits (je Richtung)
- Datenworte bleiben während Übertragung konstant.







Variante 3: FIFO-Warteschlange

Nachteil Variante 2: Niedrige Datenrate

Lösung: Warteschlange mit Ringspeicher

- Schreiben von 1 Datenwort pro Takt (T₁), solange FIFO nicht voll.
- Lesen von 1 Datenwort pro Takt (T₂), solange FIFO nicht leer.
- Lesefreigabe von geschriebenen Datenwörtern erst nachdem diese vollständig in den Ringspeicher geschrieben wurden.
- Kontinuierliche Datenübertragung bei $f_1 = f_2$ möglich (unabhängig von Phasenlage).





Eigenschaften:

- Vergleich von Zeigern jeweils innerhalb einer Taktdomäne → Zeigerkopien.
- Übertragung der Zeiger (Signalvektoren) mittels Gray-Code.
- Durch Kopie der Zeiger und anschließendem Vergleich
 - → Latenz
 - → Aktualisierung der Speicherzelle vor dem Lesen abgeschlossen.
- Gleichzeitiges Schreiben und Lesen (verschiedener) Wörter möglich.

3.3. Initialisierung

3.3.1. Reset vs. Power-Up

Nicht programmierbare Schaltkreise:

- Reset notwendig für Initialisierung der Zustandsregister
- Datenregister können von Automaten initialisiert werden

Programmierbare Schaltkreise:

- Initiale Registerbelegung wird durch Programmierung festgelegt
- Reset-Eingang ist dh. optional

→ Wiederverwendungsgerechter Entwurf:

- Reset-Eingang vorsehen
- (Zustands-)Register bei Power-Up und Reset gleichermaßen belegen

3.3.2. Synchrones Reset

Vorteile:


- Synthese immer möglich: Set/Reset als zusätzliche Variable in FF-Ansteuergleichung, sofern nicht explizit vorhanden
- Logik-Zusammenfassung möglich
- Überprüfung in Timing-Analys

Nachteil:

Free-Running Clock benötigt, damit Reset auch ausgelöst wird

Reset-Synchronizer

- Reset-Pin muss synchronisiert werden, damit alle Register in der gleichen Taktperiode zurückgesetzt werden
- Synchronisation mit (min.) 2 FFs, um Metastabilitäten zu vermeiden
- Reset-Pin ist ggf. zu negieren
- Schaltung allg. verwendbar für Synchronisation asynchroner Signale



3.3.3. Asynchrones Reset

Vorteile:


- Keine Free-Running CLock benötigt um Reset auszulösen, u.U. notwendig für Register, die Schaltungsausgänge treiben
- Seperater FF-Eingang, damit kein Einfluss auf Timing

Nachteile:

- \bullet Implementierung erfordert globale Verdrahtungsressourcen wie Taktsignale
- Timing-Analyse problematisch und häufig standardmäßig ignoriert
- ullet Reset am Register darf nicht in zeitlicher Nähe zur Taktflanke losgelassen werden o sonst Metastabilitäten

Reset-Synchronizer

- Reset muss synchron losgelassen werden, damit alle Register in der gleichen Taktperiode wieder in Betrieb gehen
- Reset-Pin ist ggf. zu negieren
- Reset-Tree sorgt für zusätzliche, notwendige! Verzögerung



3.3.4. Coding Guidelines für Reset

Empfehlungen:

- Synchrones Reset
- Reset-Eingang setzt nur Zustandsregister zurück \rightarrow Fan-Out von Reset-Eingang klein
- $\bullet\,$ Power-Up-Wert automatisch ermitteln lassen. damit identisch zu Reset-Wert

4. Hardwarebeschreibungssprachen - Hardware Description Language (HDL)

4.1. Allgemein

4.2. VHDL

VHDL - Very High Speed Integrated Circuit (VHSIC) Hardware Description Language Mit dieser Hardware-Beschreibungssprace vergleichbar mit einer Programmiersprache ist es einfacher möglich komplizierte digitale Systeme zu beschreiben. Dabei arbeitet man nicht mit einzelnen elektronischen Bauteilen sondern beschreibt das gewünschte Verhalten einer Schaltung auf einer höheren Abstraktions-Ebene. VHDL ermöglicht das schnelle Entwickeln großer und komplexer Schaltungen (z.B. Mikroprozessor mit über 20 Mio Transistoren!) die hohe Effizienz erfordern (zeitlich wie ökonomisch) und unterstützt den Ingenieur bei allen Arbeiten.

So kann ein System simuliert verifiziert und schließlich eine Netzliste erstellt werden.

Aus der Netzliste können Masken für die Herstellung von MPGAs (mask programmable gate array) oder ähnlichen LSI (Large scale integration)-Chips produziert werden oder sie kann (nach Konvertierung in einen geeigneten Bitstream) direkt in ein FPGA (Field Programmable Gate Array) oder CPLD (Complex Programmable Logic Device) geladen werden.

Ferner hat sich VHDL inzwischen als Standard für die Simulationsmodelle von IP (Intellectual Property) durchgesetzt.

4.2.1. Geschichte

VHDL - Very High Speed Integrated Circuit (VHSIC) Hardware Description Language

1981 Initiert durch US Verteidigugnsministerium um die Wiederverwendung von Hardware in neuen Technologien zu vereinfachen

1983 Intermetrics, IBM and TI wollen eine ADA-basierte HDL entwerfen

1985 Vollendung des VHDL-Core in Version 7.2

1986 US Verteidigugnsministerium übergibt alle Rechte an VHDL an IEEE

1987 VHDL wird IEEE-Standard 1076-1987

1987 US Verteidigugnsministerium benötigt VHDL-Modelle für alle eingekauften ASICs

1988 VHDL wird ANSI-Standard


1993 IEEE-Standard 1076-1993 ist immer noch weitv erbreitet

2008 IEEE-Stanard 1076-2008 letzte Hauptversion von VHDL

4.2.2. Abstraktionsebenen

VHDL ist geeignet folgende Ebenen zu beschreiben:


- Systemebene
- Algorithmische Ebene
- Register-Transfer-Ebene (RTL)
- Logikebene (gate level)



4.2.3. Grundsätze

Struktur

Entwürfe werden aus Komponenten zusammengebaut.



- typischerweise: weite, bidirektionale Schnittstellen (Drähte)
- hierarchischer Instanzierungsbaum der Komponenten
- Verdrahtung in oder durch Instanziierungs-Modul

Kohärenz Implementierungen werden aus kohärenten Aussagen gebildet.

• Reihenfolge der Aussagen ist unwichtig

 $p \le a xor b;$ $s \le p xor c;$ ist äquivalent zu $s \le p xor c;$ $p \le a xor b;$

• Abhängigkeiten werden durch Signalverbindungen definiert!

4.3. Verilog

5. Field-programmable Gate-Array (FPGA)

- 5.1. Architektur
- 5.2. Funktionsblöcke
- 5.3. I/O-Zellen
- 5.4. Verdrahtung
- 5.4.1. Topologie
- 5.4.2. Technologie
- 5.5. Speicherelemente
- 5.5.1. LUT-RAM
- 5.5.2. Block-RAM
- 5.6. IP-Cores
- 5.7. Konfigurierbarkeit
- 5.8. Konfigurationsmodi

6. Modellierung

7. Simulation

8. Zeitverhalten

9. Test

10. Hochgeschwindigkeit

11. Verlustleistung

Teil II. Entwurf eingebetteter Systeme

Teil III. Parallelverarbeitung

Teil IV.

Appendix

1. VLSI-Systementwurf Praktikum

1.1. Kurze Beschreibung des Terasic DE0 Board

Operating voltage for I/O Pins (unless otherwise specified): 3.3-V LVTTL

2.1 Clock

50 MHz	50 MHz
(primary)	(secondary)
(G21)	(B12)

2.2 Buttons

The buttons are low-active. Depending on board revision buttons may be debounced. Assume buttons beeing not debounced.

BTN2	BTN1	BTN0
(F1)	(G3)	(H2)

2.3 Switches

The switches are high-active and not debounced.

SW9	SW8	SW7	SW6	SW5	SW4	SW3	SW2	SW1	SW0
(D2)	(E4)	(E3)	(H7)	(J7)	(G5)	(G4)	(H6)	(H5)	(J6)

2.4 LEDs

Each LED is driven directly by an I/O pin on the Cyclone III FPGA (i.e. LEDs are high-active).

Current strength: 8 mA

Slew rate: 2

LEDG9	LEDG8	LEDG7	LEDG6	LEDG5	LEDG4	LEDG3	LEDG2	LEDG1	LEDG0
(B1)	(B2)	(C2)	(C1)	(E1)	(F2)	(H1)	(J3)	(J2)	(J1)


Christian Kroh (s1428123)

2.5 7-Segment Display

Each of the 4 digits consists of 7 segments and a dot. The individual segments are enabled through the LED's cathode (low-active).

Segment Selection (Cathode Control)

	Α	В	С	D	Е	F	G	Dot
Digit 3	(B18)	(F15)	(A19)	(B19)	(C19)	(D19)	(G15)	(G16)
Digit 2	(D15)	(A16)	(B16)	(E15)	(A17)	(B17)	(F14)	(A18)
Digit 1	(A13)	(B13)	(C13)	(A14)	(B14)	(E14)	(A15)	(B15)
Digit 0	(E11)	(F11)	(H12)	(H13)	(G12)	(F12)	(F13)	(D13)



2.6 PS/2 Connector

Def	ault	Extension			
CLK	CLK DATA		DATA		
(P22)	(P21)	(R21)	(R22)		

For using two PS/2 devices simultaneously an extension PS/2 Y-Cable is needed.

2.7 VGA Connector

RGB signals are high-active, sync signals low-active.

Red						
Red[3]	Red[2]	Red[1]	Red[0]			
(H21)	(H20)	(H17)	(H19)			

Green							
Green[3]	Green[2]	Green[1]	Green[0]				
(J21)	(K17)	(J17)	(H22)				

Blue						
Blue[3]	Blue[2]	Blue[1]	Blue[0]			
(K18)	(J22)	(K21)	(K22)			

Sync						
HSync	VSync					
(L21)	(L22)					

Christian Kroh ($\mathfrak{s}1428123$)

Aufgabe 1

Implementieren Sie in VHDL einen Dekoder für die Umwandlung einer 4-Bit-Binärzahl in die 7-Segment-Darstellung einer Hexadezimalziffer. Die Position der Segmente a bis g können Sie der Beschreibung des Praktikumsboards entnehmen. Beachten Sie, dass die Ansteuerung der Segmente low-aktiv erfolgt.

Für die Implementierung ist es zweckmäßig statt 8 Einzelsignalen (a bis g sowie Dezimalpunkt) einen 8-Bit-Signalvektor als Ausgangssignal vorzusehen. **Hinweis:** Nutzen Sie case- oder select-Statements zur Beschreibung des Dekoders.

Für die Eingabe der Binärzahl sind die Schiebeschalter SW3 bis SW0 zu nutzen. Steuern Sie nur das rechte Segment der 4-stelligen Anzeige an.

Hinweis: Die Aufgabe ist als Schaltnetz (ohne Taktsignal) zu lösen.

Überprüfen Sie die korrekte Funktion des Dekoders auf dem Praktikumsboard. Werten Sie die benötigten FPGA-Ressourcen im Praktikumsprotokoll aus.

1.2. Aufgabe 1 - Binär-Dekoder

1.2.1. Entwurf

 ${\bf Input}\,$ 4-Bit Binärzahl durch Schieberegister SW3 ... SW0

Output 7-Segmente Darstellung einer Hexadezimalziffer (8 Einzelsignale = 7 Segmente + 1 Punkt)

	Inj	put					О	utpu	ıt			
SW3	SW2	SW1	SW0	Hex	A	В	С	D	E	F	G	DOT
0	0	0	0	0	0	0	0	0	0	0	1	1
0	0	0	1	1	1	0	0	1	1	1	1	1
0	0	1	0	2	0	0	1	0	0	1	0	1
0	0	1	1	3	0	0	0	0	1	1	0	1
0	1	0	0	4	1	0	0	1	1	0	0	1
0	1	0	1	5	0	1	0	0	1	0	0	1
0	1	1	0	6	0	1	0	0	0	0	0	1
0	1	1	1	7	0	0	0	1	1	1	1	1
1	0	0	0	8	0	0	0	0	0	0	0	1
1	0	0	1	9	0	0	0	0	1	0	0	1
1	0	1	0	A	0	0	0	1	0	0	0	1
1	0	1	1	b	1	1	0	0	0	0	0	1
1	1	0	0	С	0	1	1	0	0	0	1	1
1	1	0	1	d	1	0	0	0	0	1	0	1
1	1	1	0	E	0	1	1	0	0	0	0	1
1	1	1	1	F	0	1	1	1	0	0	0	1

1.8.1 Decoder.vhdl Code

1.2.2. Auswertung

Ressourcenbedarf

• 7 Logik-Elemente

• 12 Pins

Aufgabe 2

Implementieren Sie in VHDL ein Schaltnetz zur Bestimmung der Hamming-Distanz zweier 4-Bit-Worte.

Für die Ein- und Ausgabe sind zu verwenden:

Wort 1	Schiebeschalter SW3 bis SW0
Wort 2	Schiebeschalter SW7 bis SW4
Ergebnis	rechte Ziffer des 7-Segment-Blockes

Überprüfen Sie die korrekte Funktion des Schaltnetzes auf dem Praktikumsboard. Werten Sie die benötigten FPGA-Ressourcen im Praktikumsprotokoll aus.

1.3. Aufgabe 2 - Hamming-Distanz

1.3.1. Entwurf

Input 2 4-Bit Werte

- 1.Wert: 4-Bit Binärzahl durch Schieberegister SW3 ... SW0
- 2.Wert: 4-Bit Binärzahl durch Schieberegister SW7 ... SW4

Output 7-Segmente Darstellung einer Hexadezimalziffer (8 Einzelsignale = 7 Segmente + 1 Punkt)

Ansatz SW3 ... SW0 und SW7 ... SW4 logisch xor verknüpfen und Ergebnis direkt auf 7-Segmente Anzeige mappen (1.8.2 Hamming.vhdl Code)

1.3.2. Auswertung

Ressourcenbedarf

- 9 Logik-Elemente
- 16 Pins

Aufgabe 3

Entwickeln Sie einen Modulo-*n*-Zähler, der bei einer Taktung mit 50 MHz einen Impuls pro Sekunde erzeugt. Die Impulslänge soll 1 Taktperiode betragen. Nutzen Sie die so erzeugte Impulsfolge zum periodischen Linksrotieren eines zyklischen 10-Bit-Schieberegisters um eine Bitstelle pro Sekunde.

Hinweise:

- Alle Register sind synchron mit ein- und demselben Taktsignal zu takten.
- Verwenden Sie einen additiven Operator zur Realisierung des Zählers.
- Bei einem Reset ist das Schieberegister mit einer "1" an der rechten Stelle zu initialisieren.
- Realisieren Sie die Rotation durch eine geeignete Konkatenation.

Für die Ein- und Ausgabe sind zu verwenden:

Takt	50 MHz
Reset	Schiebeschalter SW0
Schieberegister	LED-Zeile

- **a)** Bei welchem Zählerstand ist der Zähler zurückzusetzen? Wann muss die Ausgabe des Impulses erfolgen?
- b) Welcher Funktion entspricht der Impuls aus Sicht des Schieberegisters?
- c) Implementieren Sie das Schaltwerk in VHDL. Überprüfen Sie die korrekte Funktion des Impulses und des Schieberegisters im Simulator.
- **d)** Überprüfen Sie die korrekte Funktion des Schaltwerks auf dem Praktikumsboard. Werten Sie die benötigten FPGA-Ressourcen und die maximale Taktfrequenz im Praktikumsprotokoll aus.

1.4. Aufgabe 3 - Modulo-n-Zähler

1.4.1. **Entwurf**

- a) Der Zähler ist nach 50 Millionen Schritten zurückzusetzen (50 MHz Takt entspricht 50 Millionen Taktperioden pro Sekunde)
- b) Für das Schieberegister ist der Zählerzustand ein Enable-Signal

c)

Input

- 50MHz Takt
- Reset (Schiebeschalter SW0)

Output LED-Zeile

Ansatz 2 Komponenten: Schieber und Zähler

Zähler gibt alle 50-Millionen Taktperioden (50MHz Takt ergibt $50 \cdot 10^6$ Taktschritte pro Sekunde) einen Takt lang ein enable-Signal aus. (1.8.3 Zaehler.vhdl-Code)

Christian Kroh (s1428123)

Schieber beinhaltet den Zähler als Komponente und verschiebt bei dessen enable-Signal die LED-Anzeige um eine Stelle pro Takt. (1.8.3 Schieber.vhdl-Code)

1.4.2. Auswertung

Ressourcenbedarf

- 60 Logik-Elemente
- davon 38 dedizierte Logik-Elemente
- 12 Pins
- maximale Taktfrequenz von 250 MHz

Aufgabe 4

Die Taster des Praktikumsboards sind – abhängig von der Revision des Boards – nicht entprellt. Ihre Prelldauer beträgt bis zu 3 ms.



Waveform eines prellenden Eingangssignals und des entsprechenden entprellten Ausgangssignals.

Entwickeln Sie – unabhängig davon, ob ihr Board entprellte Taster besitzt – einen Automaten, der mit Hilfe eines Zählers nach einer am Eingang vom Taster erkannten Flanke für diese Dauer alle weiteren ignoriert und so ein entsprechend entprelltes Ausgangssignal liefert. Der Zähler ist hierbei mit dem Boardtakt von 50 MHz zu takten. Nutzen Sie diesen Entprellautomaten zum sicheren Ein- und Ausschalten einer LED jeweils durch den Druck desselben Tasters. Nutzen Sie für die Ansteuerung der LED einen zweiten Automaten.

Für die Ein- und Ausgabe sind zu verwenden:

Takt	50 MHz
Eingabe	Taster BTN2
Ausgabe	LED0

- **a)** Erstellen Sie jeweils State-Machine-Charts für den Entprellautomaten und den LED-Automaten. Abfrage und Steuerung des Zählers erfolgt durch den Entprellautomaten mittels geeigneter selbstdefinierter Signale.
- **b)** Welcher Typ von Automatenkopplung ist zu verwenden? Über welche Signale erfolgt die Kopplung?
- c) Implementieren Sie beide Automaten als getrennte VHDL-Module und überprüfen Sie die korrekte Funktion mittels Simulation.
- **d)** Implementieren Sie ein Top-Level-Modul welches beide Automaten miteinander koppelt. Überprüfen Sie die korrekte Funktion des Schaltwerks auf dem Praktikumsboard. Werten Sie die benötigten FPGA-Ressourcen und die maximale Taktfrequenz im Praktikumsprotokoll aus.


Christian Kroh (s1428123)

1.5. Aufgabe 4 - Entprell-Automat

1.5.1. Entwurf


State-Machine-Charts

LED enthält die Komponente Entprellung und verbindet die Ein- und Ausgangssignale. (1.8.4 LED.vhdl-Code)



Entprellung enthält die Komponente Zaehler, der bei der Veränderung des Eingangsignals gestartet wird und für 3ms weitere Änderungen ignoriert. (1.8.4 Entprellung.vhdl-Code)

Christian Kroh ($\mathfrak{s}1428123$)



Zaehler implementiert einen Zähler, der durch ein Signal definierte Schritte zählt. Ausgegeben wird der aktuelle Zustand des Zählers. Eingegeben ein Reset-Signal. (1.8.4 Zaehler.vhdl-Code)

Kopplung

Es wird eine synchrone Automatenkopplung über die Ausgangssignale mit einem Taktsignal verwendet.

1.5.2. Auswertung

Ressourcenbedarf

- 86 Logik-Elemente
- $\bullet\,$ davon 79 dedizierte Logik-Elemente
- \bullet 44 Register
- \bullet 3 Pins
- $\bullet\,$ maximale Taktfrequenz von 178 MHz

Aufgabe 5

Entwickeln Sie eine Multiplex-Ansteuerung für die 4-stellige 7-Segment-Anzeige des Erweiterungsboards um eine längere Zeichenkette auszugeben. Dabei soll jede halbe Sekunde der Text eine Stelle nach links verschoben werden.

Implementieren sie einen Zähler welcher Impulse mit geeigneter Frequenz ausgibt. Verwenden Sie für den Zähler den 50 MHz-Takt.

Zeigen Sie die Zeichenkette "HALLO" an, wobei beginnend mit vollständig leerer Anzeige die Zeichenkette von rechts nach links die vier Stellen der Anzeige durchlaufen soll. Ist das letzte Zeichen nach links aus der Anzeige gewandert soll die Zeichenkette erneut ausgegeben werden.

Durch die Betätigung des Resets sollen alle vier 7-Segment-Blöcke gelöscht und danach wieder mit der Anzeige des ersten Zeichens der Zeichenkette in der rechten Stelle begonnen werden

Für die Ein- und Ausgabe sind zu verwenden:

Takt	50 MHz
Reset	Schiebeschalter SW0
Ausgabe	7-Segment-Block

Gliedern sie ihren Systementwurf mindestens in drei Module: Top-Level, Decoder für Textzeichen und Multiplexer für den anzuzeigenden Teil der Zeichenkette.

- **a)** Wie viele Bits werden für die Kodierung eines Textzeichens benötigt? Kodieren Sie die Textzeichen mit einem eigenen Code und dokumentieren Sie diesen im Protokoll!
- **b)** Implementieren Sie Decoder und Multiplexer als getrennte VHDL-Module und überprüfen Sie die korrekte Funktion mittels Simulation.
- c) Implementieren Sie ein Top-Level-Modul welches beide Automaten miteinander koppelt. Überprüfen Sie die korrekte Funktion des Schaltwerks auf dem Praktikumsboard. Werten Sie die benötigten FPGA-Ressourcen und die maximale Taktfrequenz im Praktikumsprotokoll aus.

1.6. Aufgabe 5 - HALLO-Anzeige

1.6.1. Entwurf

zu a) Es müssen 5 Zeichen kodiert werden (H, A, L, O, Leerzeichen).

 $ld \, 5 = 3$

Daher werden für eine Binärkodierung mindestens 3 Bits benötigt.

	Input					Ou	tput				
BIT2	BIT1	BIT0	CHAR	A	В	С	D	E	F	G	DOT
0	0	0		1	1	1	1	1	1	1	1
0	0	1	Н	1	0	0	1	0	0	0	1
0	1	0	A	0	0	0	1	0	0	0	1
0	1	1	L	1	1	1	0	0	0	1	1
1	0	0	О	0	0	0	0	0	0	1	1

- b) Für das Schieberegister ist der Zählerzustand ein Enable-Signal
- c) (1.8.5 Hallo.vhdl-Code)

1.6.2. Auswertung

Ressourcenbedarf

- 73 Logik-Elemente
- 61 Register
- 34 Pins
- maximale Taktfrequenz von 262 MHz

Aufgabe 6

Implementieren Sie eine auf Zehntelsekunden genaue Stoppuhr mit dem Boardtakt von 50 MHz als Referenz. Das Starten und Anhalten der Stoppuhr soll durch den Druck eines zu entprellenden Tasters ausgelöst werden. Das Rücksetzen der Stoppuhr soll durch das globale Reset erfolgen. Der aktuelle Stand der Stoppuhr ist dezimal auf dem 4-stelligen 7-Segment-Block auszugeben. Dabei sind eine Stelle für die Minutenzählung, zwei für die Sekunden und die verbleibende für die Zehntelsekunden vorzusehen. Verwenden Sie die Dezimalpunkte zur passenden optischen Unterteilung der Anzeige. Die Zeitmessung soll, entsprechend der verfügbaren Stellenzahl, "modulo 10 Minuten" erfolgen.

Hinweise:

- Nutzen Sie einen BCD-Zähler pro Stelle mit einem entsprechenden Wertebereich.
- Kaskadieren Sie die BCD-Zähler mit Hilfe von Übertragsimpulsen.

Für die Ein- und Ausgabe sind zu verwenden:


Takt	50 MHz
Reset	Schiebeschalter SW0
Start/Stopp	Taster BTN2
Ausgabe	7-Segment-Anzeige

- **a)** Uberlegen Sie sich eine geeignete Zerlegung des Gesamtsystems in Teilkomponenten und spezifizieren Sie die deren Schnittstellen. Besprechen Sie kurz ihre Lösung mit dem Praktikumsbetreuer.
- **b)** Welcher Typ von Automatenkopplung ist zu verwenden? Über welche Signale erfolgt die Kopplung?
- c) Implementieren Sie die Teilkomponenten in VHDL. Erstellen Sie dazu für jeden Automaten ein State-Machine-Chart. Überprüfen Sie die korrekte Funktion jeder Teilkomponente mittels Simulation.
- **d)** Implementieren Sie ein Top-Level-Modul welches alle Komponenten miteinander verbindet. Überprüfen Sie die korrekte Funktion der Schaltung auf dem Praktikumsboard. Werten Sie die benötigten FPGA-Ressourcen und die maximale Taktfrequenz im Praktikumsprotokoll aus.


1.7. Aufgabe 6 - Stoppuhr


Christian Kroh (s1428123)

1.7.1. Entwurf



State-Machine-Charts





Kopplung

Es wird eine synchrone Automatenkopplung über die Ausgangssignale mit einem Taktsignal verwendet.

1.7.2. Auswertung

Ressourcenbedarf

- 163 Logik-Elemente
- $\bullet\,$ davon 121 dedizierte Logik-Elemente
- 35 Pins
- maximale Taktfrequenz von 225 MHz

1.8. Anhang

1.8.1. 01-Aufgabe Code

Listing 1.1: VHDL-Code Decoder.vhdl

```
1
    library ieee;
 2
    use ieee.std_logic_1164.all;
3
    use ieee.numeric_std.all;
 4
5
    entity Decoder is
6
7
      port (
8
        sw : in std_logic_vector(3 downto 0);
9
        cc : out std_logic_vector(7 downto 0));
10
11
    end Decoder;
12
```

```
13
    architecture Dec1 of Decoder is
14
    begin
15
16
17
       -- Outputs: 4 bit breites Wort in Hexadezimale 7-Segment Anzeige
18
19
      with sw select
20
        cc <= "00000011" when "0000",
21
            "10011111" when "0001"
22
            "00100101" when "0010"
23
            "00001101" when "0011"
24
            "10011001" when "0100",
25
            "01001001" when "0101"
26
            "01000001" when "0110"
27
            "00011111" when "0111",
            "00000001" when "1000",
28
29
            "00001001" when "1001",
            "00010001" when "1010",
30
            "11000001" when "1011",
31
32
            "01100011" when "1100",
33
            "10000101" when "1101",
34
            "01100001" when "1110",
            "01110001" when "1111";
35
36 end dec1;
```

1.8.2. 02-Aufgabe Code

Listing 1.2: VHDL-Code Hamming.vhdl

```
1
    library ieee;
    use ieee.std_logic_1164.all;
3
    use ieee.numeric_std.all;
4
5
    entity Hamming is
6
7
      port (
8
        sw1: in std_logic_vector(3 downto 0); -- Erstes 4bit Wort
        sw2 : in std_logic_vector(3 downto 0); -- Zweites 4bit Wort
9
10
        cc : out std_logic_vector(7 downto 0)); -- 7 Segment Ausgabe
11
12
    end Hamming;
13
14
    architecture ham1 of Hamming is
15
      signal xo : std_logic_vector(3 downto 0);
16
17
18
      xo <= sw1 xor sw2; -- Jede Stelle nur 1, wenn sich die Woerter an der Stelle unterscheiden
19
20
      -- Je nach Anzahl der Einsen im Signal "xo" wird die Ausgabe 0-4 ausgegeben.
21
      with xo select
22
        cc \le "00000011" when "0000",
23
            "10011111" when "0001",
24
            "10011111" when "0010",
25
            "00100101" when "0011",
26
            "10011111" when "0100",
            "00100101" when "0101",
27
            "00100101" when "0110",
28
            "00001101" when "0111",
29
            "10011111" when "1000",
30
            "00100101" when "1001",
31
            "00100101" when "1010",
32
            "00001101" when "1011",
33
34
            "00100101" when "1100",
35
            "00001101" when "1101",
36
            "00001101" when "1110",
            "10011001" when "1111";
```

38 end ham1;

1.8.3. 03-Aufgabe Code

Listing 1.3: VHDL-Code Schieber.vhdl

```
1
    library ieee;
 2
    use ieee.std_logic_1164.all;
 3
    use ieee.numeric_std.all;
 4
    use Ieee.std_logic_unsigned.all;
5
6
    entity Schieber is
7
8
      port (
9
        clk : in std_logic;
10
        rst : in std_logic;
11
        ld : out std_logic_vector(9 downto 0)
12
13
14
15
    end Schieber;
16
17
18
    architecture schieb1 of Schieber is
19
      component zaehler
                                    -- komponente zaehler in architektur einbinden
20
        port (
21
          clk : in std_logic;
          clk_out : out std_logic
22
23
          );
24
      end component;
25
      signal state : std_logic_vector(9 downto 0) := "0000000001"; -- initialanzeige der led-zeile
26
      signal shift : std_logic;
27
28
    begin
29
      custom_clk : zaehler PORT MAP (clk => clk, clk_out => shift);
30
31
      process(clk)
32
      {\tt begin}
33
34
        if rising_edge(clk) then
35
          if rst = '1' then
                                      -- bei reset zustand der led-zeile zuruecksetzen
36
            state <= "0000000001";
37
          elsif shift = '1' then
                                           -- kein reset und signal vom zaehler
38
            state <= state(8 downto 0)&state(9); -- zustand der linken led, rechts wieder einfuegen
39
          end if;
40
        end if;
41
      end process;
42
43
      ld <= state;</pre>
44
45
    end schieb1;
```

Listing 1.4: VHDL-Code Zaehler.vhdl

```
library ieee;
 2
    use ieee.std_logic_1164.all;
 3
    use ieee.numeric_std.all;
 4
5
    entity Zaehler is
6
7
      port (
8
        clk : in std_logic;
9
        clk_out : out std_logic
10
        );
11
```

```
13
    end Zaehler;
14
15
    architecture zae1 of Zaehler is
16
17
18
        signal counter: unsigned(26 downto 0) := (others => '0'); -- Zaehler mod 50.000.000
19
        signal state : std_logic := '1';
                                               -- zaehler-zustand (1 => fertig, 0 => zaehlt)
20
    begin
21
22
      process(clk, state, counter)
23
24
25
        if rising_edge(clk) then
26
27
          state <= '0';
          if counter = to_unsigned(50000000, counter'length) then -- prueft ob counter == 50 mio
28
            counter <= (others => '0');
29
                                              -- falls true, ist 1 sekunde verstrichen -> counter reset
30
            state <= '1';
                                    -- zaehler-zustand auf fertig setzen
31
32
33
            counter <= counter + 1;</pre>
                                            -- sonst weiterzaehlen
34
          end if;
35
36
        end if;
37
      end process;
38
39
      clk_out <= state;</pre>
    end zae1;
```

1.8.4. 04-Aufgabe Code

Listing 1.5: VHDL-Code LED.vhdl

```
library ieee;
 2
    use ieee.std_logic_1164.all;
 3
    use ieee.std_logic_unsigned.all;
 4
    use ieee.numeric_std.all;
 5
6
    entity LED is
7
8
      port (
9
        clk : in std_logic;
10
        btn : in std_logic;
11
        ld : out std_logic
12
13
    end LED;
14
15
    architecture led1 of LED is
16
       -- Komponente Entprellung fuer das btn-Signal wird eingebunden
17
      component Entprellung
18
        port (
          clk : in std_logic;
19
20
          btn_in : in std_logic;
21
          btn_out : out std_logic
22
23
      end component;
24
25
      signal led_sig : std_logic := '0';
26
      signal btn_led : std_logic;
27
      signal btn_out : std_logic;
28
      signal btn_out_d : std_logic;
29
      signal btn_in_d :std_logic := '0';
30
      signal btn_in :std_logic := '0';
31
32
      begin
      custom_entpreller : Entprellung PORT MAP (
```

```
34
                         clk => clk,
35
                         btn_in => btn_in,
36
                         btn_out => btn_out);
37
       process (btn_led )
38
       begin
39
           if btn_led = '0' then -- aenderung der led bei uebergang des entprellten btn-signals in den aktiven
                zustand
40
             led_sig <= not led_sig;</pre>
41
           end if;
42
       end process;
43
44
       -- synchronisierung der signale
45
       process (clk)
46
       begin
47
         if rising_edge(clk) then
           btn_in <= btn_in_d;</pre>
48
49
           btn_in_d <= btn;</pre>
50
          btn_out_d <= btn_out;</pre>
          btn_led <= btn_out_d;</pre>
51
52
         end if;
53
       end process;
54
55
56
       ld <= not led_sig;</pre>
57
     end led1;
```

Listing 1.6: VHDL-Code Entprellung.vhdl

```
1
     library ieee;
 2
     use ieee.std_logic_1164.all;
 3
     use ieee.std_logic_unsigned.all;
 4
     use ieee.numeric_std.all;
 5
 6
 7
     entity Entprellung is
 8
 9
      port (
10
        clk : in std_logic;
11
        btn_in : in std_logic;
12
        btn_out : out std_logic
13
14
15
     end Entprellung;
16
17
     architecture entprell of Entprellung is
18
19
       signal btn_old : std_logic := '0';
20
      signal state : std_logic := '0';
21
22
      signal zaehler_state : std_logic :='0';
23
      signal zaehler_state_d : std_logic :='0';
24
      signal zaehler_reset : std_logic := '0';
25
26
27
28
       -- Zaehler-Komponente wird eingebunden
29
       component Zaehler
30
        port (
31
          clk : in std_logic;
32
          count_steps : in unsigned(31 downto 0);
33
          counter_reset : in std_logic;
34
          counter_state : out std_logic
35
          );
36
       end component;
37
38
     begin
```

```
39
       custom_zaehler : Zaehler PORT MAP (
40
                    clk => clk,
41
                    count_steps => to_unsigned(150000, 32),
42
                    -- zu zaehlende Schritte, bis deaktivierung des counter_state signals
43
                    counter_state => zaehler_state,
44
                    counter_reset => zaehler_reset);
45
46
       -- entprellung des eingangsignals btn_in
47
      process(clk)
48
       begin
49
         if rising_edge(clk) then
50
          if state = '0' then -- falls ausserhalb der prelldauer
51
            if btn_in /= btn_old then -- falls das eingangssignal sich aendert, wird der entpreller gestartet
52
              zaehler_reset <= '1';</pre>
53
              btn_old <= btn_in;</pre>
54
            end if:
55
           else
56
             -- zaehler_reset soll nur einen takt aktiv sein
            if zaehler_reset = '1' then
57
58
              zaehler_reset <= '0';</pre>
59
            end if;
60
          end if;
61
         end if;
62
       end process;
63
64
       -- synchronisierung des zaehler-zustands
65
      process (clk)
66
       begin
67
        if rising_edge(clk) then
68
          state <= zaehler_state_d;</pre>
69
          zaehler_state_d <= zaehler_state;</pre>
70
        end if;
71
       end process;
72
73
       -- ausgabe des entprellten signals
74
      btn_out <= btn_old;</pre>
75
    end entprel1;
```

Listing 1.7: VHDL-Code Zaehler.vhdl

```
1
    library ieee;
2
    use ieee.std_logic_1164.all;
3
    use Ieee.std_logic_unsigned.all;
4
    use ieee.numeric_std.all;
5
6
    entity Zaehler is
7
8
      port (
9
        clk : in std_logic;
10
        count_steps : in unsigned(31 downto 0); -- zu zaehlende taktschritte, bis zur deaktivierung des
             counter_state signals
11
        counter_reset : in std_logic;
12
        counter_state : out std_logic);
13
14
15
    end Zaehler;
16
17
    architecture zae1 of Zaehler is
18
19
      signal reset : std_logic := '0';
20
      signal reset_d : std_logic := '0';
      signal state : std_logic := '0';
21
22
      signal counter : unsigned(31 downto 0) := (others => '0');
23
    begin
24
25
      process(clk)
```

```
26
       begin
27
28
         if rising_edge(clk) then
29
           if reset = '1' then -- zuruecksetzen des zaehlers
30
             counter <= (others => '0');
31
           end if:
32
33
           if counter < count_steps then -- zaehler aktiv</pre>
34
             state <= '1';
35
             counter <= counter + 1;</pre>
36
           else
37
             state <= '0';
38
           end if;
39
         end if;
40
       end process;
41
42
       -- synchronisierung des reset-signals
43
       process(clk)
44
       begin
45
         if rising_edge(clk) then
46
          reset_d <= counter_reset;</pre>
47
          reset <= reset_d;
48
         end if;
49
       end process;
50
51
52
       counter_state <= state;</pre>
     end zae1;
```

1.8.5. 05-Aufgabe Code

Listing 1.8: VHDL-Code hallo.vhdl

```
library ieee;
 2
     use ieee.std_logic_1164.all;
 3
     use ieee.std_logic_unsigned.all;
 4
     use ieee.numeric_std.all;
 5
 6
 7
 8
     -- Verbindet den Multiplexer mit 4 Decodern und legt den Ausgang
 9
     -- je eines Decoders an eine 7 Segment Anzeige
10
11
     entity Hallo is
12
13
      port (
14
        clk : in std_logic;
15
        rst : in std_logic;
16
        seg1 : out std_logic_vector(7 downto 0); ------
17
        \verb|seg2| : \verb|out| std_logic_vector(7 | \verb|downto| 0); -- 7 | Segment| \\
18
        seg3 : out std_logic_vector(7 downto 0); -- Ausgaenge
19
        seg4 : out std_logic_vector(7 downto 0)); ------
20
21
     end Hallo;
22
23
     architecture hello of hallo is
24
25
       component Multiplex
26
        port (
27
          clk : in std_logic;
28
          rst : in std_logic;
29
          led_out : out std_logic_vector(11 downto 0)
30
        );
31
       end component;
32
33
       component Decoder
```

```
34
        port (
35
         clk : in std_logic;
36
         code : in std_logic_vector(2 downto 0);
37
         decoded : out std_logic_vector(7 downto 0));
38
39
        end component;
40
        {\tt signal~dig:std\_logic\_vector(11~downto~0);} ~\textit{-- nimmt~12bit~Wort~aus~dem~Multiplexer~entgegen}
41
42
        signal dig0 : std_logic_vector(2 downto 0); ------
43
        signal dig1 : std_logic_vector(2 downto 0); -- 4*3bit die je ein Zeichen aus dem 12bit
        signal dig2 : std_logic_vector(2 downto 0); -- Wort des Multiplexers abzweigen
44
        signal dig3 : std_logic_vector(2 downto 0); -------
45
46
47
    begin
48
49
50
      -- Multiplexer Ausgang wird an das Signal "dig" angelegt
51
      -- Je ein Signal mit je einem Zeichen wird als Eingang eines Decoders angelegt
52
      mult : Multiplex PORT MAP( clk => clk, rst => rst, led_out => dig);
53
      dec0 : Decoder PORT MAP(clk => clk, code => dig0, decoded => seg4);
54
55
      dec1 : Decoder PORT MAP(clk => clk, code => dig1, decoded => seg3);
56
      dec2 : Decoder PORT MAP(clk => clk, code => dig2, decoded => seg2);
57
      dec3 : Decoder PORT MAP(clk => clk, code => dig3, decoded => seg1);
58
59
      -- abzweigen von je 3bit (ein Zeichen) aus dem Multiplexer Ausgang
      dig0 <= dig(11 downto 9);</pre>
60
61
      dig1 <= dig(8 downto 6);
62
      dig2 <= dig(5 downto 3);
63
      dig3 <= dig(2 downto 0);
64
65
    end hello;
```

Listing 1.9: VHDL-Code Decoder.vhdl

```
library ieee;
2
    use ieee.std_logic_1164.all;
3
    use ieee.std_logic_unsigned.all;
4
    use ieee.numeric_std.all;
5
6
    entity Decoder is
7
8
      port (
9
        clk : in std_logic;
10
        code : in std_logic_vector(2 downto 0);
11
        decoded : out std_logic_vector(7 downto 0));
12
    end Decoder;
13
14
    architecture decoder1 of Decoder is
15
16
      signal decoded_out : std_logic_vector(7 downto 0) := (others => '0'); -- Signal, dass an den Ausgang
           "decoded" angelegt wird
17
18
      begin
19
20
21
       -- Dekodieren eines 3bit breiten Wortes in ein 8bit
22
       -- breites Wort fuer die 7 Segment Anzeige
23
24
      process (clk)
25
      begin
26
        if rising_edge(clk) then
27
          case code is
28
             when "000" => decoded_out <= "11111111"; --
             when "001" => decoded_out <= "10010001"; -- H
29
             when "010" => decoded_out <= "00010001"; -- A
```

```
31
             when "011" => decoded_out <= "11100011"; -- L
32
             when "100" => decoded_out <= "00000011"; -- 0
33
             when others => decoded_out <= "11111111";</pre>
34
          end case:
35
         end if;
36
       end process;
37
38
      decoded <= decoded_out;</pre>
39
40
     end decoder1;
```

Listing 1.10: VHDL-Code Multiplex.vhdl

```
library ieee;
 2
     use ieee.std_logic_1164.all;
 3
    use ieee.numeric_std.all;
 4
5
6
    entity Multiplex is
7
8
      port (
9
        clk : in std_logic;
10
        rst : in std_logic;
        led_out : out std_logic_vector(11 downto 0) -- 12bit breiter Ausgang (3bit je Zeichen)
11
12
13
14
    end Multiplex;
15
16
     -- 000: _
     -- 001: H
17
     -- 010: A
18
19
     -- 011: L
20
     -- 100: D
21
22
    architecture multi of Multiplex is
23
      - _ _ _ H A L L O _ _ _
      signal tex: std_logic_vector(35 downto 0) := "0000000000001010111100000000000"; -- kompletter
24
           Schriftzug der einmal durchlaufen wird
25
      signal counter: unsigned(24 downto 0) := (others => '0'); -- Zaehlersignal (mod 25.000.000)
26
      signal mul : unsigned(3 downto 0); -- Steuersignal Multiplexer (mod 10) : 9 moegliche 12bit breite
           Teilworte des kompletten Schriftzugs
27
28
    begin
29
30
31
       -- Inkrementieren des Steuersignals "mul" alle 25.000.000 Takte
32
33
      process(clk)
34
      begin
35
        if rising_edge(clk) then
36
          if(rst = '1') then
            counter <= (others => '0');
37
38
            mul <= (others => '0');
39
          elsif(counter = "1011111101011111000001111111") then
40
            counter <= (others => '0');
41
            mul <= mul + 1;
42
            if(mul = "1000") then
             mul <= "0000";
43
            end if;
44
45
46
            counter <= counter + 1;</pre>
47
          end if;
48
        end if;
49
       end process;
50
```

```
52
       -- Je nach Steuersignal "mul" wird ein anderes 12bit breites Teilwort des kompletten Schriftzugs
           ausgegeben
53
54
      with mul select
55
        led_out <= tex(35 downto 24) when "0000",</pre>
56
               tex(32 downto 21) when "0001",
57
                tex(29 downto 18) when "0010",
58
                tex(26 downto 15) when "0011",
59
                tex(23 downto 12) when "0100".
60
                tex(20 downto 9) when "0101",
61
                tex(17 downto 6) when "0110",
62
                tex(14 downto 3) when "0111",
63
                tex(11 downto 0) when "1000",
64
                (others => '0') when others;
65
66
    end multi;
```

1.8.6. 06-Aufgabe Code

Listing 1.11: VHDL-Code Stoppuhr.vhd

```
library ieee;
    use ieee.std_logic_1164.all;
3
    use ieee.std_logic_unsigned.all;
4
    use ieee.numeric_std.all;
5
6
    entity Stoppuhr is
7
8
      port (
        clk : in std_logic;
9
10
        rst : in std_logic;
11
        onoff : in std_logic;
12
        seg1 : out std_logic_vector(7 downto 0);
13
        seg2 : out std_logic_vector(7 downto 0);
14
        seg3 : out std_logic_vector(7 downto 0);
15
        seg4 : out std_logic_vector(7 downto 0));
16
17
    end Stoppuhr;
18
19
    architecture uhr of Stoppuhr is
20
21
       -- Zaehler: gibt jede Zehntelsekunde einen Peak aus
22
      component Zaehler
23
        port (
24
          clk : in std_logic;
25
          zaehler_time : in unsigned(31 downto 0);
26
          zaehler_on : in std_logic;
27
          peak_out : out std_logic
28
          );
29
      end component;
30
31
       -- entprellt das Eingangssignal des (on/off) Buttons
32
      component EntprellAutomat
33
        port (
34
          clk : in std_logic;
35
          btn : in std_logic;
36
          btnout : out std_logic
37
38
      end component;
39
40
       -- 4 Decoder: Je ein Decoder dekodiert eine Stelle der aktuellen Zeit fuer die 7-Segment Anzeige
41
      component Decoder
42
        port (
43
          clk : in std_logic;
44
          code : in std_logic_vector(3 downto 0);
          decoded : out std_logic_vector(7 downto 0)
```

```
46
          );
47
       end component;
48
49
       -- Steuersignal und Ausgabesignal des Zaehlers
50
       signal timer_on, peak : std_logic := '0';
51
52
       -- Je ein Signal fuer je eine Stelle der aktuellen Zeit
53
       signal min, sec1, sec2, ms : unsigned(3 downto 0) := (others => '0');
54
       -- Steuersignal fuer die Stoppuhr und Signale fuer den entprellten Button, sowie des alten Signalpegels
55
56
       signal running, onoff_db, onoff_old : std_logic := '0';
57
58
       -- Signale fuer die 7-Segment Anzeige
59
       signal segMin, segSec1, segSec2, segMs : std_logic_vector(7 downto 0) := (others => '0');
60
61
62
     begin
63
64
       zaehl : Zaehler PORT MAP (clk => clk,
65
                       zaehler_time => to_unsigned(5000000, 32),
66
                       zaehler_on => timer_on,
67
                       peak_out => peak);
68
69
       prell : EntprellAutomat PORT MAP (
70
                       clk => clk,
71
                       btn => onoff,
72
                       btnout => onoff_db);
73
74
       -- Jeder Decoder dekodiert eine Stelle der aktuellen Zeit
75
       dec0 : Decoder PORT MAP(clk => clk, code => std_logic_vector(min), decoded => segMin);
       dec1 : Decoder PORT MAP(clk => clk, code => std_logic_vector(sec1), decoded => segSec1);
76
77
       dec2 : Decoder PORT MAP(clk => clk, code => std_logic_vector(sec2), decoded => segSec2);
78
       dec3 : Decoder PORT MAP(clk => clk, code => std_logic_vector(ms), decoded => segMs);
79
80
81
       process(clk)
82
       begin
83
         if rising_edge(clk) then
          if(rst = '1') then
84
                                       -- aktiver Reset setzt alles zurueck und stoppt die Uhr
85
            running <= '0';
86
            timer_on <= '0';
87
            min <= (others => '0');
88
            sec1 <= (others => '0');
89
            sec2 <= (others => '0');
90
            ms <= (others => '0');
91
          else
92
            onoff_old <= onoff_db;</pre>
93
            if(onoff_db = '1' and onoff_db /= onoff_old) then ------
94
              running <= not running;</pre>
                                         -- on/off umschalten wenn btn gedrueckt
95
              timer_on <= not timer_on;</pre>
96
            end if;
97
98
            if(running = '1') then
                                            -- Wenn die Uhr laeuft...
99
              if(peak = '1') then
                                          -- ...und der Zaehler einen Peak ausgibt...
100
                if (ms = to_unsigned(9, 4)) then
101
                  if(sec2 = to_unsigned(9, 4)) then
102
                   if(sec1 = to_unsigned(5, 4)) then --
103
                     if(min = to_unsigned(9, 4)) then --
104
                       min <= (others => '0'); --
                       sec1 <= (others => '0'); --
105
                       sec2 <= (others => '0'); --
106
107
                       ms <= (others => '0');
108
109
                       min <= min + 1;
                                          -- ...erhoehe die aktuelle Zeit
110
                       sec1 <= (others => '0'); -- um eine Zehntelsekunde (mod 10 Minuten)
```

```
111
                       sec2 <= (others => '0'); --
112
                       ms <= (others => '0'); --
113
                      end if;
114
                    else
115
                     sec1 <= sec1 + 1;
                      sec2 <= (others => '0'); --
116
                     ms <= (others => '0');
117
118
                    end if;
119
                  else
120
                    sec2 \le sec2 + 1;
121
                   ms <= (others => '0');
122
                  end if;
123
                else
124
                 ms <= ms + 1;
125
                end if;
126
              end if;
127
             end if;
128
129
           end if;
130
         end if;
131
       end process;
132
133
       seg4 <= segMin and "111111110"; -- Punkt der 7-Segment Anzeige aktivieren
134
       seg3 <= segSec1;</pre>
135
       seg2 <= segSec2 and "111111110"; -- Punkt der 7-Segment Anzeige aktivieren
136
       seg1 <= segMS;</pre>
137
138
     end uhr;
```

Listing 1.12: VHDL-Code Decoder.vhdl

```
1
    library ieee;
2
    use ieee.std_logic_1164.all;
3
    use ieee.std_logic_unsigned.all;
4
    use ieee.numeric_std.all;
5
6
    entity Decoder is
7
8
      port (
9
        clk : in std_logic;
10
        code : in std_logic_vector(3 downto 0);
11
        decoded : out std_logic_vector(7 downto 0));
12
    end Decoder;
13
14
    architecture decoder1 of Decoder is
15
16
      signal decoded_out : std_logic_vector(7 downto 0) := (others => '0'); -- Signal, dass an den Ausgang
          "decoded" angelegt wird
17
18
      begin
19
20
21
      -- Dekodieren eines 4bit breiten Wortes in ein 8bit
22
      -- breites Wort fuer die 7 Segment Anzeige
23
24
      process (clk)
25
      begin
26
        if rising_edge(clk) then
27
         case code is
            28
            when "0001" => decoded_out <= "10011111"; -- 1
29
            when "0010" => decoded_out <= "00100101"; -- 2
30
            when "0011" => decoded_out <= "00001101"; \ \ -- \ \mathcal{3}
31
            when "0100" => decoded_out <= "10011001"; -- 4
32
            when "0101" => decoded_out <= "01001001"; -- 5
33
            when "0110" => decoded_out <= "01000001"; -- 6
```

```
when "0111" => decoded_out <= "00011111"; -- 7
35
36
             when "1000" => decoded_out <= "00000001"; -- 8
37
             when "1001" => decoded_out <= "00001001"; -- 9
38
             when others => decoded_out <= "11111111"; -- error
39
          end case:
40
        end if:
41
      end process;
42
43
      decoded <= decoded_out;</pre>
44
45
    end decoder1;
```

Listing 1.13: VHDL-Code EntprellAutomat.vhdl

```
library ieee;
2
    use ieee.std_logic_1164.all;
3
    use ieee.numeric_std.all;
4
5
6
    entity EntprellAutomat is
7
8
      port (
9
        clk : in std_logic;
10
        btn : in std_logic;
11
        btnout : out std_logic
12
13
14
    end EntprellAutomat;
15
16
    architecture prell of EntprellAutomat is
17
18
      component Zaehler
19
        port (
20
          clk : in std_logic;
21
          zaehler_time : in unsigned(31 downto 0);
22
          zaehler_on : in std_logic;
23
          peak_out : out std_logic
24
        );
25
      end component;
26
27
      type zustaende is (idle, count); -- 2 Zustaende, idle = button betaetigen moeglich, count = 3ms warten
           (bis 150.000 hochzaehlen bei 50Mhz)
28
      attribute enum_encoding : string;
29
      attribute enum_encoding of zustaende : type is "1 0";
30
      signal z_alt, z_neu : zustaende := idle; -- alter und neuer Zustand des Automaten
      signal btn_s, btn_output : std_logic := '0'; -- Synchronisiertes (Eingangs)Buttonsignal und
31
           Ausgangssignal des Automaten
32
      signal btn_old : std_logic := '0'; -- Speichern des vorherigen "btn_s" Pegels
33
      signal btn2 : std_logic := '1'; -- Synchronisierungssignal fuer den Button
34
      signal timer_on : std_logic := '0'; -- Steuerung des externen Zaehler Moduls
35
      signal peak : std_logic := '0'; -- Ausgabe des externen Zaehler Moduls
36
37
    begin
38
39
       -- enthaltener Zaehler, der (falls aktiviert) alle 3ms fuer einen Takt eine eins an das Signal "peak"
           ausgibt
40
      timer : Zaehler PORT MAP (clk => clk, zaehler_time => to_unsigned(150000,32), zaehler_on => timer_on,
          peak_out => peak);
41
42
       -- Synchronisieren des Eingabesignals (Button) und Speichern des alten "btn_s" Pegels
43
      process(clk)
44
      begin
45
        if rising_edge(clk) then
46
          btn2 <= btn:
47
          btn_old <= btn_s;</pre>
48
          btn_s <= not btn2;</pre>
```

```
49
         end if;
50
       end process;
51
52
       -- Uebernehmen und berechnen des neuen Zustandes
53
       process(clk)
54
       begin
55
         if rising_edge(clk) then
56
           z_alt <= z_neu;</pre>
57
           case z_alt is
58
             when idle => if(btn_s /= btn_old) then -- Wechseln in "count" und starten des Zaehlers, sobald
                  sich btn_s aendert
59
                         btn_output <= btn_s;</pre>
60
                         z_neu <= count;</pre>
61
                         timer_on <= '1';</pre>
62
                       end if;
             when count => if(peak = '1') then
63
                                                      -- Wechseln zurueck in "idle", sobald der Zaehler eine eins an
                  "peak" anlegt (3ms vergangen)
                        z_neu <= idle;</pre>
64
65
                        timer_on <= '0';</pre>
66
                       end if;
67
           end case;
68
         end if;
69
       end process;
70
71
       btnout <= btn_output;</pre>
72
     end prell;
```

Listing 1.14: VHDL-Code Zaehler.vhdl

```
library ieee;
1
2
    use ieee.std_logic_1164.all;
3
    use ieee.numeric_std.all;
4
5
6
    entity Zaehler is
7
8
      port (
9
        clk : in std_logic;
10
        zaehler_time : in unsigned(31 downto 0); -- steuert wieviele Takte der Zaehler zaehlen soll, bis er
            einen peak ausgeben soll. (Zaehler zaehlt mod zaehler_time)
        zaehler_on : in std_logic; -- Steuersignal, bei 1 laeuft der Zaehler, bei 0 wird der Zaehler gestoppt
11
            und zurueckgesetzt
12
        peak_out : out std_logic -- gibt fuer einen Takt eine eins aus, sobald der durch "zaehler_time"
            angelegte Wert erreicht ist
13
        );
14
15
    end Zaehler;
16
17
    architecture timer of Zaehler is
18
19
      signal counter : unsigned(31 downto 0) := (others => '0'); -- Zaehlsignal
20
      signal peak: std_logic := '0'; -- Signal, dass an den Ausgang "peak_out" gegeben wird
21
22
    begin
23
24
25
       -- Liegt "zaehler_on" auf eins, wird das Signal "counter" inkrementiert.
26
       -- Wird der durch "zaehler_time" angegebene Maximalwert erreicht wird fuer einen Takt
27
       -- eine 1 an das Signal "peak" ausgegeben und "counter" auf 0 zurueckgesetzt
28
       -- Liegt "zaehler_on" auf null, wird "counter" auf 0 gesetzt und nicht hochgezaehlt.
29
30
      process(clk)
31
      begin
32
        if rising_edge(clk) then
          peak <= '0';</pre>
33
          if(zaehler_on = '1') then
34
```

```
35
            if(counter = zaehler_time - 1) then
36
              counter <= (others => '0');
37
              peak <= '1';</pre>
38
            else
39
              counter <= counter + 1;</pre>
40
            end if;
41
          else
            counter <= (others => '0');
42
43
          end if;
44
        end if;
45
       end process;
46
47
      peak_out <= peak;</pre>
48
49
   end timer;
```

2. Entwurf eingebetteter Systeme: Schaltkreisvalidation

2.1. Programm

2.1.1. Entwurf

Circuit

Das Grundgerüst des Programms bildet die Circuit-Klasse, die einen Schaltkreis und seine Funktionalitäten implementiert. Die Eingangsbelegung des Schaltkreises wird durch eine Zustandsvariable unsigned int state repräsentiert, die einen Wert zwischen 0 und 2^N annehmen kann, wobei N die Anzahl der Eingänge ist.

Die Eingänge (Input-Objekte), Gatter (Gate-Objekte) und Ausgänge (Output-Objekte) werden in jeweils eigenen Maps abgelegt, deren Keys vom Typ std::string die Bezeichner der jeweiligen Objekte sind. Alle Gatter sind als Klassen implementiert, die von der abstrakten Klasse Gate erben. Bei manchen Gattern - wie AND, Or, usw. - können beliebig viele Eingänge definiert werden. Ein Gattereingang ist ein Zeiger, auf entweder den Wert eines Input-Objektes oder auf den Ausgang eines anderen Gate-Objektes. Die Ein- und Ausgänge der Gatter sind vom Typ bool.

Bei der Simulation eines Schaltkreises wird über den state der Circuit-Klasse iteriert und dessen Wert in Binärdarstellung auf die Eingänge abgebildet. Nach jeder neuen Eingangsbelegung müssen die Gatter durchlaufen werden, bis das neue Signal die Ausgänge erreicht.

Parser

Zum Parsen wird die Klasse Parser als Grundgerüst zur Verfügung gestellt, wobei die genauere Implementierung für unterschiedliche Benchmarks in von dieser Klasse erbenden Klassen verschoben wurde. Für das Benchmark BENCH ist eine solche gleichnamige Klasse vorhanden.

Ein Parser kann Schaltkreise aus Dateien lesen und diese anschliesend als Circuit-Objekte zurückgeben.

Der Parser für das BENCH-Format geht davon aus, dass in der einzulesenden Datei zuerst alle Eingänge (INPUT), dann die Ausgänge (OUTPUT), danach die ggf. vorhandenen FlipFlops (DFF) und zuletzt die restlichen Gatter definiert werden.

Um einen Schaltkreis aus einer Datei zu Parsen, müssen dem Programm die Argumente –p BENCHMARK DATEI mitgeteilt werden.

Simulator

Die Klasse Simulator enthält eine Liste von geparsten Circuit-Objekten, die simuliert werden können. Dazu wird wieder über den Zustand der Schaltkreise iteriert.

Um zum Beispiel zwei Schaltkreise aus Dateien zu parsen und zu Simulieren müssen folgende Argumente übergeben werden: -p BENCHMARK1 DATEI1 -p BENCHMARK2 DATEI2 -s

Christian Kroh (s1428123)

2.1.2. Äquivalenzprüfung duch Simulation

Voraussetzungen

- Schaltkreise müssen gleichviele Eingänge bzw. Ausgänge besitzen
- falls in einem Schaltkreis ein Eingang bzw. Ausgang vorkommt, muss ein gleichnamiger Eingang bzw. Ausgang auch in den anderen Schaltkreisen vorkommen
- es können beliebig viele Schaltkreise verglichen werden, falls einer nicht äquivalent mit einem anderen ist, wird false zurückgegeben
- ist kein Schaltkreis definiert, wird false zurückgegeben
- ist nur ein Schaltkreis definiert, wird true zurückgegeben

Vorgehen

- 1. über mögliche Zustände (2 N mit N \dots Anzahl der Eingänge) iterieren
 - a) durch Schaltkreise iterieren
 - i. Zustand auf Eingänge abbilden
 - ii. Schaltkreis traversieren und Ausgangsbelegung ermitteln
 - b) Belegungen mit denen des vorangegangenen Schaltkreises Vergleichen
 - c) Bei unterschiedlicher Belegung wird false zurückgegeben
 - d) Sonst wird die Iteration über die Zustände fortgesetzt
- 2. wurde über alle 2^N Zustände iteriert und keine Varianz der Ausgangsbelegung bei den Schaltkreisen festgestellt, wird true zurückgegeben

Implementierung

Für alle Circuits werden die möglichen Inputs berechnet und die erhaltenen Outputs miteinander verglichen. Sollte dabei ein Circuit enthalten sein, der abweicht, wird false zurückgegeben (Circuits sind nicht äquivalent).

Christian Kroh (s1428123)

2.1.3. Äquivalenzprüfung durch SAT-Solver

Voraussetzungen

- Schaltkreise müssen gleichviele Eingänge bzw. Ausgänge besitzen
- falls in einem Schaltkreis ein Eingang bzw. Ausgang vorkommt, muss ein gleichnamiger Eingang bzw. Ausgang auch in den anderen Schaltkreisen vorkommen
- es können beliebig viele Schaltkreise verglichen werden, falls einer nicht äquivalent mit einem anderen ist, wird false zurückgegeben
- ist kein Schaltkreis definiert, wird false zurückgegeben
- ist nur ein Schaltkreis definiert, wird true zurückgegeben

Vorgehen

- 1. es wird über alle Schaltkreise iteriert
 - a) die KNFs aller Gatter werden ermittelt
 - b) falls der Schaltkreis nicht der erste ist, werden seine Eingänge mit denen des ersten Schaltkreises verbunden d.h. die Identität wird duch eine KNF dargestellt
 - c) falls der Schaltkreis nicht der erste ist, werden seine Ausgänge XOR mit denen des ersten Schaltkreises verbunden d.h. als KNF dargestellt
- 2. alle Ausgänge der XOR-Verbindungen werden OR verküpft, d.h. es wird eine Klausel gebildet, die alle diese Ausgänge enthält

lässt sich eine dieser Variablen auf true abbilden (die These ist SATISFIABLE), dann sind die definierten Schaltkreise nicht äquivalent

3. gesamte KNF wird in Datei geschrieben und der SATsolver gestartet

Implementierung

Der verwendete SAT-Solver ist miniSAT in der Version 1.14 als Binary. Die generierten KNF-Klauseln werden in eine Datei mit dem Namen cnf geschrieben und anschliesend vom SAT-Solver gelesen. Die jeweiligen Gatter-Klassen sind so implementiert, dass sie ihre Funktion als KNF darstellen können. Die Klasse Solver enthält einen Zähler für die Benennung der KNF-Variablen.

2.2. Versuche

2.2.1. 1. Versuch

Benchmarks	tests/01-test/s344.bench	tests/01-test/s349.bench
Parser	BENCH	BENCH
Inputs	9	9
DFFs	15	15
OUTPUTS	11	11
GATTER	160	161
Zeit in Sekunden	0.105102	0.103989
ÄQUIVALENZCHECK DURCH SAT-SOLVING	äquivalent	
Zeit in Sekunden	0.196012	
ÄQUIVALENZCHECK DURCH SIMMULIERUNG	nicht ausgeführt	
Zeit in Sekunden	ewig	

Zu lange Ausführungszeiten für den Simulator.

2.2.2. 2. Versuch

Benchmarks	tests/02-test/s298.bench	tests/02-test/s298.bench
Parser	BENCH	BENCH
Inputs	3	3
DFFs	14	14
OUTPUTS	6	6
GATTER	119	119
Zeit in Sekunden	0.079251	0.05012
ÄQUIVALENZCHECK DURCH SAT-SOLVING	äquivalent	
ZEIT IN SEKUNDEN	0.096006	
ÄQUIVALENZCHECK DURCH SIMMULIERUNG	äquivalent	
ZEIT IN SEKUNDEN	2034.31	

2.2.3. 3. Versuch

Benchmarks	tests/03-test/s298.bench	tests/03-test/s298a.bench
Parser	BENCH	BENCH
Inputs	3	3
DFFs	14	14
OUTPUTS	6	6
GATTER	119	119
Zeit in Sekunden	0.048399	0.047988
ÄQUIVALENZCHECK DURCH SAT-SOLVING	nicht äquivalent	
Zeit in Sekunden	0.100006	
ÄQUIVALENZCHECK DURCH SIMMULIERUNG	nicht äquivalent	
ZEIT IN SEKUNDEN	0.016245	

2.2.4. 4. Versuch

Benchmarks	tests/04-test/c17.bench	tests/04-test/c17a.bench
Parser	BENCH	BENCH
Inputs	5	5
DFFs	0	0
OUTPUTS	2	2
GATTER	6	6
Zeit in Sekunden	0.002447	0.00174
ÄQUIVALENZCHECK DURCH SAT-SOLVING	nicht äquivalent	
ZEIT IN SEKUNDEN	0.004	
ÄQUIVALENZCHECK DURCH SIMMULIERUNG	nicht äquivalent	
ZEIT IN SEKUNDEN	0.000122	

2.2.5. 5. Versuch

Benchmarks	tests/05-test/c17.bench	tests/05-test/c17a.bench
Parser	BENCH	BENCH
Inputs	5	5
DFFs	0	0
OUTPUTS	2	2
Gatter	6	7
Zeit in Sekunden	0.002533	0.001905
ÄQUIVALENZCHECK DURCH SAT-SOLVING	äquivalent	
Zeit in Sekunden	0	
ÄQUIVALENZCHECK DURCH SIMMULIERUNG	äquivalent	
Zeit in Sekunden	0.001855	

Veränderung: ein NAND-Gatter durch ein AND und ein NOT ersetzt. Ergebnis korrekt.

2.2.6. 6. Versuch

Benchmarks	tests/06-test/c6288.bench	tests/05-test/c6288a.bench
Parser	BENCH	BENCH
Inputs	32	32
DFFs	0	0
OUTPUTS	32	32
GATTER	2416	2416
Zeit in Sekunden	8.64887	8.4408
ÄQUIVALENZCHECK DURCH SAT-SOLVING	nicht äquivalent	
Zeit in Sekunden	17.3411	
ÄQUIVALENZCHECK DURCH SIMMULIERUNG	nicht äquivalent	
Zeit in Sekunden	6.16808	

Veränderung: 2 Gatter geändert.

2.3. Anhang

2.3.1. Circuit

Listing 2.1: Circuit.h

```
1
    #ifndef circuit_h
    #define circuit_h
 3
 4
    #include <stdio.h>
 5
    #include <stdlib.h>
 6
    #include <string.h>
 7
    #include <cmath>
 8
    #include <map>
9
    #include <vector>
10
    #include <string>
11
    #include <set>
12
13
    class Circuit;
14
15
16
    #include "../gates/Gates.h"
17
    typedef boost::shared_ptr<Circuit> CircuitPtr;
18
19
20
21
    class Circuit{
22
23
      private:
24
    // unsigned int gateCount;
25
        std::string name;
26
        std::string description;
27
        gateMap gates;
28
        inputMap inputs;
29
        outputMap outputs;
30
31
        unsigned int state;
32
        unsigned int depth;
33
34
      public:
35
36
        Circuit();
37
        void simulateAllInputs();
38
        void simulateCircuit();
39
40
        void printInputs();
41
        void printOutputs();
42
43
        void resetGates();
44
        void resetOutputs();
45
46
        void addInput(std::string name, InputPtr input);
47
        void addOutput(std::string name, OutputPtr output);
48
        void addGate(std::string name, GatePtr gate);
49
50
        bool isInput(std::string name);
51
        bool isOutput(std::string name);
52
        bool isGate(std::string name);
53
54
        GatePtr getGate(std::string name) { return this->gates[name]; };
55
        InputPtr getInput(std::string name) { return this->inputs[name]; };
        OutputPtr getOutput(std::string name) { return this->outputs[name]; };
56
57
58
        unsigned int getGatesCount() { return this->gates.size(); };
59
        unsigned int getInputsCount() { return this->inputs.size(); };
```

```
60
        unsigned int getFFInputsCount();
61
        unsigned int getOutputsCount() { return this->outputs.size(); };
62
63
        unsigned int getState() { return this->state; };
64
        bool setNextState();
65
        void resetState();
66
67
        std::set<std::string> getInputKeys();
68
        std::set<std::string> getOutputKeys();
69
        std::set<std::string> getGateKeys();
70
71
        void setName(std::string name) { this->name = name; }
72
        void calculateDepth();
73
74
75
76
    };
    #endif
```

2.3.2. Simulator

Listing 2.2: Simulator.h

```
#ifndef simulator_h
2
    #define simulator_h
3
4
5
    #include "../parser/Parsers.h"
6
    #include "Circuit.h"
7
8
    typedef std::map<std::string, CircuitPtr> circuitMap;
9
10
    class Simulator{
11
12
      protected:
13
        circuitMap circuits;
14
        unsigned int globalGateCount;
15
16
17
      public:
18
19
        Simulator() { this->globalGateCount = 1; };
20
        void parseCircuit(std::string parser, std::string filePath);
21
        void simulateCircuits();
22
        virtual bool checkEquivalenceOfCircuits();
23
        unsigned int getCircuitCount() { return this->circuits.size(); };
24
25
        unsigned int getGlobalGateCount() { return this->globalGateCount; };
26
        circuitMap getCircuits() { return this->circuits; };
27
        void importCircuits(circuitMap circuits, unsigned int globalGateCount) { this->circuits = circuits;
            this->globalGateCount = globalGateCount; };
28
    };
  #endif
```

2.3.3. Solver

Listing 2.3: Solver.h

```
1 #ifndef solver_h
2 #define solver_h
3
4 #include "Simulator.h"
5 #include "../parser/Parsers.h"
6 #include "Circuit.h"
```

```
9
    class Solver : public Simulator{
10
11
12
      public:
13
14
        Solver() : Simulator() { };
15
        bool checkEquivalenceOfCircuits();
16
        void writeCNF(std::string cnf);
17
        std::string getCNF();
18
19
    #endif
```

2.3.4. Parsers

Listing 2.4: Parsers.h

```
#ifndef parsers_h
1
2
    #define parsers_h
 3
 4
    class Parser;
5
    #include "Parser.h"
 6
7
 8
    #include "BENCH.h"
9
    #include "VERILOG.h"
10
11
    #endif
```

2.3.5. Parser

Listing 2.5: Parser.h

```
#ifndef parser_h
1
2
    #define parser_h
3
4
    #include <map>
5
    #include <string>
6
    #include <boost/regex.hpp>
    #include "../main/Circuit.h"
7
    #include "../gates/Gates.h"
8
9
    class Parser;
10
11
    template<typename T> Parser * createParserInstance() { return new T; }
12
    typedef std::map<std::string, Parser*(*)()> parserType;
13
14
    class Parser
15
16
17
      protected:
18
        std::string parseInput;
19
        Circuit *circuit;
20
        unsigned int gateCounter;
21
22
      public:
23
        Parser() { this->gateCounter = 0; };
24
25
        Parser* getParser(std::string parser);
26
        void parseCircuit(std::string filePath, unsigned int globalGateCount);
27
28
        void readFile(const char * path);
29
30
        std::string parseComments() { return ""; };
31
        void setParseInput(std::string parseInput);
```

```
32
        GatePtr getGateFromString(std::string gateName, std::string name);
33
34
        virtual void parseInputs();
35
        virtual void parseFFs();
36
        virtual void parseOutputs();
37
        virtual void parseGates() {};
38
39
        virtual boost::regex getInputRegex() { return (boost::regex (".")); };
40
        virtual boost::regex getFFRegex() { return (boost::regex (".")); };
41
        virtual boost::regex getOutputRegex() { return (boost::regex (".")); };
42
        virtual boost::regex getGateRegex() { return (boost::regex (".")); };
43
        virtual boost::regex getCommentRegex() { return (boost::regex (".")); };
44
45
        CircuitPtr getCircuit() { return CircuitPtr(this->circuit); };
46
47
        unsigned int getGatesCount() { return this->gateCounter;};
48
49
    };
  #endif
```

2.3.6. BENCH

Listing 2.6: BENCH.h

```
#ifndef bench_h
 2
    #define bench_h
 3
 4
    #include "Parser.h"
 5
 6
    class BENCH : public Parser
 7
8
      public:
9
        BENCH() { this->gateCounter = 0; }
10
        boost::regex getInputRegex();
11
        boost::regex getFFRegex();
12
        boost::regex getOutputRegex();
13
        boost::regex getGateRegex();
14
        boost::regex getCommentRegex();
15
16
        void parseGates();
17
18
    };
  #endif
```

2.3.7. Gates

Listing 2.7: Gates.h

```
#ifndef gates_h
2
    #define gates_h
3
    #include <boost/shared_ptr.hpp>
4
    #include <boost/make_shared.hpp>
5
6
    #include "Gate.h"
7
    typedef boost::shared_ptr<Gate> GatePtr;
8
    typedef std::map<std::string, GatePtr> gateMap;
9
10
    #include "Input.h"
11
    typedef boost::shared_ptr<Input> InputPtr;
12
    typedef std::map<std::string, InputPtr> inputMap;
13
14
15
    #include "Output.h"
16
    typedef boost::shared_ptr<Output> OutputPtr;
    typedef std::map<std::string, OutputPtr> outputMap;
```

```
18
19
    #include "AND.h"
20
    #include "OR.h"
21
    #include "NAND.h"
22
    #include "NOR.h"
23
    #include "NOT.h"
24
    #include "BUFF.h"
25
    #include "XOR.h"
26
    #include "XNOR.h"
27
    #include "DFF.h"
28
29
30
    template<typename T> Gate * createGateInstance() { return new T; }
31
    typedef std::map<std::string, Gate*(*)()> gateType;
32
33
    #endif
```

2.3.8. Gate

Listing 2.8: Gate.h

```
#ifndef gate_h
 2
    #define gate_h
 3
    class Gate;
 4
 5
    #include <deque>
 6
    #include <string>
7
    #include <sstream>
8
9
10
    class Gate
11
     {
12
13
      protected:
14
        std::deque<bool*> inputs;
15
        std::vector<unsigned int> inputKeys;
16
        unsigned int outputKey;
17
18
        bool temp_output;
19
20
        std::string name;
21
22
      public:
23
        bool output;
24
25
        Gate() : inputs(2), inputKeys(2) { };
26
        Gate(unsigned int in) : inputs(in), inputKeys(in) {};
27
        Gate(std::string name) : inputs(2), inputKeys(2) { this->name = name; };
28
29
        void setInput(unsigned int input, bool* outputsRef, unsigned int inputKey)
30
31
          if(this->inputs.size()-1<input){</pre>
32
            this->inputs.resize(input + 1);
33
            this->inputKeys.resize(input + 1);
34
35
          this->inputs[input] = outputsRef;
36
          this->inputKeys[input] = inputKey;
37
        };
38
39
        bool getInput(unsigned int input) { return *this->inputs[input]; };
40
41
        void calculateOutput() { this->temp_output = this->gateOutput(); };
42
        void setOutput() { this->output = this->temp_output; };
43
        bool getOutput() { return this->output; };
44
        void resetOutput() { this->output = false; this->temp_output = false;};
```

```
46
        bool* getOutputRef() { return &this->output; };
47
48
        virtual bool gateOutput() { return false; };
49
50
        void setOutputKey(unsigned int outputKey) { this->outputKey = outputKey; }
51
        unsigned int getOutputKey() { return this->outputKey; }
52
53
        virtual std::string getCNF() { return ""; }
54
55
        virtual unsigned int getNumberOfCNFClauses() { return 0; }
56
57
        virtual std::string getGateType() { return ""; };
58
59
    #endif
```

2.3.9. Input

Listing 2.9: Input.h

```
#ifndef input_h
1
2
    #define input_h
3
4
5
    #include "Gate.h"
6
7
8
    class Input
9
10
11
      protected:
12
        std::string name;
13
        bool *value;
14
        bool innerValue;
15
        unsigned int outputKey;
16
17
      public:
18
        Input() { this->innerValue = false; this->value = &this->innerValue; }
19
        Input(std::string name) {this->name = name; this->innerValue = false; this->value = &this->innerValue; }
20
        void setInput(bool* outputsRef) { this->value = outputsRef; };
21
        void setInput(bool input) {this->innerValue=input; this->value = &this->innerValue; };
22
        bool* getOutputRef() { return this->value; };
23
        bool getOutput() { return *this->value; };
24
25
        void setOutputKey(unsigned int outputKey) { this->outputKey = outputKey; }
26
        unsigned int getOutputKey() { return this->outputKey; }
27
28
        virtual std::string getGateType() { return "Input"; };
29
    };
    #endif
```

2.3.10. DFF

Listing 2.10: DFF.h

```
#ifndef dff_h
 1
 2
    #define dff_h
3
 4
 5
    #include "Gate.h"
 6
 7
8
    class DFF : public Input
9
10
      public:
        DFF() : Input() {};
```

```
12    DFF(std::string name) : Input(name) {};
13
14    std::string getGateType() { return "DFF"; };
15    };
16    #endif
```

2.3.11. Output

Listing 2.11: Output.h

```
1
    #ifndef output_h
2
    #define output_h
3
4
5
6
7
    class Output
8
9
10
      private:
11
        std::string name;
12
        bool *value;
13
        unsigned int outputKey;
14
15
      public:
16
        Output() {}
17
        Output(std::string name) {this->name = name; }
18
        void setInput(bool* outputsRef, unsigned int outputKey) { this->value = outputsRef; this->outputKey =
            outputKey; };
19
        bool* getOutputRef() { return this->value; };
20
        bool getOutput() { return *this->value; };
21
22
        void setOutputKey(unsigned int outputKey) { this->outputKey = outputKey; }
23
        unsigned int getOutputKey() { return this->outputKey; }
24
25
    #endif
```