POLITECNICO DI MILANO

Prova Finale di Reti Logiche

Autori: Gregorio Galletti Salvatore Fadda

Professore: Fabrizio Ferrandi

Anno Accademico 2017-2018



Introduzione

Il gruppo é formato da:

- \bullet Gregorio Galletti: n° Matricola 847412, Codice persona 10494196
- Salvatore Fadda: n° Matricola **843745**, Codice persona **10520616**

Il gruppo, dopo una prima lettura della consegna della Prova Finale e delle spechifiche che il programma VHDL avrebbe dovuto rispettare, ha deciso per una struttura MonoComponente.

Come sará possibile osservare durante la lettura dei capitoli seguenti, questa scelta é stata effettuata prendendo subito in considerazione l'idea di gestire l'elaborazione e la scansione dell'immagine fornita in modo sequenziale, cella per cella, spostando inevitabilmente l'attenzione su una struttura "FSM-oriented".

La possibilitá di mantenere un ordine e una logica di esecuzione ben definita si é quindi concretizzata in quella che é a tutti gli effetti la versione finale del Progetto, e cioé un programma VHDL che gestisce una FSM attraverso 3 singoli process, gestendo input, output e elaborazione all'interno di essi.

Saranno quindi presenti capitoli che serviranno a una descrizione più approfondita dell'architettura, a una descrizione dell'algoritmo utilizzato e alle varie prove e test effettuati durante lo sviluppo. Per una più specifica descrizione del codice VHDL, invece, si rimanda al reale codice sorgente (10494196.vhd) all'interno del quale sono presenti numerosi commenti a sostegno delle singole dichiarazioni, operazioni e scelte effettuate.

Architettura

All'interno di questo capitolo verrá descritta la struttura dell'architettura realizzata. In particolare, verranno mostrate due figure: la prima (2.1) rappresenta l'entity dell'architettura, e quindi una classica black box chiamata project_reti_logiche (cioé il componente).

La seconda (2.2) rappresenta invece lo schema a blocchi funzionale dell'architettura, che mostra quindi la connessione e il rapporto tra segnali in ingresso, segnali in uscita, memoria RAM e il componente.

Si potrá notare come all'interno di project_reti_logiche siano presenti 3 blocchi, corrispondenti ai 3 process scritti in linguaggio VHDL, ognuno dei quali ha una funzione specifica:

current_state_output é il process principale, e cioé quello che si occupa di tutta la logica interna del programma: esso gestisce, a partire dallo stato corrente, quale deve essere quello successivo, e svolge le operazioni aritmetiche necessarie ai fini dell'elaborazione. Inoltre, é ovviamente sincronizzato con il fronte si salita del segnale di Clock i_clk.

next_state é il process che si occupa di eseguire effettivamente la transizione dallo stato corrente allo stato successivo (stabilito dal process sopra descritto), ad ogni ciclo di Clock.

p1 é il process che gestisce l'arrivo dei segnali di Reset e di Start, effettuando le operazioni necessarie per permettere al programma nel primo caso di ricominciare da capo, resettando i segnali interni necessari, mentre nel secondo caso di iniziare l'esecuzione vera e propria.

Successivamente verrá poi presentata la vera e propria logica del programma, seguendo la descrizione di una Finite State Machine, con opportuni schemi e descrizioni.




Figura 2.1: Entity di project_reti_logiche





Figura 2.2: Schema a blocchi dell'architettura

Di seguito é riportato uno schema della FSM pensata per la progettazione, in cui ogni stato ha una transazione dopo un ciclo di clock, quindi aspettando $rising_edge(i_clk)$. Non é stata riportata, per pura comoditá ed organizzazione, la transazione verso lo statoRST (di Reset) che si verifica da ogni stato quando $i_rst=1$.



Qui il tool utilizzato per la creazione del diagramma della FSM precedente.

Le azioni dettagliate che vengono effettuate in ogni stato sono specificate in questo modo:

statoRST é lo stato in cui inizia l'esecuzione del programma, ed é anche lo stato di *reset*. La macchina rimane in questo stato fino a quando arriva il segnale di start, momento in cui viene posto lo stato successivo a stato0.

stato é lo stato in cui vengono resettati i segnali utilizzati all'interno del programma, in particolare:

- indirizzo viene posto a 2
- controllo (variable) viene posto a 0
- rCorrente viene posto a 0
- $\bullet\,$ delta R
 viene posto a 0

Gli altri segnali (c
Corrente, righe, colonne, soglia,...) non sono inizializzati in quanto subiranno un assegnamento diretto durante l'esecuzione del programma, mente non subiranno modifiche del tipo segnale <= segnale +' 1'. Viene infine posto lo stato successivo a stato
1.

stato 1 é lo stato in cui viene effettivamente letta la prima cella di memoria, salvato il suo contenuto in una variabile chiamata *colonne* e posto l'indirizzo a 3 ('000000000000011') per poi passare allo stato successivo (stato2).

- **stato2** é lo stato in cui viene letta la seconda cella di memoria, salvato il suo contenuto in una variabile chiamata *righe* e posto l'indirizzo a 4 ('000000000000000') per poi passare allo stato successivo (stato3).
- stato3 é lo stato in cui viene letta la terza cella di memoria, salvato il suo contenuto in una variabile chiamata soglia e posto l'indirizzo a 5 ('000000000000101') per poi passare allo stato successivo.
- **stato4** é lo stato in cui viene letta la quarta cella di memoria, e cioé la prima cella che rappresenta l'immagine, e salvato il suo contenuto in una variabile chiamata *valore*, che servirá poi per l'analisi effettiva dell'immagine e della figura contenuta.
- statoFinale1 é lo stato in cui viene posta a 0 l'area, ed effettuato il controllo per stabilire se deve essere calcolata l'area: se questo é necessario, lo stato prossimo viene impostato a statoFinale2, altrimenti l'area rimane 0 e lo stato prossimo é impostato a statoWrite1.
- statoFinale2 é lo stato in cui viene calcolata l'area del piú piccolo rettangolo che circoscrive la figura rappresentata, iterando su questo stato e sommando all'area la quantitá cMax cMin + '1', che rappresenta la "base" del rettangolo.
- statoWrite1 é lo stato in cui viene scritta la parte meno significativa (i bit da 7 a 0) dell'area nella cella di memoria con indirizzo 0, e posto lo stato successivo a statoWrite2.
- statoWrite2 é lo stato in cui viene scritta la parte piú significativa (i bit da 15 a 8) dell'area nella cella di memoria con indirizzo 1, posto o_done a 1 e impostato infine lo stato successivo a statoFINE.
- statoFINE é lo stato conclusivo, in cui o_done viene semplicemente riportato a 0 dopo un ciclo di clock. Lo stato prossimo viene impostato a statoRST per poter essere pronto a iniziare una nuova esecuzione.

Algoritmo

Si procede alla descrizione dell'algoritmo utilizzato; molti nomi di segnali e variabili sono autoesplicativi, per altri invece verrá fornita una breve descrizione.

- 1. L'algoritmo parte da una situazione in cui i segnali sono tutti inizializzati a 0, esclusi quelli che assumeranno valori significativi durante l'esecuzione: ad esempio, il segnale *colonne* non viene posto a 0, in quanto durante la lettura della memoria esso assumerá il valore di *i_data* letto all'indirizzo corrispondente.
- 2. Viene letto il numero di colonne, il numero di righe e la soglia dell'immagine, rispettivamente in 3 signals chiamati *colonne*, *righe*, *soglia*, e vengono inizializzati i segnali *cMin* (= colonne '1') e *rMin* (= righe '1') che serviranno successivamente.
- 3. A questo punto inizia la parte iterativa dell'algoritmo, che procede a una semplice scansione della memoria RAM (e quindi della figura) in modo lineare.
 - Viene quindi letta la cella corrispondente all'indirizzo e assegnato il relativo valore al segnale valore, appunto, e incrementato subito l'indirizzo di 1. Qui il primo controllo, cioé se il segnale rCorrente (inizialmente posta a 0) equivale a righe significa che le righe sono state "sforate" e quindi che l'iterazione deve terminare e passare alla fase 5; altrimenti, viene effettuato un ulteriore controllo che serve per identificare la colonna e la riga dell'immagine corrispondenti alla cella di memoria appena letta.
 - La variabile controllo parte da 0 e corrisponde alla colonna corrente cCorrente, viene incrementata a ogni interazione e resettata ogni volta che controllo = colonne (significa che ho "sforato" le colonne e che quindi devo incrementare di 1 rCorrente).
- 4. Per il valore letto nella fase precedente, vengono effettuati i relativi controlli: prima di tutto, se esso é minore della soglia non vengono effettuate operazioni, trascurando quindi questa cella di memoria. Altrimenti, vengono effettuati 4 controlli successivi:
 - se cCorrente < cMin significa che devo aggiornare la colonna minima della figura, e quindi cMin = cCorrente;
 - se cCorrente > cMax significa che devo aggiornare la colonna minima della figura, e quindi cMax = cCorrente;
 - se rCorrente < rMin significa che devo aggiornare la colonna minima della figura, e quindi rMin = rCorrente;
 - se rCorrente > rMax significa che devo aggiornare la colonna minima della figura, e quindi rMax = rCorrente;

Ovviamente, tutti questi controlli possono essere veri cosí come falsi, quindi posso sia aggiornare tutti e 4 i valori cosí come possono restare invariati.

L'algoritmo riprende dalla fase 3.

- 5. Una volta finita la scansione della memoria, l'algoritmo controlla se é necessario il calcolo dell'area oppure no, tramite il controllo if(cMin > cMax or rMin > rMax): in questo caso significa che cMax, cMin, ... non sono stati modificati e che quindi non é stato trovato un valore dell'immagine maggiore del valore di soglia, quindi il calcolo dell'area non va effettuato. Altrimenti, si procede al calcolo tramite somme successive, sommando deltaR (rMax-rcMin+'1') volte il valore cMax-cMin+'1' all'area.
- 6. Ora é possibile scrivere in memoria, negli opportuni indirizzi, l'area appena trovata. Vengono quindi scritti gli 8 bit meno significativi e gli 8 bit piú significativi, e infine viene posto il segnale di o_done a 1.
- 7. Il segnale di o_done viene rimesso a 0, ció segnala quindi che la macchina ha finito l'esecuzione ed é pronta per effettuarne una nuova.

Test

Oltre ai 4 Test Bench forniti, é stato deciso di scrivere un programma in linguaggio C che, in modo completamente casuale, crea un vettore rappresentante una memoria RAM con un numero di colonne, un numero di righe e una soglia compresi tra 0 e 255.

Il programma assegna quindi a ogni cella della memoria un valore, anch'esso casuale e compreso tra 0 e 255. Infine, il programma "risolve" il problema modificando gli assert del TestBench con lo stesso procedimento utilizzato per il progetto in VHDL, in modo da poter verificare la correttezza del risultato ottenuto.

Sono stati quindi utilizzati 5 test bench generati in questo modo, per coprire una vasta gamma di **casi intermedi** (cioé con un numero medio di righe, colonne e soglia) e 5 test bench strutturati in modo da coprire i **casi limite** (cioé con un numero di righe, colonne e soglia ben definito). Nel dettaglio:

- test_pers_MAX é il caso in cui le righe e le colonne sono 255, mentre la soglia é casuale
- test_pers_ONE_ROW é il caso in cui c'é solo una riga e un numero casuale di colonne (e di soglia)
- test_pers_ONE_COL é il caso in cui c'é solo una colonna e un numero casuale di righe (e di soglia)
- test_pers_SOGLIA_MIN é il caso in cui le righe e le colonne sono casuali, mentre la soglia é 0
- test_pers_SOGLIA_MAX é il caso in cui le righe e le colonne sono casuali, mentre la soglia é 255

Per completezza si rimanda alla Sezione 6 (Appendice) dove é presente il codice C utilizzato per la creazione di questi TestBench personalizzati, mentre vengono omessi i codici di tutti i test in quanto renderebbero esageratamente lungo il file e non risulterebbero significativi.

A titolo di esempio, viene presentato un solo test, gli altri seguono ovviamente la stessa impostazione.

Risultati

Lo sviluppo e l'ottimizzazione del programma che verrá descritta in questo capitolo é sempre stata affiancata a un rigido controllo della correttezza, effettuato tramite i casi di test descritti nel capitolo precedente.

Ogni versione presentata, infatti, mostrava sempre una correttezza di esecuzione (con i 4 testbench forntiti) per quanto riguarda sia la Pre che la Post Synthesis.

5.1 Prima versione

Inizialmente non era stato pensato nessun metodo che potesse aumentare la frequenza di CLOCK, in quanto non di principale interesse (si mirava prima una correttezza formale del programma in Pre e Post Synthesis, e poi a una eventuale ottimizzazione).

Il primo prototipo del programma presentava un calcolo della riga e della colonna attuale con all'interno delle moltiplicazioni; queste causavano un rallentamento e pertanto é stato rivoluzionato l'algoritmo fino ad arrivare alla versione finale (giá descritta sopra).

La **frequenza maggiore** raggiunta da questa versione del programma dopo la Implementation e fissando un Constraint con periodo di CLOCK di 7,50ns era di circa: $f = \sim 133 MHz$.

5.2 Prima (minima) Ottimizzazione

Dopo la consultazione di manuali, dispense e documentazioni ufficiali Xilinx (in particolare questa sul Timing), si é pensato di utilizzare la codifica One-Hot per gli stati della macchina, dato che durante la sintesi l'ambiente di sviluppo utilizzava la codifica classica Binary. Questo ha velocizzato il programma permettendo di diminuire il periodo di CLOCK a 7,30ns e portando quindi la **frequenza massima** a $f = \sim 137 MHz$.

5.3 Seconda Ottimizzazione

Nonostante i giá buoni risultati ottenuti, la seconda versione del programma conteneva ancora due operazioni di moltiplicazione che (nonostante l'operazione in sé venga eseguita in poco tempo) rallentavano l'esecuzione generale del programma.

Queste erano, nel dettaglio, il calcolo della dimensione della figura con dimensione = righe * colonne e il calcolo dell'area con $Area = (C_{max} - C_{min} + 1) * (R_{max} - R_{min} + 1)$.

5.3.1 Calcolo dell'area

Per il calcolo dell'area si é deciso di aggiungere uno stato non presente nelle versioni precedenti, statoFinale2, sfruttato appunto per il calcolo dell'area mediante delle somme successive (giá descritto precedentemente). Questa modifica ha quindi permesso di raggiungere frequenze molto piú elevate,

aumentando in quantitá minime e quindi trascurabili il tempo di Simulation. Periodo e **frequenza** di CLOCK risultanti sono, rispettivamente: 5,60ns e $f = \sim 179MHz$.

5.3.2 Calcolo della dimensione

Il calcolo della dimensione della figura é fondamentale per capire quando fermarsi e quindi passare dallo stato4 allo stato4 rite. É stata quindi modificata l'implementazione di questo calcolo inizialmente presente in stato3, scomponendo la moltiplicazione in un successione di somme presente nel (nuovo) stato chiamato stato4 moltiplicazione modificata prevede quindi iterazioni su stato4 minimato righe volte, effettuando l'operazione 4 mensione 4 mensione

Il risultato di questa modifica ha diminuito il periodo di CLOCK a 5, 12ns, e quindi a una **frequenza** massima di: $f = \sim 195MHz$.

5.3.3 Ciclo Clock nello statoFinale2

In statoFinale2 era presente un controllo non ottimizzato, che richiedeva una iterazione in più durante il calcolo dell'area. Ció portava a uno spreco di tempo, e riscrivendo il controllo nel modo giusto il periodo di CLOCK ha raggiunto i 4,85ns e la **frequenza massima** i $f = \sim 206MHz$.

5.4 Terza Ottimizzazione

Calcolo della dimensione integrato

Si é notato come la creazione di uno stato apposito per il calcolo della dimensione aumentasse la frequenza massima, ma non quanto un calcolo piú rapido e intelligente come quello presente in questa versione.

Dovendo giá iterare sullo stato4 per la lettura della memoria RAM, é risultato efficiente integrare la serie di somme successive all'interno di questo stato (eseguendo i controlli necessari) in modo da riuscire a eliminare lo statoDim. Questo ragionamento si é rivelato corretto, abbassando il periodo di CLOCK a 4,41ns e aumentando quindi la **frequenza massima** a: $f = \sim 227MHz$.

5.5 Quarta Ottimizzazione

A questo punto si é scoperto che la dichiarazione esplicita della codifica One-Hot descritto precedentemente (5.2) portasse a un rallentamento, probabilmente dovuto al numero totale di stati, aumentato a causa delle modifiche appena descritte. Eliminandola, il periodo di CLOCK é diminuito fino a raggiungere 4,06ns e la **frequenza massima** é di conseguenza aumentata fino a f = 246MHz.

5.6 Gestione Segnale di Reset

Dopo tutte queste modifiche descritte, é stato notato come la gestione del segnale di Reset fino ad allora implementata non riuscisse a cambiare effettivamente lo stato corrente e lo stato prossimo (questo é stato visto modificando il testbench3_delay.vhd "ripetendo" l'arrivo del segnale RST e successivamente START nel mezzo dell'esecuzione del programma).

Per rendere effettivamente corretta la funzione é stato necessario aggiungere un nuovo stato, statoRST, in cui il programma rimane e attende il segnale di inizio.

Ovviamente, l'aggiunta di un nuovo stato e dei controlli necessari ha alzato il periodo di CLOCK a 4,277ns e abbassato la **frequenza massima** a $f=\sim 234MHz$.

5.7 Rimozione del calcolo della dimensione

Per compensare l'aumento del periodo di clock dovuto alla modifica precedente, si é pensato di ridurre al minimo i calcoli algebrici all'interno del programma. É stato quindi eliminato il calcolo della dimensione descritto prima e di modificare quindi il controllo per l'iterazione in stato4, associandola al segnale rCorrente e verificando le condizioni necessarie; tutto questo ha portato all'eliminazione di 2 segnali e di 2 operazioni algebriche (contatore, utilizzato per contare le celle dell'immagine analizzate, e dimensione).

5.8 Versione Finale

Le ottimizzazioni precedentemente illustrate hanno quindi reso possibile la riduzione del periodo di CLOCK a 4,033ns, e di conseguenza a una frequenza massima finale di $f = \sim 248MHz$.

Tutti i risultati illustrati in questa sezione sono da considerarsi indicativi, in quanto é possibile che si verifichino delle lievi differenze durante le varie implementazioni. A titolo di esempio, si consideri che rifacendo l'implementazione della stessa versione descritta in 5.8 in vista della consegna del progetto, i risultati osservabili erano di $T=3,969,\ f=\sim 252MHz$.

Appendice

6.0.1 Programma C

Codice sorgente in linguaggio C del programma di creazione di TestBench:

```
#include <stdlib.h>
   #include <string.h>
   #define max_dim 65536
   Il programma crea un vettore della dimensione massima della memoria RAM data. Questo vettore,
         inizialmente formato dai soli valori 0, viene riempito casualmente con dei valori anch'essi
         casuali (chiaramente compresi tra 0 e 255). Tutti i numeri vengono convertiti in binario e scritti all'interno del testbench; anche l'area del rettangolo risultante viene calcolata, codificata e scritta su file negli assert separando bit pi significativi e bit meno
         significativi*/
   void inizializza();
                                 //le funzioni verranno specificate dopo
   void genera();
   void scrivi():
   void toBinary(int);
   void toBinary16(int);
13
   void calcola();
16
   int numeri[max_dim];
17
   int conv[8];
   int conv16[16]:
18
   FILE *scrivere, *leggere;
19
   int col, row, soglia, dim, daGenerare, posizione, odd, temp, cMin, rMin, cCorrente, rCorrente;
   int cMax=0, rMax=0;
23
   int main()
24
     char buf[200]; char *res; //necessari per la lettura da file
25
26
        //apro un file contenente il primo pezzo del testbench fino alla dichiarazione della memoria
        RAM, e lo aggiungo al MIO testbench
scrivere= fopen("test_pers_1.vhd", "w");
leggere=fopen("daScrivere1.txt", "r");
28
29
30
     while(1) {
31
          res=fgets(buf, 200, leggere);
32
        if( res == NULL )
34
          break:
        fprintf(scrivere, "%s", buf); //"ricopio" la prima parte nel mio file
35
36
37
     fclose(scrivere);
38
39
        inizializza();
                                         //chiamo le funzioni necessarie per scrivere tutta la dichiarazione
         {\tt delle\ celle\ della\ memoria\ RAM}
        genera();
40
41
        scrivi():
42
43
        //apro un file contenente il resto del testbench fino agli assert, e lo aggiungo al MIO
        scrivere= fopen("test_pers_1.vhd", "a");
leggere=fopen("daScrivere2.txt", "r");
45
46
     while(1) {
```

```
res=fgets(buf, 200, leggere);
       if( res == NULL )
49
50
         break:
       fprintf(scrivere, "%s", buf); //"ricopio" la seconda parte nel mio file
51
53
     fclose(scrivere):
54
                     //scrivo infine l'area che il programma VHDL deve trovare negli assert, e
55
        scrivo anche la conclusione del testbench
56
   }
57
58
   void inizializza() {
59
     //genero i numeri di righe, colonne e soglia e inizializzo a 0 tutti gli elementi del vettore
60
     srand(time(NULL));
61
62
     col=rand() % 256;
63
                          //genero il numero di colonne
                     //serve per il calcolo finale dell'area
64
     cMin=col-1;
65
66
     row=rand() % 256; //genero il numero di righe
                        //serve per il calcolo finale dell'area
67
68
     soglia=rand() % 256; //genero la soglia
69
70
                       //calcolo la grandezza del vettore, cioe il numero di celle della RAM
71
     dim=row*col:
72
     for (i=0; i < dim; i++)</pre>
                          //inizializzo
       numeri[i]=0;
75
     return;
   }
76
77
78
   void genera(){
79
     //riempio il vettore con alcuni numeri casuali
     srand(time(NULL));
     daGenerare=rand() % dim;
                                            //ho un numero massimo di numeri da generare
81
82
     int i=0;
83
       while (i<daGenerare){
84
      posizione=rand() % dim;
85
86
                                                 //in quella posizione metto un numero a caso, in
        questo modo me ne sbatto se ho duplicati perch+ li sovrascrivo
                                  //aumento il contatore
87
       i++;
     }
88
     return;
89
   }
90
91
   void scrivi(){
     //scrivo sul file solo i numeri del vettore diversi da 0
scrivere= fopen("test_pers_1.vhd", "a"); //parte scritta dal programma scritta casualmente,
93
94
       la prima parte c'e gia
95
     //scrivo le prime 3 celle "speciali" della RAM
fprintf(scrivere, "(2 => \\""); toBinary(col);
fprintf(scrivere, ", 3 => \\""); toBinary(row);
fprintf(scrivere, ", 4 => \\""); toBinary(soglia);
97
98
99
     int i;
101
     for (i=5; i < dim; i++) {</pre>
       if(numeri[i]!=0){
        //necessario per la formattazione
104
106
107
     fprintf(scrivere, ", others => (others => '0'));");    //metto a 0 tutto il resto
108
     fclose(scrivere);
109
110
     return;
111 }
112
   void toBinary(int n){
     //converto un numero intero in un numero binario a 8 bit, e lo scrivo su file
114
115
     if(n==1){
      fprintf(scrivere, "00000001\"");
116
117
       return;
     }
118
119
120
     temp=n;
     while (i<8){
123
       odd=temp%2;
                         //classico algoritmo per la conversione in binario
124
       temp=temp/2;
       conv[i]=odd;
126
```

```
127
      }
128
       for(i=7;i>=0;i--)
      130
131
132
       return;
133 }
134
    void calcola(){
136
      //calcolo l'area del rettangolo per scriverla negli assert
137
       int i:
       for (i=5; i < dim; i++) {</pre>
138
         if(numeri[i]>=soglia){
            cCorrente=(i-5)%col;
140
             rCorrente=(i-5)/col;
142
            if(cCorrente>cMax) cMax=cCorrente;
143
            if(cCorrente < cMin)    cMin = cCorrente;</pre>
144
145
           if(rCorrente>rMax) rMax=rCorrente;
146
147
148
            if(rCorrente < rMin) rMin = rCorrente;</pre>
149
         }
       }
150
151
       if(cMax>cMin && rMax>rMin)
        toBinary16((cMax-cMin+1)*(rMax-rMin+1)); //se l'area e' accettabile la converto e la scrivo
           sul file
       else
         toBinary16(0);
                                                     //altrimenti converto e scrivo 0 su file
155
       return;
    }
157
158
    void toBinary16(int n){
159
160
      //converto un numero intero in un numero binario a 16 bit, e lo scrivo su file con la parte
       restante del testbench
scrivere= fopen("test_pers_1.vhd", "a");
fprintf(scrivere, "\"");
163
         fprintf(scrivere, "00000000\" report \"FAIL high bits\" severity failure;\nassert RAM(0) = \"00000000\" report \"FAIL low bits\" severity failure;\nassert false report \"Simulation Ended!, test passed\" severity failure;\nend process test;\nend projecttb;");
165
         return:
167
169
       if(n==1){
          fprintf(scrivere, "00000000\" report \"FAIL high bits\" severity failure;\nassert RAM(0) =
  \"00000001\" report \"FAIL low bits\" severity failure;\nassert false report \"Simulation
  Ended!, test passed\" severity failure;\nend process test;\nend projecttb;");
171
         return;
       }
172
173
174
       temp=n;
       int i=0;
while (i<16){</pre>
         odd=temp%2;
                                     //classico algoritmo utilizzato anche prima
177
178
          temp=temp/2;
          conv16[i]=odd;
180
         i++;
       }
181
182
       //scrivo ora i primi 8 bit (meno significativi)
183
       for(i=15;i>=8;i--)
184
       fprintf(scrivere, "%d",conv16[i]);
fprintf(scrivere, "%" report \"FAIL high bits\" severity failure;\nassert RAM(0) = ");
186
187
       fprintf(scrivere, "\"");
188
       //scrivo ora gli ultimi 8 bit (piu significativi)
189
       for(i=7;i>=0;i--)
190
       for(1=(;1>=0;1--)
    fprintf(scrivere, "%d",conv16[i]);
fprintf(scrivere, "\" report \"FAIL low bits\" severity failure;\nassert false report \"
    Simulation Ended!, test passed\" severity failure;\nend process test;\nend projecttb;");
193
       fclose(scrivere);
195
       return;
    }
```

test1.c

6.0.2 TestBench esempio

Codice sorgente in linguaggio VHDL del primo TestBench generato: in questo caso si tratta di un'immagine di '10000110'=**134 colonne**, '11101110'=**238 righe**, con **soglia** pari a '10001011'=**139** e con 99 celle che hanno un valore significativo ai fini dell'elaborazione (diverso da 0):

```
-- Company:
       -- Engineer:
       -- Create Date: 12.12.2017 17:48:44
       -- Design Name:
       -- Module Name: FSM_testbench - Behavioral
       -- Project Name:
       -- Target Devices:
       -- Tool Versions:
       -- Description:
11
12
13
       -- Dependencies:
       -- Revision:
       -- Revision 0.01 - File Created
       -- Additional Comments:
17
18
19
       library ieee;
21
      use ieee.std_logic_1164.all;
       use ieee.numeric_std.all;
23
      use ieee.std_logic_unsigned.all;
24
25
       entity project_tb is
       end project_tb;
27
29
       architecture projecttb of project_tb is
       constant c_CLOCK_PERIOD : time := 15 ns;
30
                           31
       signal tb_done
       signal
33
34
       signal
35
       signal
36
                           mem_o_data,mem_i_data : std_logic_vector (7 downto 0);
                            mem_o_uaum,
enable_wire : stu__ : std_logic;
       signal
37
       signal
                                                                        : std_logic;
      signal
                            mem we
      "01000100", 350 => "00010011", 635 => "11111101", 652 => "10101011", 750 => "11000001", 916 => "00110101", 1006 => "00111101", 1394 => "10100111", 1428 => "10010111", 1640 => "10100010", 1802 => "00010001", 1830 => "10111101", 1876 => "00101000", 1904 => "11011111", 2445 => "00010010", 2542 => "01110101", 4152 => "01011001", 4354 => "01011011", 4494 => "01000101", 6623 => "11001011", 7824 => "000111011", 8082 => "11000111", 8271 => "11101100", 8641 => "01011000", 8677 => "10000101", 8830 => "10001101", 8888 => "01001011", 9165 => "01100001", 9377 => "10111100", 10104 => "11111100", 10292 => "01100111", 10506 => "10110010", 10619 => "00110010", 10669 => "10010011", 10843 => "00110110", 10859 => "01010100", 11069 => "01100110", 11863 => "00000111", 12944 => "11110011", 13256 => "11010110", 13317 => "11101100", 13336 => "11101111", 13430 => "11010011", 13938 => "00000100", 14661 => "00100111", 14593 => "10100011", 14661 => "00101001", 15114 => "00110010", 15190 => "00111111", 15213 => "01001111", 15249 => "011110011", 15315 => "00010111", 15373 => "01010111", 16478 => "01001110", 17892 => "01101111", 17970 => "11100111", 18797 => "11000001", 18822 => "11101110", 19260 => "01101101", 1955 => "00100110", 19772 => "10001011", 20434 => "00101001", 20583 => "11101101", 22183 => "01001100", 22683 => "01001100", 22759 => "011011000", 22761 => "01101001", 23303 => "11011101", 23242 => "01101101", 23384 => "01001101", 24665 => "011001001", 24667 => "01101101", 23991 => "00101100", 25873 => "010111101", 25854 => "01001101", 26645 => "01100110", 27766 => "01101101", 20776 => "01101101", 20776 => "01101101", 20776 => "01101101", 20776 => "01101101", 20776 => "01111101", 207776 => "01111101", 207776 => "01111101", 207776 => "011111011", 207777 => "00101111", 207777 => "00101111", 207777 => "00101111", 207777 => "00101111", 207777 => "00101111", 207777 => "00101111", 207777 => "00101111", 207777 => "00101111", 207777 => "001011101", 207777 => "001011101", 207777 => "0010111101", 20777 => "001011101", 20777 => "001011101", 20777
                  =>'0'):
       component project_reti_logiche is
43
               port (
                                                                 : in std_logic;
                                     i_clk
44
45
                                    i_start
                                                                       : in std_logic;
                                                                       : in std_logic;
46
                                    i_rst
                                                                 : in std_logic_vector(7 downto 0); --1 byte

: out std_logic_vector(15 downto 0); --16 bit addr: max size is 255*255
                                     i_data
                                    o_address
48
                  + 3 more for \max x and y and thresh.
49
                                    o done
                                                                                  : out std logic:
                                                                     : out std_logic;
                                     o_en
```

```
o_we : out std_logic;
o_data : out std_logic_vector (7 downto 0)
52
                );
 54
     end component project_reti_logiche;
 56
 57
    begin
     UUT: project_reti_logiche
 58
 59
 60
 61
 62
 63
 64
            o_done => tb_done
o_en => enable_wire,
o_we => mem_we,
o_data => mem_i_data
 66
 67
68
    );
 69
 70
    p_CLK_GEN : process is
       begin
  wait for c_CLOCK_PERIOD/2;
  tb_clk <= not tb_clk;</pre>
 72
 73
 74
       end process p_CLK_GEN;
 76
    MEM : process(tb_clk)
 79
        begin
         if tb_clk'event and tb_clk = '1' then
 80
          if enable_wire = '1' then
if mem_we = '1' then
 81
 82
 83
            RAM(conv_integer(mem_address))
                                                                      <= mem_i_data;
            mem_o_data
                                                      <= mem_i_data after 1 ns;</pre>
 85
           else
            mem_o_data <= RAM(conv_integer(mem_address)) after 1 ns;</pre>
 86
           end if;
 87
          end if;
 88
         end if;
 89
        end process;
 91
92
    test : process is
93
94
    begin
    wait for 100 ns;
95
    wait for c_CLOCK_PERIOD;
 97
    tb_rst <= '1';
    wait for c_CLOCK_PERIOD;
tb_rst <= '0';</pre>
98
99
    wait for c_CLOCK_PERIOD;
100
101 tb_start <= '1';
    wait for c_CLOCK_PERIOD;
tb_start <= '0';</pre>
102
103
    wait until tb_done = '1';
104
   wait until tb_done = '0';
wait until rising_edge(tb_clk);
105
106
107
    assert RAM(1) = "01101001" report "FAIL high bits" severity failure; assert RAM(0) = "10001110" report "FAIL low bits" severity failure;
110
assert false report "Simulation Ended!, test passed" severity failure; end process test; end projecttb;
```

 $test_pers_1.vhd$